SU1170576A1

SU1170576A1 - Variable-frequencv reversible electric drive

Info

Publication number: SU1170576A1
Application number: SU843716756A
Authority: SU
Inventors: Николай Борисович Затрубщиков; Валерий Александрович Комков
Original assignee: Предприятие П/Я А-7690
Priority date: 1984-02-13
Filing date: 1984-02-13
Publication date: 1985-07-30

Abstract

1. ЧАСТОТНО-РЕГУЛИРУЕМЫЙ РЕВЕРСИВНЫЙ ЭЛЕКТРОПРИВОД, содержащий асинхронный электродвигатель, обмотки статора которого подключены к преобразователю частоты, составленному из последовательно соединенных между собой управл емого выпр мител и автономного инвертора тока, подключенного к асинхронному электродвигателю , регул тор скорости, регул тор тока, выход которого подключен к управл ющему входу управл емого выпр мител , генератор частоты скольжени , первый вход регул тора тока соединен с датчиком тока, второй вход - с выходом блока преобразовани частоты скольжени в задание тока , вход которого и вход генератора частоты скольжени подключены к выходу регул тора скорости,, систему управлени инвертором, первый и второй входы которой подключены к выходу генератора частоты скольжени , первый вход регул тора скорости подключен к задатчику скорости, а второй вход - к выходу частотно-аналогового Преобразовател , первый вход частотно-аналогового преобразовател и третий вход системы управлени инвертором св заны с первым выходом частотного датчика скорости, установленного на валу двигател , второй вход частотно-аналогового преобразовател и четвертьй вход системы управлени инвертором подключены к второму выходу частотного датчика скорости, отличающийс , тем, что, с целью повышени помехоустойчивости и надежности работы электропривода, дополнительно введен узел блокировки знака скорости с двум входами, первьй из которых соединен с первым выходом частотного датчика скорости, второй вход - с выходом частотно- . аналогового преобразовател , а выход-с первымвходом частотно-аналогово (Л го преобразовател и третьим входом системы управлени инвертором. 2. Электропривод по п.1, о т личающийс тем, что узел блокировки знака скорости содержит два компаратора, три логических элемента И-НЕ и источник опорного напр жени , причем инверсные входы компараторов соединены с вторым СП входом узла блокировки, пр мые входы компараторов - с ист-очниками О5 опорного напр жени , выход первого компаратора через первый логический элемент И-НЕ соединён с перйым входом второго логического элемента И-НЕ, второй вход которого соединен с первым входом узла блокировки, выход второго логического элемента И-НЕ подклю чен к первому входу третьего логического элемента И-НЕ, второй вход которого соединен с выходом второго компаратора, а выход третьего логического элемента И-НЕ подключен к выходу узла блокировки.1. VFD REVERSIBLE ELECTRIC comprising an asynchronous motor whose stator winding is connected to the frequency converter composed of a series of interconnected controlled rectifier and auxiliary AC inverter connected to an asynchronous motor, speed regulator, the current regulator torus, whose output connected to the control input of the controlled rectifier, slip frequency generator, the first input of the current controller is connected to the current sensor, the second input - from the output The slip frequency conversion unit in the current command, the input of which and the input of the slip frequency generator are connected to the output of the speed controller, the inverter control system, the first and second inputs of which are connected to the output of the slip frequency generator, the first input of the speed regulator is connected to the speed limiter, and the second input to the output of the frequency-analog converter, the first input of the frequency-analog converter and the third input of the inverter control system are connected to the first output of the frequency sensor soon installed on the motor shaft, the second input of the frequency-analog converter and the fourth input of the inverter control system are connected to the second output of the frequency speed sensor, characterized in that, in order to improve the noise immunity and reliability of the electric drive, inputs, the first of which is connected to the first output of the frequency speed sensor, the second input - with the output frequency. analog converter, and the output with the first input is frequency-analog (the first converter and the third input of the inverter control system. 2. The electric drive according to claim 1, which is characterized by the fact that the node of the speed sign lock contains two comparators, three AND-NES logic elements and the source of the reference voltage, the inverse inputs of the comparators being connected to the second SP input of the blocking node, the direct inputs of the comparators to the source voltage O5 of the reference voltage, the output of the first comparator through the first logical element AND NOT to the first the input of the second NAND logic element, the second input of which is connected to the first input of the blocking node, the output of the second NAND logic element is connected to the first input of the third NAND logical element, the second input of which is connected to the output of the second comparator, and the output of the third logical The item is NOT connected to the output of the blocking node.

Description

Изобретение относитс к электротехнике и может быть использовано дл регулировани скорости асинхронных электроприводов с частотным управлением, используемых в химической , горной, металлургической и других отрасл х промышленности. The invention relates to electrical engineering and can be used to control the speed of asynchronous electric drives with frequency control, used in the chemical, mining, metallurgical and other industries.

Цель изобретени - повьпиение помехоустойчивости и надежности работы электропривода при наличии одиночных и многократных помех в цеп х частотного датчика скорости.The purpose of the invention is to improve the noise immunity and reliability of the electric drive in the presence of single and multiple interference in the frequency speed sensor circuits.

На фиг. 1 показана функциональна схема частотно-регулируемого реверсивного электропривода; на фиг.2 принцип работы блока блокировки знака скорости.FIG. 1 shows a functional diagram of a frequency-controlled reversible electric drive; in Fig.2 the principle of operation of the blocking sign speed sign.

Электропривод содержит асинхронный двигатель 1, обмотки статора которого подключены к преобразователю частоты, состо щему из автономного инвертора 2 тока и управл емого выпр мител 3, к управл ющему входу которого подключен выход регул тора 4 тока. Первый вход регул тора тока соединен с датчиком 5 тока, второй вход - с выходом блока 6 преобразовател частоты скольжени в задание тока, вход которого, а также вход генератора 7 частоты скольжени подключены к регул тору 8 скорости. Первый и второй выходы генератора частоты скольжени соединены соответственно с первым и вторым входами системы 9 управлени инвертором. Первый вход регул тора 8 скорости подключен к задатчику скорости, а второй вход соединен с выходом частотно-аналогового преобразовател The electric drive contains an asynchronous motor 1, the stator windings of which are connected to a frequency converter consisting of an autonomous current inverter 2 and a controlled rectifier 3, to the control input of which the current regulator 4 is connected. The first input of the current controller is connected to the current sensor 5, the second input to the output of the slip frequency converter unit 6 to the current command, the input of which, as well as the input of the slip frequency generator 7, is connected to the speed controller 8. The first and second outputs of the slip frequency generator are connected respectively to the first and second inputs of the inverter control system 9. The first input of the speed controller 8 is connected to the speed limiter, and the second input is connected to the output of the frequency-analog converter

10и инверсными входами компараторов10 and inverse inputs of comparators

11и 12 блока 13,блокировки знака скорости. Выход компаратора 11 через первый логический элемент И-НЕ 14 соединен с первым входом второго логического элемента И-НЕ 15, второй вход которого соединен с первым выходом частотного датчика 16 скорости, выход логического элемента И-НЕ 15 подключен к первому входу третьего логического элемента И-НЕ 17, второй вход которого соединен с выходом компаратора 12, а выход элемента И-НЕ 17 подключен к первому входу частотно-аналогового преобразовател 10 и третьему входу системы 9 управлени инвертором, четвертый вход которой вместе с вторым входом частотно-аналогового преобразовател соединены с вторым выходом частотного датчика 16 скорости.11 and 12 of block 13, blocking the sign of speed. The output of the comparator 11 through the first logical element AND-NOT 14 is connected to the first input of the second logical element AND-NOT 15, the second input of which is connected to the first output of the frequency sensor 16 speed, the output of the logical element AND-15 15 is connected to the first input of the third logical element AND -NE 17, the second input of which is connected to the output of the comparator 12, and the output of the element AND-NOT 17 is connected to the first input of the frequency-analog converter 10 and the third input of the inverter control system 9, the fourth input of which, together with the second frequency input o-analog converter connected to the second output of the frequency sensor 16 speed.

Электропривод работает следующим образом.The drive works as follows.

Скорость вращени ротора асинхронного двигател измер етс частотным датчиком 16 скорости, на выходе которого формируетс последовательность ипмульсов, частота которых пропорциональна частоте вращени ротора zfo), а также логический сигнал знака скорости sign fcJ, который подаетс на вход блока блокировки знака скорости. .The rotor speed of the asynchronous motor is measured by a frequency sensor 16 speed, the output of which generates a sequence of pulses, whose frequency is proportional to the rotor speed zfo), as well as a logical signal of the sign of the speed sign fcJ. .

Частотный сигнал обратной св зи поСкорости zfuJ поступает на второй вход частотно-аналогового преобразовател 10, выходное напр жение ког торого и о) пропорционально частоте входного сигнала, а его пол рность определ етс логическим сигналом знака скорости sign f-, поступающим на первый вход преобразовател с блока 13 блокировки. В данном случае частотно-аналоговый преобразователь 10 выполнен таким образом, что при направлении вращени двигател вперед sign fcj равно 1 и выходное напр жение и больше нул , а при напралении вращени назад sign fco равно О и напр жение Uoo имеет отрицательное значение.The speed feedback signal for speed ZfuJ is fed to the second input of frequency-analog converter 10, the output voltage of which and o) is proportional to the frequency of the input signal, and its polarity is determined by the logical sign of the sign of the speed sign f- arriving at the first input of the converter with block 13 blocking. In this case, the frequency-analog converter 10 is designed so that when the direction of rotation of the engine is forward, sign fcj is 1 and the output voltage is greater than zero, and when the direction of rotation is reverse, sign fco is O and the voltage Uoo is negative.

Полученное напр жение поступае на регул тор 8 скорости, где сравниваетс с напр жением задани скорости , поступающим с задатчика скорости Регул тор скорости формирует напр жение и пропорциональное скольжению ротора которое по одному каналу через генератор 7 частоты скольжени преобразуетс в частоту скольжени ротора zfyi/P, где Р - число пар полюсов двигател , с выделением знака sign fjj напр жени Ц The resulting voltage is applied to the speed controller 8, where it is compared with the speed reference voltage supplied from the speed master. The speed regulator generates a voltage proportional to the rotor slip, which through one channel through the slip frequency generator 7 is converted into the rotor slip frequency zfyi / P, where P is the number of pairs of poles of the engine, with the sign of the sign fjj of the voltage C

Оба сигнала подаютс на систему 9 управлени инвертором, где в дискретной форме происходит сложение частот zf /Р иzfЫ с учетом их знаков и таким образом, формируетс частота тока статора двигател . По другому каналу через блок 6 преобразовани частоты скольжени , в задание тока напр жение подаетс в качестве сигнала задани тока статора на регул тор 4 тока, где сравниваетс с сигналом обратной св зи по току, поступающему с датчика 5 IjOKa. Регул тор тока вырабатывает -управл ющий сигнал на управл емый выпр митель 3. Блокировка логического сигнала знака скорости sign fco , поступающего с частотного датчика скорости, осуществл етс с некоторого малого значени напр жени U, определ емого опорными напр жени ми на пр мых входах компараторов 11 и 12. На начальном участке разгона привода в лю бом направлении соблюдаетс неравенство -Uon и 01 оп « ° компаратора 12 и логического элемент 14 формируютс логические 1 (фиг. 2). В этом случае логический сигнал знака скорости sign fu .пост пающий на вход блока блокировки, проходит через последовательно соед ненные логические элементы 15 и 1/ на выход без изменений. По мере увеличени скорости при направлении вращени вперед напр жение Uu увеличиваетс в положитель ном направлении и при достижении равенства с опорным напр жением и, +Uon происходит переключение и) . .tujTrr к компаратора 12 из плюса в минус, ко торый вл етс сигналом логического О дл логических элементов 14 и 15 Частотно-аналоговьй преобразователь содержит сглаживающий фильт Поэтому импульсы помехи, поступающие на второй вход преобразовател вместе с полезным сигналом zfw , н внос т значительных искажений вели чины выходного напр жени и мно кратных переключений компаратора, следовательно, перемены знака скорости не происходит.Both signals are fed to the inverter control system 9, where in a discrete form the frequencies zf / P and zfY are combined taking into account their signs, and thus, the stator current frequency of the engine is formed. Via another channel, through the slip frequency conversion unit 6, the voltage is supplied to the current command as a stator current reference signal to the current regulator 4, which is compared with the current feedback signal received from the IjOK sensor 5. The current controller generates a control signal to the controlled rectifier 3. Blocking the logical signal of the sign of the sign of speed fco coming from the frequency speed sensor is performed from a certain small value of the voltage U, determined by the reference voltages on the direct inputs of the comparators 11 and 12. In the initial part of the drive acceleration in any direction, the following inequality is observed: Uon and 01 op ″ comparator 12 and logic element 14 forms logical 1 (Fig. 2). In this case, the logical signal of the sign of the speed of the sign fu. As the speed increases, the forward voltage Uu increases in the positive direction as the forward direction of rotation and, when equality is achieved with the reference voltage and, + Uon, the switching occurs and). .tujTrr to comparator 12 from plus to minus, which is a signal of logic O for logic elements 14 and 15. The frequency-analog converter contains a smoothing filter. Therefore, the interference pulses coming to the second input of the converter together with the useful signal zfw, do not introduce significant distortions the magnitudes of the output voltage and the multiple switchings of the comparator, therefore, no change in the sign of the velocity occurs.

Задание скорости. 1 6 В случае построени частотно-анаогового преобразовател по цифроому способу (частота код-напр жение), огда инерционность преобразовател практически равна нулю, необходимо на второй вход блока блокировки внести в качестве фильтра апериодическое звено первого пор дка. Таким образом, при Uy +Uon логический О с выхода компаратора 12 подаетс на второй вход логического элемента И-НЕ 17,что обеспечивает формирование на его выходе, т.е. на выходе устройства блокировки, логического сигнала знака скорости sign fcJS равного Ч , даже при наличии во входном сигнале sign fco 1 одиночных и многократных помех. При работе электропривода в направ.лении назад напр жение U увеличиваетс в отрицательном направлении и при равенстве с опорным напр жением компаратора 11 -U, происходит переключение компаратора 11 из мину са Б плюс. На выходе логического элемента U по вл етс логический О, который подаетс на первый вход логического элемента 15. На его выходе устанавливаетс логическа 1 независимо от значени сигнала sign fco , что обеспечивает надежное формирование на выходе узла блокировки логического 0. Таким образом, предлагаемый электропривод обладает повышенной помехоустойчивостью и надежностью в работе при наличии помех в цеп х частотного датчика скорости.Speed reference 1 6 In the case of constructing a frequency-analog converter by the digital method (code-voltage frequency), when the inertia of the converter is almost zero, it is necessary to add an aperiodic link of the first order as a filter to the second input of the blocking unit. Thus, with Uy + Uon, the logical O from the output of the comparator 12 is fed to the second input of the logical element AND-NOT 17, which ensures the formation of its output at the output of the blocking device, the logical signal of the sign of the speed sign fcJS equal to H, even if there is single and multiple interference in the input signal sign fco 1. When the drive is operating in the reverse direction, the voltage U increases in the negative direction, and when the voltage of the comparator 11 -U is equal to the reference voltage, the comparator 11 switches from mine B plus. A logical O appears at the output of the logic element U, which is fed to the first input of the logic element 15. Logic 1 is set at its output regardless of the signal value sign fco, which ensures the logical formation at the output of the blocking gate of logic 0. Thus, the proposed actuator has increased noise immunity and reliability in operation in the presence of noise in the frequency sensor circuit.

+ Uon+ Uon

ВпередForward

.U).U)

НазадBack

-иon.ion

ВыхА2Out2

Фиг.22

Claims

ί. A FREQUENCY-REGULATED REVERSIBLE ELECTRIC DRIVE containing an asynchronous motor, the stator windings of which are connected to a frequency converter composed of a controllable rectifier and a stand-alone current inverter connected to an asynchronous motor in series, a speed controller, a current regulator, the output of which is connected to the control input of the control input , slip frequency generator, the first input of the current regulator is connected to the current sensor, the second input to the output of the unit converting the slip frequency into a current task, the input of which and the input of the slip frequency generator are connected to the output of the speed controller, an inverter control system, the first and second inputs of which are connected to the output of the slip frequency generator, the first input of the speed controller is connected to the speed controller, and the second input is to the output of the frequency-analog converter, the first input of the frequency-analog converter and the third input of the inverter control system are connected to the first output of the frequency speed sensor, setting The leg on the motor shaft, the second input frequency-analog converter and the fourth input of the inverter control system connected to the second output frequency speed sensor, characterized. in order to increase the noise immunity and reliability of the electric drive, a speed sign blocking unit with two inputs has been additionally introduced, the first of which is connected to the first output of the frequency speed sensor, and the second input to the frequency output. an analog converter, and the output is with the first input of the frequency-analog converter and the third input of the inverter control system.

2. The drive according to claim 1, characterized in that the speed sign blocking unit contains two comparators, three NAND gates and a reference voltage source, the inverse comparator inputs being connected to the second input of the blocking unit, and the direct comparator inputs to sources reference voltage, the output of the first comparator through the first AND gate is NOT connected to the first input of the second AND gate, the second input of which is connected to the first input of the blocking node, the output of the second gate AND is NOT connected to the first input of the third logical element AND-NOT, the second input of which is connected to the output of the second comparator, and the output of the third logical element AND-NOT connected to the output of the blocking node.

SU „1170576