SU1167725A1

SU1167725A1 - Voltage level converter

Info

Publication number: SU1167725A1
Application number: SU843689541A
Authority: SU
Inventors: Валерий Викторович Баранов; Юрий Михайлович Герасимов; Николай Геннадьевич Григорьев; Андрей Николаевич Кармазинский; Павел Борисович Поплевин; Эдгар Павлович Савостьянов
Original assignee: Предприятие П/Я Р-6429; Московский Инженерно-Физический Институт
Priority date: 1984-01-10
Filing date: 1984-01-10
Publication date: 1985-07-15

Abstract

ПРЕОБРАЗОВАТЕЛЬ УРОВНЕЙ НАПРЯЖЕНИЯ, содержащий двухтактный инвертор на двух транзисторах, нагрузочном р-канальном и переключающем п-канальном включенный между первой шиной питани и общей шиной, и двухтактный повторитель, включенный между первой шиной питани и входной шиной, на двух транзисторах, нагрузочном р-канальном и переключающем п-канальном, затвор которого подключен к второй шине питани , к входной шине подключен затвор переключающего транзистора двухтактного инвертора, шину пр мого выхода, к которой подключены стоки транзисторов повторител и затвор нагрузочного транзистора двухтактного инвертора, и щину инверсного выхода, к которой подключены стоки транзисторов двухтактного инвертора и затвор нагрузочного транзистора повторител , и два форсирующих р-канальных транзистора , сток первого из них соединен со стоком нагрузочного транзистора двухтактного инвертора, а сток второго - со стоком нагрузочного транзистора повторител , отличающийс тем, что, с целью повышени надежности , в него введены четыре инвертора, вход первого инвертора соединен со стоком переключающего транзистора двухтактного инвертора, а выход - с входом второго инвертора и истоком второго форсирующего транзистора, выход второго инвертора соединен с затвором первого форсирующего тран (Л зистора, вход третьего инвертора соединен со стоком переключающего транзистора повторител ,а выход - с входом четвертого инвертора и истоком первого форсирующего транзистора, выход четвертого инвертора соединен с затвором второго форсирующего транзистора. О) ю елA VOLTAGE LEVEL TRANSMITTER containing a two-stroke inverter on two transistors, a load p-channel and a switching p-channel connected between the first power line and a common bus, and a two-stroke repeater connected between the first power line and the input bus, on two transistors, a load p-channel and a switching n-channel, the gate of which is connected to the second power bus, is connected to the input bus of the gate of the switching transistor of the push-pull inverter, the direct output bus to which the drains are connected the repeaters repeater and the gate of the load transistor of the push-pull inverter, and the inverse output bar, to which the drains of the push-pull inverter and the follower of the load transistor are connected, and two forcing p-channel transistors, the drain of the first one is connected to the drain of the load transistor of the two-stroke inverter, and the drain of the second - with the drain of the load transistor repeater, characterized in that, in order to increase reliability, four inverters are introduced into it, the input of the first inverter is connected to About the drain of the switching transistor of the push-pull inverter, and the output to the input of the second inverter and the source of the second forcing transistor, the output of the second inverter is connected to the gate of the first forcing trans (Listor, the input of the third inverter is connected to the drain of the switching transistor of the repeater, and the output to the input of the fourth inverter and the source of the first forcing transistor, the output of the fourth inverter is connected to the gate of the second forcing transistor. O) you ate

Description

Изобретение относитс к импульсной технике и может быть использовано в цифровых устройствах.The invention relates to a pulse technique and can be used in digital devices.

Известно устройство, содержащее инвертор и повторитель, затвор управл ющего транзистора которого подключен к дополнительной шине питани 1.A device is known that comprises an inverter and a repeater, the gate of the control transistor of which is connected to the additional power supply bus 1.

Недостаток этого устройства - низкое быстродействие.The disadvantage of this device is low speed.

Наиболее близким до технической сущности к предлагаемому вл етс быстродействующий преобразователь уровней напр жени на дополн ющих МДП-транзисторах, содержащий двухтактнь1Й инвертор на двух транзисторах, нагрузочном р-канальном и переключающем п-канальном, включенный между первой шиной питани и общей щиной и двухтактный повторитель на двух транзисторах , нагрузочном / -канальном и переключающем п-канальном, затвор которого подключен к второй щине питани , включенный между первой шиной питани и входной шиной, к которой подключен также затвор переключающего транзистора инвертора , щину пр мого выхода к которой подключены стоки транзисторов повторител и затвор на рузочного транзистора инвертора, и шину инверсного выхода, к которой подключены стоки транзисторов инвертора и затвор нагрузочного транзистора повторител , и два форсирующих р-канальных транзистора, первый из них подключен параллельно нагрузочному транзистору инвертора, а второй-параллельно нагрузочному транзистору повторител , и два двухвходовых элемента ИЛИ с задержкой по первому входу, выход первого элемента ИЛИ подключен к затвору первого форсирующего транзистора, а его первый и второй входы - соответственно к шинам инверсного и пр мого выхода, выход второго элемента ИЛИ подключен к затвору второго форсирующего транзистора, а его первый и второй входы - соответственно к шинам пр мого и инверсного выхода 2.The closest to the technical nature of the present invention is a high-speed voltage level converter on complementary MOSFETs, which contains a two-stroke two-transistor inverter, a load p-channel and a switching p-channel, connected between the first power supply bus and the total width and two-stroke follower two transistors, load / -channel and switching n-channel, the gate of which is connected to the second power bus, connected between the first power bus and the input bus to which is connected n also the gate of the inverter switching transistor, the direct output busbar to which the repeater drains and the gate on the inverter ruler transistor are connected, and the inverse output bus to which the inverter transistors drain and the gate of the load transistor repeater, and two forcing p-channel transistors, the first of them are connected in parallel with the load transistor of the inverter, and the second is parallel to the load transistor of the repeater, and two two-input elements OR with a delay in the first input, output The first OR element is connected to the gate of the first forcing transistor, and its first and second inputs are respectively to the inverse and forward output buses, the output of the second OR element is connected to the gate of the second forcing transistor, and its first and second inputs are to the forward buses, respectively. and inverse output 2.

Недостаток известного устройства - относительна сложность схемы.A disadvantage of the known device is the relative complexity of the circuit.

Цель изобретени - повышение надежности .The purpose of the invention is to increase reliability.

Поставленна цель достигаетс тем, что в преобразователь, содержащий двухтактный инвертор на двух транзисторах, нагрузочном р-канальном, и переключающем п-канальном включенный между первой шиной питани и Общей шиной, и двухтактный повторитель, включенный между первой щиной питани и .входной щиной на двух транзисторах, нагрузочном р-канальном и переключающем п-канальном, затвор которого подключен к второй щине питани , к входной шине подключен также затвор переключаюи;его транзистора двухтактного инвертора, шину пр мого выхода, к которой подключены стоки транзисторов повторител и затвор нагрузочного транзистора двухтактного инвертора , и шину инверсного выхода, к которой подключены стоки транзисторов двухтактного инвертора и затвор нагрузочного транзистора повторител , и два форсирующих р-канальных транзистора, сток первого из них соединен со стоками нагрузочного транзистора двухтактного инвертора, а стокThe goal is achieved by the fact that a converter containing a two-stroke inverter with two transistors, a load p-channel switch and a switching p-channel switch connected between the first power line and a common bus, and a two-stroke repeater connected between the first power line and the input layer at two transistors, load p-channel and switching n-channel, the gate of which is connected to the second power supply bar, the switch bus is also connected to the input bus; its two-stroke inverter transistor, the direct output bus, to The wire connects the drains of the repeater transistors and the gate of the load transistor of the push-pull inverter, and the inverse output bus to which the drains of the push-pull inverter and the gate of the load transistor of the repeater are connected, and the drain of the first of them is connected to the drains of the load transistor of the two-stroke inverter, and stock

второго - со стоком нагрузочного транзистора повторител , введены четыре инвертора, вход первого инвертора соединен со стоком переключающего транзистора двухтактного инвертора, а выход - с входом второгоthe second is connected to the drain of the load transistor of the repeater, four inverters are inserted, the input of the first inverter is connected to the drain of the switching transistor of the push-pull inverter, and the output is connected to the input of the second

инвертора и истоком второго форсирующего транзистора, выход второго инвертора соединен с затвором первого форсирующего транзистора , вход третьего инвертора соединен со стоком переключающего транзистора повторител , а выход - с входом четвертогоthe inverter and the source of the second forcing transistor, the output of the second inverter is connected to the gate of the first forcing transistor, the input of the third inverter is connected to the drain of the switching transistor, the repeater, and the output to the input of the fourth

инвертора и истоком первого форсирующего транзистора, выход четвертого инвертора соединен с затвором второго форсирующего транзистора.the inverter and the source of the first forcing transistor, the output of the fourth inverter is connected to the gate of the second forcing transistor.

На чертеже представлена электрическа принципиальна с.кема быстродействующегоThe drawing shows the electrical concept of a fast-track kemma.

преобразовател уровней напр жени на дополн ющих МДП-транзисторах. voltage level converter on complementary MOSFETs.

Преобразователь содержит двухтактный инвертор 1 на двух транзисторах, нагрузочном р-канальном транзисторе 2 к переключающем п-канальном транзисторе 3, включенный между первой шиной 4 питани и общей щиной 5, двухтактный повторитель 6, включенный между шиной 4 и входной шиной 9 на двух транзисторах, нагрузочном р-канальном 7 и переключающем п-какаль0 ном 8 к входной шине подключен также затвор транзистора 3, шину пр мого выхода 10, подключенную к стокам транзисторов 7 и 8 и к затвору транзистора 2, щину инверсного выхода 11, подключенную к стокам транзисторов 2 и 3 и к затвору транзистора 7,The converter contains a push-pull inverter 1 on two transistors, a load p-channel transistor 2 to a switching n-channel transistor 3, connected between the first power supply bus 4 and a total thickness of 5, a push-pull repeater 6 connected between the bus 4 and the input bus 9 on two transistors, The load p-channel 7 and the switching p-cac 8 by the input bus are also connected to the gate of the transistor 3, the forward output bus 10 connected to the drains of the transistors 7 and 8 and to the gate of the transistor 2, the inverse output terminal 11 connected to the drains t ranzistor 2 and 3 and to the gate of the transistor 7,

5 к стокам транзисторов 2 и 7 подключены соответственно стоки форсирующих транзисторов 12 и 13, инверторы 14-17, вход инверторам соединен с шиной 11, а выход- с входом инвертора 15 и истоком форсирующего транзистора 3, выход инвертора5 to the drains of transistors 2 and 7 are connected, respectively, drains of forcing transistors 12 and 13, inverters 14-17, the input to inverters is connected to bus 11, and the output is connected to the input of inverter 15 and the source of forcing transistor 3, the output of inverter

15 соединен с затфором форсирующего транзистора 12, вход иывертора 16 соединен со стоком переключающего транзистора 8, а выход - с входом инвертора 17 и истоком форсирующего транзистора 12, выход инвертора 17 соединен с затвором форсируюш.его транзистора 13. 15 is connected to the gate of the forcing transistor 12, the input of the inverter 16 is connected to the drain of the switching transistor 8, and the output is connected to the input of the inverter 17 and the source of the forcing transistor 12, the output of the inverter 17 is connected to the gate of the forced transistor 13.

Преобразователь работает следующим образом.The Converter operates as follows.

В исходном состо нии на входной шине 9 напр жение соответствует логическому «О. Тогда транзисторы 8 и 2, открыты, а транзисторы 3 и 7 закрыты. При этом на пр мом выходе 10 поддерживаетс уровень логического «О, а на инверсном выходе 1 1 - логической «1.In the initial state on the input bus 9, the voltage corresponds to the logical "O. Then transistors 8 and 2 are open, and transistors 3 and 7 are closed. At the same time, at the direct output 10, the logical level "O" is maintained, and at the inverse output 1 1 - the logical level "1.

5 При изменении напр жени на входной 1пине У с логического «О на логическую «1 переключающий транзистор 3 открываетс , а транзистор 8 закрываетс по истоку. Напр жение на инверсном выходе начинает уменьшатьс с уровн напр жени шины 4 до уровн логического «О. Последнее возможно благодар тому, что крутизны нагрузочных транзисторов 2 и 7 выбираютс значительно меньше крутизны транзисторов 3 и 8 Уменьшение напр жени на инверсном выходе 11 приводит к переключению инвертора 14. В результате открываетс форсирующий транзистор 13, и напр жение на пр мом выходе 10 повышаетс до уровн напр жени на шине. После переключени инверторов 16, 17 на затворе форсирующего транзистора 13 устанавливаетс высокий уровень напр жени и транзистор закрываетс . Поскольку после переключени инверторов 15 и 16 напр жени на затворе, истоке и стоке форсирующего транзистора 12 станов тс равными логическому «О, то транзистор 12 также закрыт. Таким образом, после переключени преобразовател оба форсирующих транзистора оказываютс закрытыми, что позвол ет обеспечить последующее переключение преобразовател при подаче уровн логической «1 на входную шину 9. Уровеыь напр жени на пр мом выходе 10 поддерживаетс с помош,ью открытого нагрузочного транзистора 7. При изменении напр жени на входной шине 9 с логической «1 на логический «О переключающий транзистор 3 закрываетс , а транзистор 8 - открываетс . Напр жение на пр мом выходе начинает уменьшатьс с уровн напр жени шины 4 до уровн логического «О. Уменьшение напр жени на пр мом выходе 10 приводит к переключению инвертора 16. В результате открываетс форсирующий транзистор 12, и напр жение на инверсном выходе повышаетс до уровн напр жени на шины питани . Технико-экономические показатели преобразовател заключаютс в том, что при изготовлении по КМДП технологии с пороговыми напр жени ми «-канальных транзисторов 0,5-1,0 В устройство обеспечивает преобразование уровн логической «1 величиной 2,0 В в уровень логической «1 величиной 9-15 В за такое же врем как и в прототипе , однако содержит на шесть транзисторов меньше, что позвол ет (на 18-20%) уменьшить площадь, занимаемую преобразователем на кристалле.5 When the voltage across the input 1 pin Y changes from a logical "O to a logical" 1, the switching transistor 3 opens and the transistor 8 closes along the source. The voltage at the inverse output begins to decrease from the voltage level of bus 4 to the logical level "O. The latter is possible due to the fact that the slopes of the load transistors 2 and 7 are chosen much less than the steepness of transistors 3 and 8. The decrease in voltage at the inverse output 11 causes the inverter 14 to switch. As a result, the forcing transistor 13 opens and the voltage at the direct output 10 rises to level of bus voltage. After the inverters 16, 17 are switched on, the gate of the boost transistor 13 is set to a high voltage level and the transistor closes. Since, after switching the inverters 15 and 16, the voltage on the gate, the source and the drain of the forcing transistor 12 becomes equal to the logical " O, the transistor 12 is also closed. Thus, after switching the converter, both forcing transistors are closed, which allows subsequent switching of the converter when the logic level "1" is applied to the input bus 9. The voltage level at the forward output 10 is maintained by means of an open load transistor 7. When the the voltage on the input bus 9 from the logical "1 to logical" O, the switching transistor 3 closes and the transistor 8 opens. The voltage at the direct output begins to decrease from the voltage level of the bus 4 to the logical level "O. A decrease in voltage at forward output 10 triggers the inverter 16. As a result, the forcing transistor 12 is opened, and the voltage at the inverse output rises to the level of the voltage on the power rails. The technical and economic indicators of the converter consist in the fact that in the manufacture of CMDP technology with threshold voltages of "-channel transistors of 0.5-1.0 V, the device converts the level of logical" 1 to 2.0 V to logical "1 value 9-15 V for the same time as in the prototype, however, contains six transistors less, which allows (by 18-20%) to reduce the area occupied by the converter on the chip.

Claims

A VOLTAGE LEVEL CONVERTER comprising a push-pull inverter with two transistors, a load r-channel and a switching n-channel connected between the first power bus and the common bus, and a push-pull repeater connected between the first power bus and the input bus, on two transistors, the load r-channel and a switching η-channel, the gate of which is connected to the second power bus, the gate of the switching transistor of the push-pull inverter is connected to the input bus, the direct output bus to which the transverse drains are connected a repeater torus and a gate of a push-pull inverter load transistor, and an inverse output bus to which drains of a push-pull inverter transistor and a gate of a repeater load transistor are connected, and two forcing p-channel transistors, the drain of the first of them is connected to the drain of the load transistor of a push-pull inverter, and the second - with the drain of the load transistor of the repeater, characterized in that, in order to increase reliability, four inverters are introduced into it, the input of the first inverter is connected to the drain of the output transistor of the push-pull inverter, and the output is with the input of the second inverter and the source of the second boost transistor, the output of the second inverter is connected to the gate of the first boost transistor, the input of the third inverter is connected to the drain of the switching transistor of the repeater, and the output is connected to the input of the fourth inverter and the source of the first boost transistor , the output of the fourth inverter is connected to the gate of the second boost transistor.