SU1167645A1 - Устройство дл воспроизведени цифровой информации - Google Patents

Abstract

1. УСТРОЙСТВО ДЛЯ ВОСПРОИЗВЕДЕНИЯ ЦИФРОВОЙ ИНФОРМАЦИИ, содержащее последовательно соединенные усилитель воспроизведени , дифференциатор и первый формирователь импульсов, подключеиньш выходом к входу считывани  счетчика импульсов и к первому входу триггера , вторым входом соединенного с первым выходом счетчика импульсов и с первым входом первого элемента И, подключенного вторым входом к первому выходу триггера, регистр, первым и вторым входами и выходом подсоединеный соответственно к первому входу триггера, к второму выходу и к установочному входу счетчика импульсов, соединенного счетным входом с шиной синхронизации , первую и вторую выходные шины, отличающеес  тем, что, с целью уменьшени  погрешности воспроизведени  путем повьш1ени  надежности синхронизации, в него введены регистр сдвига, второй формирователь импульсов, формирователь импульсов синхронизации , преобразователь кода, второй элемент И и элементы НЕ и ИЛИ, причем преобразователь кода и второй формирователь импульсов подключены выходами к первой и второй выходным шинам, а информационными входами подсоединены к информационным входам регистра сдвига и формировател  импульсов синхронизации и к выходу элемента 1ШИ, второй формирователь импульсов подключен входом к шине синхронизации, формирователь импульсов синхронизации подключен выходом к входам считывани  регистра сдвига и преобразовател  кода, регистр сдвига подключен выходами к входам преобразова (Л тел  кода и выходами первого и последнего разр дов - к входам формировател  импульсов синхронизации, а синхронизирующим входом - к первому выходу счетчика импульсов, соединеного входами с выходами первого и второго элементов И, при Од этом второй элемент И подключен -VI первым входом к первому входу первоО 4 СД го элемента И, вторым входом - к второму выходу триггера, а третьим входом подсоединен через элемент НЕ к третьему входу первого элемента И и к шине управлени . 2. Устройство по п.1, о т л и чающеес  тем, что формирователь импульсов синхронизации содержит последовательно соединенные счетчик импульсов, дешифратор и элемент НЕ, первый и второй элементы И, причем счетчик HMnyjtbcOB соединен входами с выходами первого и второго элементов И, элемент НЕ подключен

Description

выходом к первому входу первого элемента И, второй вход которого  вл етс  синхронизирующим входом формировател  импульсов синхронизации, дешифратор соединен выходом с входом второго элемента И, остальные входы и выход которого  вл ютс  входами и выходом формировател  импульсов синхронизации.

3. Устройство поп,1,отлича ю щ е е с   тем, что преобразователь кода содержит регистр сдвига, дешифратор , элемент НЕ, элемент И, формирователь сигнала обратной св зи и счетчик импульсов, причем элемент НЕ соединен входом с выходом дешифратора , а выходом - с первым входом элемента И, второй вход которого  вл етс  синхронизирующим входом преобразовател , регистр сдвига соединен с выходами первого и последнего разр дов с входами дешифратора и формировател  сигнала обратной св зи, подключенного выходом к информационному входу регистра сдвига, подсоединенного выходами четных разр дов к дополнительным входам дешифратора, синхронизирующим входом - к выходу элемента И и к выходу счетчика импульсов, соединенного входом считывани  и установки с входом считывани  и

установки регистра сдвига, при этом входы разр дов регистра сдвига  вл юс  входами преобразовател  кода, выходы регистра сдвига и счетчика импульсов  вл ютс  выходом преобразовател  кода, а вход считывани  и установки счетчика импульсов  вл етс  входом считывани  преобразовател  кода.

4. Устройство по п.1, о т л и ч аю щ е е с   тем, что второй формирователь импульсов содержит последовательно соединенные первый делитель частоты, первый счетчик импульсов и статический регистр, последовательно- , соединенные второй делитель частоты и второй счетчик импульсов, и блок сравнени , причем блок сравнени  подключен входами к вьгходам статического регистра и второго счетчик импульсов, а выходом подсоединен к Управл ющему входу второго счетчика импульсов,  вл ющегос  выходом второго формировател  импульсов, первый делитель частоты соединен входом с входом второго делител  частоты ,  вл ющегос  входом второго формировател  импульсов, а синхронизирующий вход первого счетчика импульсов  вл етс  синхронизирующим входом второго формировател  импульсов.

1

Изобретение относитс  к магнитной записи,а именно к устройствам дл  воспроизведени  цифровой информации .

Известно устройство дл  воспроизведени  цифровой информации, содержащее последовательно соединейные блок воспроизведени  и блок декодировани  информации fl J.

Недостаток известного устройства заключаетс  в значительной погрешности воспроизведени  информации вследствие низкой надежности синхронизации .

Известно также устройство дл  воспроизведени  цифровой информации содержащее соединенные между собой усилитель воспроизведени , дифференциатор , формирователь импульсов, подключенный выходом к входам счетчика импульсов и регистра непосредственно , а к выходу элемента И через триггер 2 J.

Однако это устройство характеризуетс  недостаточно малой погрешностью воспроизведени  цифровой информации вследствие пониженной надежности синхронизации..

Цель изобретени  - снижение погрешности воспроизведени  путем повьшени  надежности синхронизации.

Поставленна  цель достигаетс  тем, что в устройство дл  воспроизведени  цифровой информации, содержащее последовательно соединенные усилитель воспроизведени , дифференциатор и первый формирователь импульсов, подключенный выходом к входу считывани  счетчика импульсов и к первому входу триггера, вторым входом соединенного с первым выходом счетчика импульсов и с первым входом первого элемента И, подключенного вторым входом к первому выходу триггера, регистр, первым и вторым входами и выходом подсоединенный соответственно к первому входу триггера, к второму выходу и к установочному входу счетчика импу сов, соединенного счетным входом с шиной синхронизации, первую и вторую выходные шины, введены регистр сдвига, второй формирователь импуль сов, формирователь импульсов синхронизации , преобразователь кода, второй элемент И и элементы НЕ и ИЛ причем преобразователь кода и второй формирователь импульсов подключены выходами к первой и второй выходным шинам, а информационными вхо дами подсоединены к информационным входам регистра сдвига и формировател  импульсов синхронизации и к выходу элемента ИЛИ, второй формирователь импульсов подключен входом к шине синхронизации, формирователь импульсов синхронизации подключен выходом к входам считывани  регистра сдвига и преобразовател  кода, регистр сдвига подключен выходами к входам преобразовател  кода и выходами первого и последнего разр дов к входам формировател  импульсо синхронизации, а синхронизирующим входом - к первому выходу счетчика импульсов, соединенного входами с выходами первого и второго эл:ементо И, при этом второй элемент И подключен первым входом к первому входу первого элемента И, вторым входом - к второму выходу триггера, а третьим входом подсоединен через элемент НЕ к третьему входу первого элемента И и к шине управлени . При этом формирователь импульсов синхронизации содержит последовател но соединенные счетчик импульсов, дешифратор и элемент НЕ, первый и второй элементы И, причем счетчик импульсов соединен входами с выхода ми первого и второго элементов И, элемент НЕ подключен выходом к первому входу первого элемента И, втор вход которого  вл етс  синхронизи454 рующим входом формировател  импульсов синхронизации, дешифратор соединен выходом с входом второго элемента И, остальные входы и выход которого  вл ютс  входами и выходом формировател  импульсов синхронизации. Преобразователь кода содержит регистр сдвига, дешифратор, элемент НЕ, элемент И, формирователь сигнала обратной св зи и счетчик импульсов, причем элемент НЕ соединен входом с выходом дешифратора, а выходом с первым входом элемента И, второй вход которого  вл етс  синхронизирующим входом преобразовател  кода, регистр сдвига соединен выходами первого и последнего разр дов с входами дешифратора и формировател  сигнала обратной св зи, подключенного выходом к информационному входу регистра сдвига,подсоединенного выходами четных разр дов к дополнительным входам дешифратора, синхронизирующим входом - к выходу элемента И и к входу счетчика импульсов, соединенного входом считывани  и установки с входом считывани  и установки регистра сдвига, при этом входы разр дов регистра сдвига  вл ютс  входами преобразовател  кода, выходы регистра сдвига и счетчика импульсов  вл ютс  выходом преобразователл кода, а вход считывани  и установки счетчика импульсов йвл етс  входом считывани  преобразовател  кода. Второй формирователь импульсов содержит последовательно соединенные первьА делитель частоты, первый счетчик импульсов и статический регистр, последовательно соединенные второй делитель частоты и второй счетчик импульсов, и блок сравнени , причем блох сравнени  подключен входами к выходам статического регистра и второго счетчика импульсов и выходом подсоединен к управл ющему входу второго формировател  счетчика импульсов,  вл ющегос  выходом второго формировател  импульсов, первый делитель частоты соединен входом с входом второго делител  частоты,  вл ющегос  входом второго формировател  импульсов, а синхронизирующий вход первого счетчика импульсов  вл етс  синхронизирующим входом второго формировател  импульсов . Это приводит к повьшени  верности воспроизведени  цифровой информации . На фиг,1-4 приведены функциональные схемы устройства дл  воспро изведени  цифровой информации, формировател  импульсов синхронизации, преобразовател  кода и второго формировател  импульсов. Устройство дл  воспроизведени  цифровой информации содержит последовательно соединенные усилитель 1 воспроизведени , дифференциатор 2 и первый формирователь 3 импульсов, подключенный выходом к входу считывани  счетчика 4 импульсов и к первому входу триггера 5, вторым входом соединенного с первым выходом счетчика 4 импульсов и с первым входом первого элемента И 6, подключенного вторым входом к первому выходу триггера 5, регистр 7, первы и вторым входами и выходом подсоединенный соответственно к первому входу триггера 5, к второму выходу и к установочному входу счетчика 4 импульсов, соединенного счетным входом с шиной 8 синхронизации, первую и вторую выходные шины 9 и 1U, кроме того, содержит регистр 11 сдвига, второй формирователь 12 импульсов , формирователь 13 импульсов синхронизации, преобразователь 14 кода, второй элемент И 15 и элемент НЕ 16 и ШШ 17, причем преобразователь 14 кода и второй формирователь 12 импульсов подключены выходами к первой и второй выходным шинам 9 и 10, а информационными входами подсоединены к информационным входам регистра 11 сдвига и формироват л  13 импульсов синхронизации и к выходу элемента ИЛИ 17, второй формирователь 12 импульсов подключен входом к шине 18 синхронизации, фор мирователь 13 импульсов синхронизации подключен выходом к входим считывани  регистра 11 сдвига и преобразовател  14 кода, регистр 11 сдви га подключен выходами к входам преобразовател  14 кода и выходами первого и последнего разр дов к входам формировател  13 импульсов синхронизации, а синхронизирующим входом - к первому выходу счетчика импульсов, соединенного входами с выходами первого и второго элементо И 6 и 15, при этом второй элемент И 1 5 15 подключен первым входом к первому входу первого элемента И 6, вторым входом - к второму выходу триггера 5, а третьим входом подсоединен через элемент НЕ 16 к третье- му входу первого элемента И 6 и к шине 18 синхронизации, При этом формирователь 13 импульсов синхронизации содержит последовательно соединенные счетчик 19 импульсов, дешифратор 20 и элемент НЕ 21, и первый и второй элементы И 22 и 23,.причем счетчик 19 импульсов соединен входами с выходами первого и второго элементов И 22 и 23, элемент НЕ 21 подключен выходом к первйму входу первого элемента И 22, второй вход которого  вл етс  синхронизирующим входом формировател  13 импульсов синхронизации, дешифратор 20 соединен выходом со входом второго элемента 23 остальные входы и выход которого  вл ютс  входами и выходом формировател  13 импульсов синхронизации, Кроме того, преобразователь 14 кода содержит регистр 24 сдвига, дешифратор 25, элемент НЕ 26, элемент И 27, формирователь 28 сигнала обратной св зи и счетчик 29 импульсов , причем элемент НЕ 26 соединен входом с выходом дешифратора 25 и выходом с первым входом элемента И 27, второй вход которого  вл етс  синхронизирующим входом преобразовател  14 кода, регистр 24 сдвига соединен выходами первого и последнего разр дов с входами дешифратора 25 и формировател  28 сигнала обратной св зи, подключенного выходом к информационному входу регистратора 24 сдвига, подсоединенного выходами четных разр дов к дополнительным входам дешифратора 25, синхронизируюш;им входом - к выходу элемента И 27 и к входу счетчика 29 импульсов, соединенного входоц считывани  и установки с входомсчитывани  и установки регистра 24 сдвига, при этом входы разр дов регистра 24 сдвига  вл ютс  входами преобразовател  14 кода, выходы регистра 24 сдвига и счетчика 29 импульсов  вл ютс  выходом преобразовател  14 кода, а вход считывани  и установки счетчика 29 импульсов  вл етс  входом считьшани  преобразовател  14 кода, а второй формирователь 12 импульсов содержит последовательно соединенные

первый делитель 30 частоты, первый счетчик 31 импульсов и статический регистр 32, последовательно соединенные делитель 33 частоты и второй счетчик 34 импульсов, и блок 35 , сравнени , причем блок 35 сравнени  подключен входами к выходам статичеокого регистра 32 и второго счетчика 33 импульсов и выходом подсоединен к управл ющему входу второго счетчика 34 импульсов,  вл ющегос  выходом второго формировател  12 импульсов , первыйделитель 30 частоты соединен входом с входом второго делител  33 частоты,  вл ющегос  входом второго формировател  12 импульсов, а синхронизирующий вход первого счетчика 31 импульсов  вл етс  синхронизирующим входом второго формировател  12 импульсов.

Устройство дл  воспроизведени  цифровой информации обеспечивает воспроизведение цифровой информации, подвергнутой при записи перекодированию , дл  получени  двухчастотного сигнала с однозначным представлен ием информации сигналом записи с по- вышенной устойчивостью, и возможностью тактовой и групповой синхронизации как при записи пр мым сигналом , так и модифицированным сигналом повышенной информационной емкости .

Результат воспроизведени  записан ного сигнала, поступающий из усилител  1 воспроизведени , дифференцируетс  в дифференциаторе 2 и подаетс  на первый формирователь 3 им ульсов , с выхода которого сигнал поступает на триггер 5, и счетчик 4 импульсов, в котором осуществл етс  компенсаци  фазовых искажений воспроизведенного сигнала , формирование тактовых импульсов Воспроизведенной информации и информационных импульсов, соответствующих прохождению перепадов в сигнале записи. В случае воспроизведени  модифицированного сигнала записи и при подаче на корректор соответствующего сигнала управлени  с щины 18 управлени  информационные импульсы, на выходе счетчика 4 импульсов формируютс  в тех тактах сигнала воепроизводимой информации, в которых перепады сигнала записи не происходили .

С выхода счетчика 4 импульсов информаци  записываетс  в регистр 11 сдвига, число разр дов в котором на один больше, чем число тактов в периоде повторени  перепадов групповой синхронизации в сигнале записи. При по влении на входе фор-мировател  13 импульт  синхронизации сигналов первого и последнего дзазр дов регистра-11 сдвига, соответствующих прохождению перепадов групповой синхронизации и тактового импульса воспроизводимой информации, на выходе формировател  13 импульсов синхронизации формируетс  импульс опроса регистра 11 сдвига и запуска преобразовател  14 кода.

При запуске преобразовател  14 кода с НеУо на первую выходную шину 9 поступает декодированна  в предьвдущем цикле воспроизведенна  информаци , и под действием тактовых сигналов выполн етс  очередной цикл преобразовани  воспроизведенной информации . По окончании преобразовани  полученна  информаци  хранитс  в преобразователе до прихода следующего импульса групповой синхронизации.

Второй формирователь 12 импульсов обеспечивает формирование импульсов сдвига с частотой следовани  соотнос щейс  с частотой тактовых импульсов воспроизводимой информации в точном соответствии с сботношением числа разр дов в группе информации, выдаваемой на выход устройства ив - . группе воспроизведенной информации. Дл  формировани  импульсов сдвига с необходимыми характеристиками и синхронизации с работой всего устройства на вход второго формировател  12 импульсов подаютс  сивхрочастота с шины 8 синхронизации и тактовые импульсы воспроизведенной информации с выхода элемента ИЛИ 17.

Входной импульс, соответствующий наличию перепада в сигнале записи, поступает с выхода первого формировател  3 импульсов, на опрос счетчика 4 импульсов, который осуществл ет счет синхросигналов времени. По входному импульсу результат просчета со счетчика 4 импульсов поступает на регистр 7 со сдвигом на один разр д в сторону младших разр дов. При этом сохран етс  состо ние старшего разр да, gi в соседний с ним записьтаетс  его инверсное значение. 9 Полученный результат возвращаетс  н счетчик 4 импульсов. Одновременно по входному импульсу запускаетс  триггер 5. Сигнал переполнени  счет чика 4 импульсов поступает на. вход регистра 11 сдвига как тактовый импульс воспроизводимой информации, а также на опрос первого и второго элементов И 6 и 15 и на сброс триггера 5. Управление элементами И 6 и 15 осуществл етс  от шины 18 управлени . В результате при наличии сиг нала управлени  работать будет второй элемент И 15, подключенный к нулевому плечу триггера, а в отсу ствии сигнала управлени  работать б дет первый элемент И 6, подключенный к единичному плечу триггера 5. Сигнал с выходов первого и второго элементов И 6 и 15 проходит через элемент ИЛИ 17 и поступает на вход регистра 11 сдвига как информационный сигнал. При этом этот информаци онный сигнал будет вьщаваТьс  в тех тактах, когда был импульс на выходе первого формировател  3 импульсов, если сигнал управлени  отсутствует и в тактах, когда импульс на выходе первого формировател  3 импульсов не по вл лс , если сигнал управлени  поступает на шину управлени . Формирователь 13 импульсов синхронизации работает следующим образом . Тактовые импульсы воспроизводимой информации поступают н; один из входов первого элемента И 22, на др гой вход которого поступает сигнал разрешени  с элемента НЕ 21. Пройди первый элемент И 22 тактовые импульсы поступают на счетный вход счетчика 19 импульсов, выходы разр дов которого соединены с входами дешифратора 20. При по влении на счетчике 21 импульсов числа, соответствующего числу тактов в периоде цовторени  перепадов групповой синхронизации в сигнале записи, и коду , на который настроен дешифратор 20, на выходе последнего по вл етс  сигнал, который вьщает разрешени на второй элемент И 23, и через элемент НЕ 21 запирает первый элемент И 22. Если в этом такте на вход формировател  13 импульсов синхронизации поступают сигналы информации с регистра 11 сдвига, со ответствующие прохождению импульсов 45 групповой синхронизации, то на выходе второго элемента И 23 формируетс  импульс групповой синхронизации, который поступает на выход формировател  13 импульсов синхронизации и на сброс счетчика 19 импульсов. Если же на других входах второго элемента И 23 сигналы отсутствуют, то формирователь 13 импульсов остаетс  во взведенном положении до такта , когда одновременно по в тс  сигналы на втором и третьем входах второго элемента И 23 и только тогда произойдет формирование импульса групповой синхронизации. В случае, когда импульс групповой синхронизации формируетс  не в нужном такте либо при сбое системы воспроизведени , либо при начальном включении, описанна  схема проведет самокорректировку и будет вьщавать импульсы групповой синхронизации в тактах, соответствующих их прохождению. Преобразователь. 14 кода воспроиз-. водимой информации работает следующим образом. Преобразуемый код воспроизводимой информации по сигналу групповой синхронизации заноситс  параллельно в регистр 24 сдвига. На вход регистра 24 сдвига поступают импульсы сдвига , которые проход т с входа преобразовател  14 кода через элемент И 27. Эти же импульсы сдвига поступают и на вход счетчика 29 импульсов. При осуществлении каждой операции сдвига содержимое счетчика 29 импульсов увеличиваетс  на единицу, а в освобождающийс  младший разр д регистра 24 сдвига записываетс  значение , формируемое формирователем 28 сигнала обратной св зи. При одновременном по влении во всех четных и в последнем разр де 26 сдвига кодовых единиц, а в первом разр де кодового нул , на выходе дешифратора 25 по витс  сигнал, свидетельствующий об окончании цикла преобразовани  кода возпроизведенной информации. Теперь при поступлении на вход преобразовател  14 кода очередного импульса групповой синхронизации , сопровождающего очередную группу разр дов преобразуемой инфорг мации, происходит опрос нечетных, кроме первого и последнего, разр дов регистра 24 сдвига и разр дов счетчика 30 импульсов. При этом со

счетчика 29 импульсов информаци  считываетс  в обратном коде.

В результате на выходе преобразовател  14 кода формируетс  восстановленный код воспроизводимой ИИформации .

Второй формирователь 12 импульсов сдвига работает следующим образом.

Импульсы синхронизации, частота следовани  которых во много раз превышает тактовую частоту воспроизводимой информации, с шины 8 синхронизации поступают на два делител  30 и 33 частоты. Коэффициенты делени  обоих делителей 30 и 33 частоты устанавливают в соответствии с отношением числа разр дов в группе информации вьщаваемой на вьгход устройства к числу разр дов в группе воспроизводимой информации. Далее импульсы с выхода первого делител  30 частоты поступают на вход первого счетчика 31 импульсов, врем  счёта которого определ етс  периодом повторени  тактовых импульсов воспроизводимой информации. С приходом.

каждого тактового импульса на управл ющий вход первого счетчика 31 его содержимое переноситс  на статический регистра 32, , а сам первый счетчик 31 импульсов обнул етс . Код со статического регистра 32 подаетс  на первые входы блока 35 сравнени , а на вторые входы поступает код с выходов второго счетчика 34 импульсов, на выход которого поступают импульсы с выхода второго делител  33 частоты. При сравнении значений кодов второго счетчика 34 импульсов и Статического регистра 32 на выходе блока 35 сравнени  формируетс  импульс, который поступает на выход второго формировател  12 импульсов и на вход импульса сброса в

ноль второго счетчика 34 импульсов.

В результате формируютс  импульсы сдвига выходного регистра. При этом обеспечиваетс  устойчивое функционирование всего устройства воспроизведени  как при изменении тактовой частоты воспроизводимой информации, так и при нестабильности частоты импульсов синхронизации.

Инп -групп

ФигЗ синхр

Claims (4)

1. УСТРОЙСТВО ДЛЯ ВОСПРОИЗВЕДЕНИЯ ЦИФРОВОЙ ИНФОРМАЦИИ, содержащее последовательно соединенные усилитель воспроизведения, дифференциатор и первый формирователь импульсов, подключенный выходом к входу считывания счетчика импульсов и к первому входу триггера, вторым входом соединенного с первым выходом счетчика импульсов и с первым входом первого элемента И, подключенного вторым входом к первому выходу триггера, регистр, первым и вторым входами и выходом подсоединений соответственно к первому входу триггера, к второму выходу и к установочному входу счетчика импульсов, соединенного счетным входом с шиной синхронизации, первую и вторую выходные шины, отличающееся тем, что, с целью уменьшения погрешности воспроизведения путем повышения надежности синхронизации, в него введены регистр сдвига, второй формирователь импульсов, формирователь импульсов синхрони зации, преобразователь кода, второй элемент И и элементы НЕ и ИЛИ, причем преобразователь кода и второй формирователь импульсов подключены выходами к первой и второй выходным шинам, а информационными входами подсоединены к информационным входам регистра сдвига и формирователя импульсов синхронизации и к выходу элемента ИЛИ, второй формирователь импульсов подключен входом к шине синхронизации, формирователь импульсов синхронизации подключен выходом к входам считы вания регистра сдвига и преобразователя кода, регистр сдвига подключен выходами к входам преобразователя кода и выходами первого и последнего разрядов - к входам формирователя импульсов синхронизации, а синхронизирующим входом - к перво- му выходу счетчика импульсов, соединеного входами с выходами первого и второго элементов И, при этом второй элемент И подключен первым входом к первому входу первого элемента И, вторым входом ~ к второму выходу триггера, а третьим входом подсоединен через элемент НЕ к третьему входу первого элемента И и к шине управления.

2. Устройство по п.1, отличающееся тем, что формирователь импульсов синхронизации содержит последовательно соединенные счетчик импульсов, дешифратор и элемент НЕ, первый и второй элементы И, причем счетчик импуЯьсов соединен входами с выходами первого и второго i элементов И, элемент НЕ подключен выходом к первому входу первого элемента И, второй вход которого является синхронизирующим входом формирователя импульсов синхронизации, дешифратор соединен выходом с входом второго элемента И, остальные входы и выход которого являются входами и выходом формирователя импульсов синхронизации.

3. Устройство поп.1, отличающееся тем, что преобразователь кода содержит регистр сдвига, дешифратор, элемент НЕ, элемент И, формирователь сигнала обратной связи и счетчик импульсов, причем элемент НЕ соединен входом с выходом дешифратора, а выходом - с первым входом элемента И, второй вход которого является синхронизирующим входом преобразователя, регистр сдвига соединен с выходами первого и последнего разрядов с входами дешифратора и формирователя сигнала обратной связи, подключенного выходом к информационному входу регистра сдвига, подсоединенного выходами четных разрядов к дополнительным входам дешифратора, синхронизирующим входом - к выходу элемента И и к выходу счетчика импульсов, соединенного входом считывания и установки с входом считывания и установки регистра сдвига, при этом входы разрядов регистра сдвига являют ся входами преобразователя кода, выходы регистра сдвига и счетчика импульсов являются выходом преобразователя кода, а вход считывания и установки счетчика импульсов является входом считывания преобразователя кода.

4. Устройство поп.1, отличающееся тем, что второй формирователь импульсов содержит последовательно соединенные первый делитель частоты, первый счетчик импульсов и статический регистр, последовательно-соединенные второй делитель частоты и второй счетчик импульсов, и блок сравнения, причем блок сравнения подключен входами к выходам статического регистра и второго счетчика импульсов, а выходом подсоединен к Управляющему входу второго счетчика импульсов, являющегося выходом второго формирователя импульсов, первый делитель частоты соединен входом с входом второго делителя частоты, являющегося входом второго формирователя импульсов, а синхронизирующий вход первого счетчика импульсов является синхронизирующим входом второго формирователя импульсов.