SU1167620A1 - Device for checking planar structures - Google Patents

Device for checking planar structures Download PDF

Info

Publication number
SU1167620A1
SU1167620A1 SU843702962A SU3702962A SU1167620A1 SU 1167620 A1 SU1167620 A1 SU 1167620A1 SU 843702962 A SU843702962 A SU 843702962A SU 3702962 A SU3702962 A SU 3702962A SU 1167620 A1 SU1167620 A1 SU 1167620A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
inputs
block
output
control
Prior art date
Application number
SU843702962A
Other languages
Russian (ru)
Inventor
Владимир Алексеевич Лопухин
Николай Павлович Меткин
Дмитрий Константинович Шелест
Борис Михайлович Лебедев
Анатолий Семенович Шумилин
Анатолий Георгиевич Михайлов
Геннадий Николаевич Явнов
Михаил Германович Крюков
Original Assignee
Ленинградский Институт Авиационного Приборостроения
Научно-производственное объединение "Ленинец"
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ленинградский Институт Авиационного Приборостроения, Научно-производственное объединение "Ленинец" filed Critical Ленинградский Институт Авиационного Приборостроения
Priority to SU843702962A priority Critical patent/SU1167620A1/en
Application granted granted Critical
Publication of SU1167620A1 publication Critical patent/SU1167620A1/en

Links

Landscapes

  • Image Analysis (AREA)

Abstract

1. УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ПЛАНАРНЫХ СТРУКТУР, содержащее два оптических дефектоскопа, соединенные выходами с входами соответственно первого, и второго блоков преобразовани  оптических сигналов в электрические дискретные сигналы, к входам строчной и кадровой синхронизации которых подключены соответственно первый и второй выходы синхронизатора, блок сравнени ,- выход которого соединен с первым входом блока индикации, второй вход которого подключен к перв8му входу блока сравнени , о т л и- чающеес  тем, что, с целью повышени  достоверности результатов контрол , в устройство введены первый и второй коммутаторы, управл ющий триггер, первый и второй блоки распознавани  метки, блок запуска, гене ратор тактовых импульсов, блок определени  координат метки, первый элемент задержки, блок формировани  задержки, блок переключени , блок счетчиков, первый счетный вход которого подключен к первому управл ющему входу генератора тактовых импульсов, к первому счетному входу блока определени  координат метки и к первому выходу синхронизатора, второй выход которого соединен с вторьм управл ющим входом генератора тактовых импульсов и с информационным входом блока запуска, подключенного выходом к входу сброса управл ющего триггера, второму счетному входу блока счетчиков и входу сброса блока определени  координат метки, второй счетный вход которого соединен с тактовым входом . блока счетчиков, выходом генератора С тактовых импульсов, тактовым входом блока формировани  задержки и первым , входом элемента задержки, второй вход которого подсоединен к первому выходу первого коммутатора, подключенного вторьм выходом к информационному входу б ока формировани  задержки, первый и второй выходы второго коммутатора соединены соответственно с первым и вторым входами блока сравнени , первый и второй управл ницие ю входы первого коммутатора соединены о соответственно с первым и вторым управл ющими входами второго коьФ1утатора и с первым и вторым выходами управл ющего триггера, второй выход управл ющего триггера также соединен с первым управл ющим входом блока определени  координат метки, второй управл ющий вход которого подключен к первому ршформационному входу управл ющего триггера и выходу первого1. A DEVICE FOR MONITORING PLANAR STRUCTURES containing two optical flaw detectors connected by outputs to inputs of the first and second blocks of converting optical signals into electrical discrete signals, respectively, to the inputs of the horizontal and frame synchronization of which the first and second outputs of the synchronizer, the comparison unit, are connected, the output of which is connected to the first input of the display unit, the second input of which is connected to the first input of the comparison unit, which is intended to increase To ensure that the control results are consistent, the first and second switches, the control trigger, the first and second tag recognition units, the start block, the clock pulse generator, the tag coordinate determination unit, the first delay element, the delay generation block, the switch block, the counter block, the first counting input of which is connected to the first control input of the clock pulse generator, to the first counting input of the tag coordinate determination unit and to the first output of the synchronizer, the second output of which is connected nen vtorm with a control input of the clock and data input trigger unit being connected to the output of the reset control input trigger to the second count input of the block counter and the reset input of the coordinate determination unit labels, the second count input of which is connected to a clock input. the counter block, the output of the clock generator C, the clock input of the delay shaping unit and the first, the input of the delay element, the second input of which is connected to the first output of the first switch connected by the second output to the information input of the delay shaping unit, the first and second outputs of the second switch are connected respectively with the first and second inputs of the comparison unit, the first and second control inputs of the first switch are connected, respectively, with the first and second control inputs of the second with the first and second outputs of the control trigger, the second output of the control trigger is also connected to the first control input of the tag coordinate determination unit, the second control input of which is connected to the first information input of the control trigger and the output of the first

Description

блока распознавани  метки, трет управл ющий вход - к выходу блока распознавани  метки и второму инфор мационному входу управл ющего триггера , четвертый и п тый управл ющий входы - соответственно к второму и третьему выходам блока счетчиков, выход которого подсоединен к управл ющим входам первого и второго блоков распознавани  метки, информационный вход первого блока распознавани  метки соединен с выходом первого блока преобразовани  оптических сигналов в электрические дискретные сигналы и с первым Ш1формационным входом первого коммутатора, информационный вход второго блока распознавани  метки соединен с выходом второго блока преобразовани  оптических сигналов в электрические дискретные сигналы и с вторьв4 информационным входом первого коммутатора, первый, второй и третгй выходы блока определени  координат метки соединены соответственно с первым, вторым и третьим входами блока переключени , четвертый вход которого подклочен к выходу блока формировани  задержки, первый и второй информационные входы второго коммутатора соединены соответственно с выходами блока переключени  ц элемента задержки, управл ющий вход блока запуска  вл етс  запускающим входом устройства.tag recognition module, t control input - to the output of the tag recognition module and the second information input of the control trigger, the fourth and fifth control inputs - respectively to the second and third outputs of the counter block, the output of which is connected to the control inputs of the first and second tag recognition blocks, the information input of the first tag recognition block is connected to the output of the first optical signal to electrical conversion unit and to the first wide information input of the first box mmutator, the information input of the second label recognition unit is connected to the output of the second optical signal-to-electrical signal conversion unit and to the second information input of the first switch, the first, second and third outputs of the tag coordinate determiner are connected to the first, second and third switches of the switch, whose fourth input is connected to the output of the delay shaping unit, the first and second information inputs of the second switch are connected respectively to the outputs b q eye switching delay element, a control input unit is a start triggering input device.

2.Устройство по п. 1, о т л ичающеес  тем, что блок формировани  задержки содержит т-1 вторых элементов задержки и m регистров сдвига, информационный вход первого из которых-соединен с информационным входом блока и входом первого элемента задержки, выход i-ro элемента задержки подключен к информационному входу соответствующего регистра рдвига и входу (i+1)-ro элемента задержки , тактовые входы регистров сдвига соединены с тактовым входом блока, выходы разр дов регистров сдвига  вл ютс  выходом блока.2. The device according to claim 1, which is based on the fact that the delay generation block contains t-1 second delay elements and m shift registers, the information input of the first of which is connected to the information input of the block and the input of the first delay element, output i- The ro element of the delay element is connected to the information input of the corresponding rdvig register and the input (i + 1) -ro of the delay element, the clock inputs of the shift registers are connected to the clock input of the block, the outputs of the bits of the shift registers are the output of the block.

3.Устройство по п. 1, о т л ичающеес  тем, что блок переключени  содержит третий коммутатор, первый элемент ИЛИ, первый и второй дешифраторы, 2п четвертых коммутаторов , первые и вторые входы которых3. The device according to claim 1, wherein the switching unit contains a third switch, the first element OR, the first and second decoders, 2n fourth switches, the first and second inputs of which

соединены соответственно с третьим и четвертым, входами блока, третьи вхоф1 каждого из четвертых коммутаторов с первого по п подключены к соответствующим выходам первого дешифратора, третьи входы остальных четвертых коммутаторов - к соответствукнцим выходам второго дешифратора, входы первого и второго дешифраторов подсоединены соответственно к первым и вторым выходам третьего коммутатора , первый и второй входы которого соединены соответственно с первым и BTOpbw входом блока, выходы четвертых коммутаторов подключены к входам первого элемента ИЛИ, выход которого  вл етс  выходом блокаithe third and fourth inputs of each of the fourth switches are connected to the respective outputs of the first decoder, the third inputs of the remaining fourth switches to the corresponding outputs of the second decoder, the inputs of the first and second decoders are connected respectively to the first and second respectively the outputs of the third switch, the first and second inputs of which are connected respectively to the first and BTOpbw block inputs, the outputs of the fourth switches are connected to the inputs of the first ementa OR, whose output is the output blokai

4. Устройство по п. 1, о т л ичающее с  тем, что блок определени  координат метки содержит второй, третий и четнертьй элемент ИЛИ, с первого по шестой эле .менты И, с первого по п тый SR-триггеры , сумматор, первый, второй и третий счетчики Т-триггер, элемент ИСКЛОЧАЮЩЕЕ ИЛИ, первый вход которого подсоединен к знаковому разр ду сумматора, первый и второй входы которого соединены соответственно с выходами второго и третьего счетчиков , входы сброса которых подключены соответственно к выходам второго и третьего элемента ИЛИ, входы разрешени  счета - соответственно к выходам п того и шестого элементов И, счетные входы - к второму счетному входу блока, второй вход элемента ИСКЛОЧАЮЩЕЕ ИЛИ соединен с первым управл ющим входом блока, счетный вход первого счетчика подклочен к первому счетному входу блока , S-входам первого и второго SRтриггеров , вход разрешени  счета к выходу Т-триггера, вход сброса к входу сброса блока, R-входу Т-триггера , S-входу п того SR-триггера, R-входам третьего и четвертого SRтриггеров , первым входам второго и третьего элементов ШШ, вторые входы которых соединены соответственно с выходами первого и второго элементов И, первые входы которых подключены к R-входам первого и второго SR-триггеров и п тому управл кмцему входу блока, второй вход первого элемента И подключен к второму входу третьего элемента И и инверсному входу третьего SR-триггера, S-вход которого соединен с первым входом четвертого элемента ШШ и вторым управл ющие входом блока, второй вход второго элемента И подключен к второму входу четвертого элемента И и инверсному выходу четвертого SR-триггера, S-вход которого соединен с вторым входом четвертого элемента ИЛИ и третьим управл ющим входом блока, выходы первого и .второго SR-триггероэ подключены соответствен но к первым-входам третьего и четвертого элементов И, выходы которых соединены соответственно с первыми входами п того и шестого элементов И, вторые входы которых подключены к выходу п того SR-триггера, R-вход которого подключен к четвертому управл ющему входу блока, вьпсод четвертого элемента ИЛИ подключен к С-входу Т-триггера, выход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, разр дные выходы сумматора и первого счетчика  вл ютс  соответственно первым, вторым и третьим выходами блока.4. The device according to claim 1, wherein the block for determining the coordinates of the label contains the second, third and fourth elements of the OR, from the first to the sixth elements, AND, the first through the fifth SR triggers, the adder, the first , second and third counters T-flip-flop, element EXCLUSIVE OR, the first input of which is connected to the sign bit of the adder, the first and second inputs of which are connected respectively to the outputs of the second and third counters, the reset inputs of which are connected respectively to the outputs of the second and third element OR, account resolution inputs a - respectively to the outputs of the fifth and sixth elements AND, counting inputs to the second counting input of the block, the second input of the EXCLUSIVE element OR is connected to the first control input of the block, the counting input of the first counter is connected to the first counting input of the block, S-inputs of the first and the second SRtrigger, the input of the permission of the account to the output of the T-flip-flop, the reset input to the reset input of the block, the R-input of the T-flip-flop, the S-input of the second SR-flip-flop, the R-inputs of the third and fourth SRtriggers whose second inputs are connected to responsibly with the outputs of the first and second elements And, the first inputs of which are connected to the R-inputs of the first and second SR-flip-flops and the fifth control unit input, the second input of the first element And is connected to the second input of the third element And the inverse of the third SR-flip-flop The S input of which is connected to the first input of the fourth SHS element and the second control input of the block, the second input of the second element I is connected to the second input of the fourth element I and the inverse output of the fourth SR flip-flop, the S input of which is connected to the second input of the fourth OR element and the third control input of the block, the outputs of the first and second SR triggers are connected respectively to the first inputs of the third and fourth AND elements, the outputs of which are connected respectively to the first inputs of the fifth and sixth AND elements, the second inputs of which are connected to the output of the fifth SR flip-flop, the R-input of which is connected to the fourth control input of the block, the output of the fourth element OR is connected to the C input of the T-flip-flop, the output of the EXCLUSIVE OR element, the bit outputs of the totalizer and the first counter are responsibly first, second and third block outputs.

Изобретение относитс  к электронной технике и предназначено дл  контрол  планарных структур, к которым относ тс  незагерметизированные дискретные и интегральные полупровод никовые структуры, толсто-пленочные платы гибридных интегральных микросхем , фотошаблоны. Цель изобретени  - повьшение достоверности результатов контрол . На фиг. 1 представлена структурна  схема предлагаемого устройства дл  контрол  планарных структур; на фиг. 2 - структурна  схема блока сравнени ; на фиг. 3 - структурна  схема первого (второго) коммутатора на фиг. 4 - структурна  схема управ.л кицего триггера; на фиг. 5 - структурна  схема первого (второго) блока распозновани  метки; на фиг. 6 структурна  схема блока счетчиков; на фиг. 7 - структурна  схема блока запуска; на фиг. 8 - ст1)уктурна  схема генератора тактовых импульсов; на фиг. 9 - структурна  схема блока формировани  задержки; на фиг. 10 структурна  схема блока переключени  на фиг. 11 - структурна  схема .треть его коммутатора; на фиг. 12 - структурна  схема блока определени  координат метки. Устройство содержит координатный стол 1, два оптических дефектоскопа 2, первый преобразователь 3 оптических сигналов в электрические дискретные сигналы, второй преобразователь 4 оптических сигналов в элект рические дискретные сигналы, синхронизатор 5, блок 6 сравнени , блок 7 индикации, первый коммутатор 8, второй коммутатор 9, управл ющий триггер 10, первый блок 11 распозновани  метки, второй блок 12 распознавани  метки, блок 13 запуска, блок 14 счетчиков , генератор 15 тактовых импульсов , блок 16 определени  координат метки, элемент 17 задержки, блок 18 формировани  задержки, блок 19 переключени , перва  20 I и втора  20 | схемы совпадени , первый 21j -и второй 212 инверторы; элемент ИЛИ 22, элементы И с 23 по 23, элементы ИЛИ 24 И 242 ЗД-триггеры 25 и 25, элементы И 26| и 26, регистры с 27 по 27. сдвига, с 21 по 27j разр ды соответствующих регистров сдвига, электронное окно 28, коммутационные пол  29( и 29, элементы И с 30, по 30, элементы И с 31 по 31„, первый 32( и второй 32 счетчики, дешифраторы 33f и 33, SR-триггер 34, элемент И 35, элемент 36 задержки, эмиттерный повторитель 37, инверторы с 38 по 38, резистор 39, конденсатор 40, регистры с 41 ( по 4lj сдвига, элементы с 421 по 42 .;| задержки, третий коммутатор 43, первый 44J и второй 44г коммутаторы, 2п четвертых коммутаторов 45, элемент ИЛИ 46, инвертор 47, информационные каналы с 48 по 48- , элементы И 49 и 49, второй 50, третий 50 2 и четвертый 50 элементы ИЛИ, с первого 51 по шестой 51 элементы И, с первого .52, по п тый 52 ; SR-триггеры, первьй 53f. второй 53jj и третий 53j счетчики, Т-триггер 54, сумматор 55, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 56, эталонна  пленар на  структура 57, контролируема  планарна  структура 58. В устройстве обеспечиваетс  повы шение достоверности контрол  за счет того, что достигаетс  электронное и автоматическое предварительное совмещение изображений контролируемой и эталонной планарных структур. В предлагаемом устройстве контрол планарных структур дл  выполнени  требуемого совмещени  изображений сравниваемых структур используютс  имеющиес  на этих структурах техноло гические метки, т.е. в устройстве обеспечиваетс  и контролируетс  точное совмещение изображений технологи ческих меток. Корректность такого подхода, т.е. использовани  дл  этой цели меток, определ етс  тем, что он нанос тс  одновременно с основным рисунком (в одном технологическом цикле, с использованием одних и тех же трафаретов, масок и т.п.), и поэтому координатЬ всей структуры могут быть идентифицированы -координатами метки. Целесообразность использовани  меток дл  этой цели, т.е. дл  осуществлени  автоматического предварительного с высокой точностью совмещени  сравниваемых планарных структур дл  последук цего дефектоскопического контрол  на блоке индикации и включающего в себ  распознавание структур, определение разности координат их взаимного положени  и последующего электронного совмещени  определ етс  простотой технической реализации в этом случае, что, в свою очередь, определ етс  такими преимуществами меток, как четкий ипро той геометрический рисунок (как правило , пр молинейный контур), небольшие (по отношению к основному рисунку ) размеры и то, что метки отделены от основного рнсут1ка (т.е. могут быть легко вьщелены),. Устройство работает следующим образом. Сравниваемые планарные Структуры 57 и 58 устанавливаютс  на коорди натный стол 1 и фиксируютс . Увеличенные с помощью дефектоскопов 2 изображени  контролируемой и эталонной планарных структур проецируютс  на мишени видиконов соответствующих преобразователей 3 и 4, в которых происходит квантование, кодирование и фильтраци  сигналов. Преобразованные видеосигналы с выходов преобразователей 3 и 4 поступают соответственно на третий вход коммутатора 8 и на первый вход блока 11, на четвертый вход коммутатора 8 и первый вход блока 12. Работа преобразователей 3 и 4, блоков 14 и 16, генератора 15 синхронизируетс  с помощью строчных и кадровых синхроимпульсов, поступающих с первого и второго выходов синхронизатора 5, причем тактовые импульсы, выдаваемые генератором 15, принудительно синхронизируютс  cTifo4ными и кадровыми синхроимпульсами. Кроме того, кадровые синхроимпульсы, поступающие на второй вход блока 13, используютс  дл  управлени  работой устройства - включени  его в цепь распознавани  и совмещени . Генератор 15 генерирует тактовые импульсы, синхронизированные со строчными и кадровыми синхроимпульсами , поступающими соответственно на его первьш и второй входы. Тактовые импульсы обеспечивают работурегистров сдвига, вход щих в состав блоков 11 и 12, блока 18 и элемента 17 задержки, а также обеспечивает работу блока 16,  вл  сь носител ми временной информации. С выхода генератора 15 тактовые импульсы поступают на первые зходы элемента 17 задержки и блока 18 и на третьи входы блоков 1 4 и 1 6.. Включение устройства и цикл распознавани  и совмещени  осуществл ютс  по командному импульсу (подаваемому оператором путем нажати  соответствующей кнопки), поступающему на вход запуска блока 13. В резуль- . тате, блок 13 обеспечивает пропуск одного из непрерывно поступающей на его второй вход последовательности синхроимпульсов кадрового синхроимпульса . Этот кадровый синхроимпульс разрешени  совмещени  поступает с выхода блока 13 на первый вход триггера 10 и на вторые входы блоков 14 и 16 и устанавливает их в исходное состо ние, тем самым подготавлива  и включа  эти блоки в цикл распознавани  и совмещени . По командному импульсу, поступающему на вход блока 13, первый по времени после этого кадровый синхроимпульс (разрешение совмещено) поступает на второй вход блока 14, котор пропускает по этой команде из после довательности непрерывно поступающи на его третий вход тактовых импульсов m пачек по п тактовых импульсов которые поступают с его первого выхода на вторые входы первого 11 и второго 12 блоков. Одновременно и синхронно с этими импульсами на первые входы этих блоков поступает в темпе развертки информаци  с раст ра мишени видиконрв соответствующих преобразователей 3 и 4. В результате , в электронные окна 28 блоков 11 и 12 записываетс  информаци  с части (или области ) растра мишени види конов соответствующих преобразовате лей 3 и 4, выделенной дл  распознавани . При этом в блоках 11 и 12 происходит непрерывное сравнение получаемого в электронном окне 28 изображени  с изображением метки , записанным в коммутационных пол х 29. В момент совпадени  этих изображений первый 1Г и второй 12 блоки распознавани  метки выдают им пульс распознавани , который с их выходов поступает соответственно на второй или третий входы триггера 10 и на четвертый или п тый вход блока 16. Так как в поло.жении плана ных структур на координатном столе существует рассогласование, а считыва ние изЬбражений происходит строго синхронно, то распознавание меток происходит в разные моменты времени Соответственно, в разные моменты времени выдают импульсы распознаваки  блоки 11 и 12, В зависимости от того, на какой вход триггера 10 второй или третий поступает первым импульс распознавани , т.е. в зависимости от того, на какой планарной структуре - контролируемой или эталонной метка распознаетс  раньше, t триггер 10 выдаёт соответствующие управл ющие воздействи  на первый и второй входы коммутаторов 8 и 9 и-на восьмой вход блока 16. В соответствии с этими воздействи ми (т.е. в соответствии с тем, кака  метка распознана раньше, а точнее, в соответствии с реальным простран-. ственным взаимным положением сравниваемых планарных структур) коммутатор 8 переключает видеосигналы со своих третьего и четвертого входов на первый и второй в.ыходы таким образом, чтобы видеосигнал изображени  той планарной структуры, чь  метка была распознана первой (опережающий видеосигнал), поступил на второй вход блока 18, а второй видеосигнал (отстающий) - на второй вход элемента 17 задержки. Коммутатор 9 обеспечивает выбранный режим контрол  с использованием блока 7. Дл  того , чтобы на экране блока 7 разностна  картина представл лась на фоне изображени  эталонной структуры необходимо , чтобы на первый вход блока 6.и второй вход блока 7 посто нно поступал видеосигнал, соответствующий изображению эталонной планарной структуры. Дл  этого необходимо синхронное переключение входов и выходов обоих коммутаторов 8 и 9, что осуществл етс  в устройстве за счет использовани  дл  управлени  ими одних и тех же управл ющих воздействий , выдаваемь х триггером 10. Эти же управл к цие воздействи  обеспечивают необходимую последовательность вычислени  разности координат взаимного положени  меток в блоке 16. Кадровый синхроимпульс Разрешение совмещени , поступа  на второй вход блока 16, подготавливает (обнул ет ) и включает его в работу. Блок 16 вычисл ет разность координат между метками по ос м X (кодичество тактов ) и У (количество строк) и таким образом определ ет разность координат взаимного положени  сравниваемых планарных структур. На четвертый и п тый входы блока 16 поступают импульсы распознавани  с выходов первого 11 и второго 12 блоков. Эти импульсы разнесены по времени и характеризуют взаимное пространственное положение сравниваемых структур. Определение разности координат по ос м X и У в блоке 16 происходит поразному . Разность координат по оси У i определ етс  числом строчных синхроимпульсов , укладывающихс  между первым и вторым импульсами распознавани . Эта разность всегда положительна . Определение разности коорди нат по оси X происходит иначе. В блоке 16 подсчитываетс  число тактовых импульсов от начала строки до момента поступлени  каждого из импульсов распознавани , эти значени  запоминаютс , а затем вычитаютс , причем, так как взаимное положение меток по оси X не определ етс  тем, кака  метка будет распознана первой а блок 16 всегда выдает результат вычитани  из координаты метки, распознанной второй, координаты метки, распознанной первой (всегда именно в такой последовательности, что обеспечиваетс  поступающим с второго выхода триггера 10 на восьмой вход блока 16 соответствующего управл ющего воздействи ), эта разность может иметь любой знак. Таким образом , блок 16 вычисл ет разность координат положени  сравниваемых стру тур по оси У и абсолютную величину разности и знак разности координат по оси X. Эти значени  в виде соответствующего двоичного кода поступают с первого, второго и третьего выходов блока 16 определени  коорди нат на первый, второй и третий входы блока 19..Дл ,того, чтобы реализ вать требуемое электронное совмещение и в том случае,, когда разность координат по оси X отрицательна, т.е. возникает необходимость не задержать, а ускорить опережающий видеосигнал, в устройстве предусмот рено дополнительна  временна  задержка отстающего ввдеосигнала на врем  п .тактовых импульсов. Эта вре менна  задержка реализуетс  с помощью элемента 17 задержки, выполненного в виде регистра сдвига, содержащего соответственно п разр дов . Таким образом, на первый вход элемента 17 задержки поступает посл дoвaтeль ocть тактовых импульсов, а на второй вход с первого выхода первого коммутатора 8 - отстающий видеосигнал. Этот видеосигнал, . дополнительно задержанный, поступае с выхода элемента 17 задержки на четвертьй вход коммутатора 9. Блок 19 в соответствий с поступающими на его первый, второй .и тре тий входы двоичными кодами, характеризукзЩими разность координат взаи ного положени  сравниваемых пленарн структур, подключает к третьему входу коммутатора 9 выход требуемог одного разр да электронного окна в бира  его из подключенных на его четвертый вход с выхода блока 18 выходов всех разр дов регистров сдвига электронного окна и подклю208 ча  его на свой выход. Тем cawijiM, формируетс  не.обходима  (требуема ) величина временной задержки дл  опережающего видеосигнала. Опереж щий видеосигнал поступает с второго выхода первого коммутатора 8 на второй вход блока 18, на первый вход которого поступают тактовые импульсы. Временна  задержка осуществл етс  блоком 18 за счет того, что блок 19 подключает k третьему входу второго коммутатора 9 выход только одного (требуемого) разр да электронного окна блока 18, формиру  таким образом из элементов этого блока элемент задержки, реализующий , требуемую временную задержку опережающего видеосигнала. Таким образом, в предлагаемом устройстве реализуетс  электронное совмещение изображений cpaвнивae й)}x планарных структур в блоке 7. Второй коммутатор 9 обеспечиваетпосто нство подключени  видеосигнала ,, соответствующего изображению эталонной структуры к первому входу блока 6, видеосигнал, соответствующий изображению контролируемой структуры, подключаетс  к второму входу блока 6. После выполнени  совмещени  изображений контролируемой и эталонной структур осуществл етс  сам процесс контрол , заключающийс  в выделении дефектов контролируемой структуры. В блоке 6 обеспечиваетс  одновременное совмещение позитивного изображени  контролируемой структуры с негативным изображением эталонной и негативного изображени  контролируемой структуры с позитивным изображением эталонной и сложение этих разностных изображен1й. При сложении обоих разностных изображений получаем .полную разностную картину, характеризующую отличие изображени  контролируемой планарной стру1стуры от эталонной. Этот разностный сигнал поступает с выхода блока 6 на первый вход блока 7. С целью визуального наблюдени  изображени  вьщеленных дефектов и их визуальной классификации при настройке устройства, анализе отказов интегральных схем и т.д. на второй вход блока 7 дополнительно подаетс  сигнал, соответструкщий позитивному изображению эталонной структуры, в результате сложени  двух сигналов в блоке 7 воспроизводитс  изображение выделен ных дефектов на фоне частично подав ленного изображени  эталонной топологии , что позвол ет наиболее правильно классифицировать дефекты и осуществить отбраковку дефектных структур. При необходимости цикл распознавани , совмещени  и анализа может быть повторен, дл  этого необходимо на вход запуска блока 13 подать командный импульс. Первый коммутатор 8 видеосигнала работает следующим образом. На первый и второй входы первого коммутатора 8 поступают управл ющие воздействи  (в виде логической единицы 1 или О) соответственно с первого и второго выходов триггера 10, а-на третий и четвертый соответственно видеосигнал изображе ни  контролируемой планерной структуры- (с выхода блока 3) и видеосигнал изображени  эталонной планарной структуры (с выхода блока 4). Таким образом, первый видеосигнал поступа ет на вторые входы второго 232 и третьего 23 элементов И, а второй - на входа первого 23, и четвер того 23X элементов И. Если первой распознана метка на контролируемой планарной структуре, то на первый вход первого коммутатора 8 и соответственно на первые входы первого 23 .и второго 232 элементов И по ступает логическа  1, т.е. на пер вом входе коммутатора 8 устанавлива етс  1, а на втором остаетс  О. В результате, видеосигнал изображен ни  контролируемой планарной структуры (в этом случае опережающий) с выхода второго элемента И 23 поступает на первый вход второго элемента ИЛИ 24, с выхода которого образующего второй выход коммутатора 8, он поступает на второй вход блока 18, который и обеспечивает тре буемую временную задержку этого видео сигнала. Одновременно второй видеосигнал (отстающий) с выхода первого элемента И 23( поступает на первьй вход первого элемента ИЛИ 24, с выхода которого, образующего первый выход коммутатора 8, он поступает на второй вход элемента 17 задержки . Если первой распознана метк 0 .О на эталонной структуре, то на втором входе коммутатора 8 устанавливаетс  1, а на первом остаетс  О и, в результате, на первый выход коммутатора 8 и соответственно на второй вход элемента 17 задержки поступает видеосигнал изображени  контролируемой планарной структуры (в этом случае отстающий), а на второй выход и соответственно на второй вход блока 18 - видеосигнал эталонной структуры (в этом случае опережающий). Таким образом, на второй вход блока 18 всегда обеспечиваетс  поступление опере.жающего видеосигнала. Второй коммутатор 9 выполнен и работает аналогично первому коммутатору 8 видеосигнала, обеспечива  посто нство на своих выходах: на первом - видеосигнала, соответствующего эталонной планарной структуре, на втором - видеосигнала, соответствующего контролируемой планарной структуре, что достигаетс  синхронностью работы обоих коммутаторов 8 и 9 видеосигнала. Синхронность работы обеспечиваетс  общим управлением, осуществл емым триггером 10. Триггер 10 работает следующим образом. По команде Разрещение совмещени  управл ющий триггер 10 подготавливаетс  к работе, а именно кадровый синхроимпульс Разрешение совмещени  поступает на первый вход управл ющего триггера 10 и соответственно на R-входы первого 25 t и второго 25 SR-триггеров, обнул   их (на пр мых. выходах устанавливаетс  О, на инвареных - 1). В результате, на первых входах первого 26 и второго 26 элементов И устанавливаютс  1, поступакмцие с инверсных выходов соответственно первого 25( и второго 252 SR-триггеров. Если первой распознана метка на контролируемой планарной структуре, то импульс распознавани  с выхода первого блока 11 поступает на второй вход триггера 10 и соответственно на второй вход второго элемента И 26, на первьй вход которого 1 уже подана. В результате, с выхода второго элемента И 26 сигнал поступает на S-вход первого SR-триггера 25,, и он опрокидываетс . При этом на его пр мом выходе устанавливаетс  1, на инверсном - О. В результате, на первом входе элемента И 26V устанавливаетс  О, т.е. он запираетс  и прохождение сигнала (импульса распознавани ) о р спознавании метки на эталонной планарной структуре на S-вход второго SR-триггера 25 исключаетс . Таким образом, на первом выходе управл нлцего триггера 10 устанавливаетс  1, а на втором - О. Если первой распознана метка на эталонной планарной структу ре, то триггер 10 работает аналогично , но в результате на его первом выходе устанавливаетс  О, а на втором - 1.The invention relates to electronic engineering and is intended to control planar structures, which include non-sealed discrete and integrated semiconductor structures, thick-film boards of hybrid integrated circuits, photo masks.  The purpose of the invention is to increase the reliability of control results.  FIG.  1 shows a block diagram of the proposed device for controlling planar structures; in fig.  2 is a block diagram of a comparison block; in fig.  3 is a block diagram of the first (second) switch in FIG.  4 - control flow chart. l trigger trigger; in fig.  5 is a block diagram of the first (second) tag recognition unit; in fig.  6 block diagram of the meter block; in fig.  7 is a block diagram of the launch unit; in fig.  8 - st1) ukturn circuit of the generator of clock pulses; in fig.  9 is a block diagram of a delay shaping unit; in fig.  10 is a block diagram of the switching unit in FIG.  11 - structural diagram. third of its switch; in fig.  12 is a block diagram of the tag coordinate determination unit.  The device contains a coordinate table 1, two optical flaw detectors 2, a first converter 3 optical signals into electrical discrete signals, a second converter 4 optical signals into electrical discrete signals, a synchronizer 5, a comparison unit 6, a display unit 7, a first switch 8, a second switch 9 , control trigger 10, first tag recognition unit 11, second tag recognition unit 12, start block 13, counter block 14, clock pulse generator 15, tag coordinate determination unit 16, delay element 17 , block 18 forming delay, block 19 for switching, first 20 I and second 20 | matching circuits, first 21j and second inverters 212; the element OR 22, the elements AND from 23 to 23, the elements OR 24 AND 242 ZD-triggers 25 and 25, the elements And 26 | and 26, registers from 27 to 27.  shift, from 21 to 27j bits of the corresponding shift registers, electronic window 28, switching field 29 (and 29, elements And 30, 30, elements And 31 to 31 ", first 32 (and second 32 counters, decoders 33f and 33, SR-trigger 34, element 35, delay element 36, emitter follower 37, inverters from 38 to 38, resistor 39, capacitor 40, registers from 41 (4lj shift, elements from 421 to 42. ; | delays, the third switch 43, the first 44J and the second 44g switches, 2n fourth switches 45, element OR 46, inverter 47, information channels 48 through 48, elements AND 49 and 49, second 50, third 50 2 and fourth 50 elements OR , from the first 51 to the sixth 51 elements And, from the first. 52, 52; SR triggers, first 53f.  the second 53jj and the third 53j counters, the T-flip-flop 54, the adder 55, the element EXCLUSIVE OR 56, the reference plenary for the structure 57, a controlled planar structure 58.  The device provides increased control reliability due to the fact that electronic and automatic preliminary combination of images of the monitored and reference planar structures is achieved.  In the proposed device for controlling planar structures, to carry out the required combination of images of the compared structures, the technology tags available on these structures are used, t. e.  The device provides and monitors the exact alignment of technology tag images.  The correctness of this approach, t. e.  the use of tags for this purpose is determined by the fact that it is applied simultaneously with the main pattern (in the same technological cycle, using the same stencils, masks, and so on. P. ), and therefore the coordinates of the whole structure can be identified by coordinate coordinates.  The expediency of using tags for this purpose, t. e.  to perform automatic pre-alignment of the compared planar structures for subsequent flaw detection control on the display unit and including recognition of structures, determining the difference in coordinates of their relative position and subsequent electronic alignment is determined by the simplicity of the technical implementation in this case, which, in turn , is determined by such advantages of labels as a clear and simple geometric pattern (usually a linear contour), small (in relation to the main drawing) dimensions and the fact that the labels are separated from the main rsutka (t. e.  can be easily allocated).  The device works as follows.  The compared planar Structures 57 and 58 are mounted on the coordinate table 1 and fixed.  Enlarged with the help of flaw detectors 2, the images of the monitored and reference planar structures are projected onto the targets of the vidicons of the corresponding transducers 3 and 4, in which the quantization, coding and filtering of signals occur.  The converted video signals from the outputs of the converters 3 and 4 are fed respectively to the third input of the switch 8 and to the first input of the block 11, to the fourth input of the switch 8 and the first input of the block 12.  The operation of converters 3 and 4, blocks 14 and 16, of generator 15 is synchronized using horizontal and frame sync pulses from the first and second outputs of synchronizer 5, and the clock pulses emitted by generator 15 are forcibly synchronized with cTifo4 and frame sync pulses.  In addition, the frame sync pulses fed to the second input of block 13 are used to control the operation of the device — including it in the recognition and matching circuit.  The generator 15 generates clock pulses synchronized with the horizontal and vertical sync pulses, arriving respectively at its first and second inputs.  The clock pulses ensure the operation of the shift registers included in blocks 11 and 12, block 18 and delay element 17, and also ensures the operation of block 16 as carriers of temporal information.  From the output of the generator 15, the clock pulses arrive at the first inputs of the delay element 17 and block 18 and at the third inputs of blocks 1 4 and 1 6. .  The device is turned on and the recognition and matching cycle is performed by a command pulse (supplied by the operator by pressing the corresponding button), which is fed to the start input of the block 13.  As a result,  Tate, block 13 provides for the skipping of one of the sequence of sync pulses of a personnel sync pulse that continuously arrives at its second input.  This frame alignment sync-pulse arrives from the output of block 13 to the first input of the trigger 10 and to the second inputs of blocks 14 and 16 and sets them to their initial state, thereby preparing and including these blocks in the recognition and combining cycle.  The command impulse arriving at the input of block 13, the first in time frame sync pulse (resolution combined) enters the second input of block 14, which passes this command from the sequence of continuously arriving at its third input of clock pulses m packets of n clock pulses which come from its first output to the second inputs of the first 11 and second 12 blocks.  Simultaneously and synchronously with these pulses, the first inputs of these blocks arrive at the rate of sweep of information from the target video of the corresponding transducers 3 and 4.  As a result, information from the part (or area) of the target raster of the images of the corresponding transducers 3 and 4 allocated for recognition is recorded in the electronic windows 28 of the blocks 11 and 12.  In this case, in blocks 11 and 12, a continuous comparison of the image obtained in the electronic window 28 with the image of the mark recorded in the switching fields x 29 takes place.  At the moment of coincidence of these images, the first 1G and second 12 recognition blocks of the label give them a recognition pulse, which from their outputs goes to the second or third inputs of the trigger 10 and to the fourth or fifth input of the block 16, respectively.  Since the polo. There is a mismatch on the coordinate table on the coordinate table, and the reading of the images takes place strictly synchronously, then the recognition of tags occurs at different points in time. Accordingly, at different points in time, the recognition pulses of blocks 11 and 12 are output. Depending on which trigger input 10 the second or third comes first recognition pulse, t. e.  Depending on which planar structure — the monitored or reference tag — is recognized earlier, t flip-flop 10 generates the appropriate control actions on the first and second inputs of switches 8 and 9 and on the eighth input of block 16.  In accordance with these effects (m. e.  in accordance with the fact that the label is recognized earlier, or rather, in accordance with the real space.  the relative position of the compared planar structures), the switch 8 switches the video signals from its third and fourth inputs to the first and second c. outputs in such a way that the video signal of the planar structure, whose label was recognized first (leading video signal), arrived at the second input of block 18, and the second video signal (lagging behind) - at the second input of delay element 17.  Switch 9 provides the selected control mode using block 7.  In order for the differential picture on the screen of block 7 to be presented against the background of the image of the reference structure, it is necessary that the first input of block 6. and the second input of block 7 continuously received a video signal corresponding to the image of the reference planar structure.  For this, it is necessary to synchronously switch the inputs and outputs of both switches 8 and 9, which is accomplished in the device by using the same control actions generated by the trigger 10 to control them.  The same control actions provide the necessary sequence of calculating the difference in coordinates between the relative positions of the marks in block 16.  The frame sync pulse. The resolution of combining, arriving at the second input of block 16, prepares (zeroes) and turns it on.  Block 16 calculates the coordinate difference between the marks along the axes X (the number of measures) and Y (the number of rows), and thus determines the difference in coordinates between the relative positions of the planar structures being compared.  The fourth and fifth inputs of block 16 receive recognition pulses from the outputs of the first 11 and second 12 blocks.  These pulses are separated in time and characterize the mutual spatial position of the compared structures.  The definition of the difference of coordinates on the axis X and Y in block 16 is different.  The coordinate difference along the y axis is determined by the number of horizontal sync pulses between the first and second recognition pulses.  This difference is always positive.  The determination of the difference of coordinates along the X axis occurs differently.  In block 16, the number of clock pulses from the beginning of the line to the moment each recognition pulse arrives, these values are stored and then subtracted, moreover, since the relative position of the labels along the X axis is not determined by what label will be recognized first and block 16 is always returns the result of the subtraction from the coordinate of the label recognized by the second one, the coordinates of the label recognized by the first (always in such a sequence that it is provided to the incoming from the second output of trigger 10 to the eighth input of block 16 corresponding controlling effect, this difference can have any sign.  Thus, block 16 calculates the difference in the coordinates of the position of the compared structures along the axis Y and the absolute value of the difference and the sign of the difference in coordinates along the axis X.  These values in the form of a corresponding binary code come from the first, second and third outputs of the coordinate determination unit 16 to the first, second and third inputs of the block 19. . In order to realize the required electronic combination even in the case when the difference of coordinates along the X axis is negative, t. e.  there is a need not to delay, but to accelerate the leading video signal, the device provides for an additional time delay of the lagging video signal by the time of clock pulses.  This time delay is implemented by a delay element 17, made in the form of a shift register containing, respectively, n bits.  Thus, the first input of the delay element 17 is sent after the clock pulse center, and the second input from the first output of the first switch 8 is a lagging video signal.  This video signal,.  additionally delayed, coming from the output of the element 17 of the delay at a quarter of the input of the switch 9.  Block 19 in accordance with the incoming on his first, second. and the third inputs by binary codes characterizing the difference in the coordinates of the mutual position of the compared plenary structures, connects to the third input of the switch 9 the output of a single electronic window to the bira from its connected to the fourth input of the electronic shift register 18 window and plug it on your way out.  That cawijiM is not formed. bypass (required) time delay value for the advanced video signal.  The leading video signal arrives from the second output of the first switch 8 to the second input of the unit 18, the first input of which receives the clock pulses.  The time delay by block 18 due to the fact that block 19 connects k to the third input of the second switch 9 the output of only one (required) bit of the electronic window of block 18, thus forming a delay element of the elements of this block that implements the required time delay of the advanced video signal .  Thus, the proposed device realizes electronic combination of images of the matches)} x planar structures in block 7.  The second switch 9 provides the connection state of the video signal corresponding to the image of the reference structure to the first input of block 6, the video signal corresponding to the image of the monitored structure is connected to the second input of block 6.  After the combination of images of the monitored and reference structures is completed, the monitoring process itself is carried out, which consists in isolating the defects of the monitored structure.  In block 6, the positive image of the controlled structure is simultaneously combined with the negative image of the reference and negative image of the controlled structure with the positive image of the reference and the addition of these difference images.  With the addition of both differential images we get. a complete difference picture characterizing the difference between the image of the controlled planar structure and the reference one.  This differential signal is fed from the output of block 6 to the first input of block 7.  For the purpose of visual observation of the image of the identified defects and their visual classification when configuring the device, analyzing failures of integrated circuits, etc. d.  The second input of block 7 additionally sends a signal corresponding to the positive image of the reference structure, as a result of adding two signals in block 7, the image of the selected defects is reproduced against the background of the partially suppressed image of the reference topology, which allows for the most correct classification of defects and screening the defective structures.  If necessary, the cycle of recognition, combination and analysis can be repeated, for this it is necessary to send a command pulse to the start input of block 13.  The first switch 8 of the video signal works as follows.  The first and second inputs of the first switch 8 receive control actions (in the form of a logical unit 1 or O), respectively, from the first and second outputs of the trigger 10, a to the third and fourth video signals of the image being monitored or controlled by the glider structure (from the output of block 3) and the video signal of the image of the reference planar structure (from the output of block 4).  Thus, the first video signal goes to the second inputs of the second 232 and third 23 And elements, and the second to the inputs of the first 23 and fourth 23X elements I.  If the first mark on the controlled planar structure is recognized, then the first input of the first switch 8 and, accordingly, the first inputs of the first 23. and the second 232 elements And it comes logical 1, m. e.  at the first input of the switch 8, 1 is set, and the second remains at the O.  As a result, the video signal is shown in a controlled planar structure (leading in this case) from the output of the second element AND 23 is fed to the first input of the second element OR 24, from the output of which forms the second output of the switch 8, it goes to the second input of the block 18, which provides required time delay of this video signal.  At the same time, the second video signal (lagging) from the output of the first element AND 23 (arrives at the first input of the first element OR 24, from the output of which forms the first output of the switch 8, it goes to the second input of the delay element 17.  If the first is recognized label 0. O on the reference structure, 1 is set at the second input of the switch 8, and 0 remains on the first and, as a result, the video output of the monitored planar structure (in this case lagging) goes to the second input of the delay element 17, and the second output and, accordingly, the second input of block 18 is the video signal of the reference structure (in this case, the leading one).  Thus, the operand is always provided to the second input of the unit 18. video signal.  The second switch 9 is made and operates similarly to the first video signal switch 8, ensuring constancy on its outputs: on the first, the video signal corresponding to the reference planar structure, on the second, the video signal corresponding to the controlled planar structure, which is achieved by synchronizing the operation of both switches 8 and 9 of the video signal.  The synchronism of operation is provided by the general control carried out by the trigger 10.  The trigger 10 operates as follows.  By the command Combining Discretion, the control trigger 10 is prepared for operation, namely, a frame sync pulse. The resolution of the combination arrives at the first input of the control trigger 10 and the R inputs of the first 25 t and the second 25 SR triggers, respectively, (for direct ones.  Outputs are set on, for invarians - 1).  As a result, the first inputs of the first 26 and second 26 elements of And are set to 1, the output from the inverse outputs of the first 25, respectively (and the second 252 SR triggers, respectively.  If the first mark on the controlled planar structure is recognized, then the recognition pulse from the output of the first block 11 goes to the second input of the trigger 10 and, accordingly, to the second input of the second element I 26, to the first input of which 1 has already been filed.  As a result, from the output of the second element AND 26, the signal arrives at the S input of the first SR flip-flop 25, and it overturns.  In this case, at its direct output is set to 1, on the inverse - O.  As a result, at the first input of the element I 26V O, t is set. e.  it is also blocked and the passage of a signal (recognition pulse) on the recognition of a label on the reference planar structure to the S input of the second SR flip-flop 25 is excluded.  Thus, at the first output of the control trigger 10, 1 is set, and at the second, O.  If the label is recognized first on the reference planar structure, trigger 10 works in the same way, but as a result, O is set at its first output, and 1 at the second output.

Влок 11 работает следующим образом На первый вход блока 11 и соответственно на информационный вход первого регистра 27( электронного окна 28 с выхода преобразовател  3 поступает квантованный по уровн юVlok 11 works as follows. At the first input of block 11 and, accordingly, at the information input of the first register 27 (the electronic window 28 from the output of the converter 3 enters the quantized by level

и кодированный видеосигнал, (в виде последовательности логических 1 и О, причем метке соответствует а фону - О), соответствующий . контролируемой планарной структуре. На его второй вход и соответственно на тактовые входы всех регистров 27 с первого выхода блока 14 поступают m пачек из п тактовых импульсов, которые этот блок пропускает из непрерывно поступающей на его третий вход последовательности тактовых импульсов при поступлении на его второ вход кадрового синхроимпульса Разрешение совмещени  (т.е. поступает с первого по п-й тактовые импульсы первой строки, затем пропуск, затем с первого по п-й тактовые импульсы второй строки, оп ть пропуск и т.д. . по щ-ю строку включительно). В соответствии с этим в регистры 27., образующие электронное окно 28, считываес  ннфорйаци  с требуемого выделенного дл  распознавани  участка растра мишени, видикона преобразовавтел  3, который имеет размеры nxm (т.е. га строк с первой по т-ю и п тйктов с первого по п-й). Записываема  информаци  последовательно смещаетс  по разр дам регистров 27 сдвигаand coded video signal, (in the form of a sequence of logical 1 and O, and the label corresponds to a background - O), corresponding. controlled planar structure. At its second input and, accordingly, to the inputs of all registers 27, from the first output of block 14, m packets of π clock pulses are received, which this block passes from a sequence of clock pulses continuously received at its third input when a frame sync pulse arrives at its second input ( i.e., it comes from the first through the nth clock pulses of the first row, then the skip, then from the first to the nth clock pulses of the second row, again the skip, etc. (for the nth row inclusive). In accordance with this, registers 27., forming an electronic window 28, read the information from the required selected for recognition of the raster section of the target, a vidicon transducer 3, which has dimensions of nxm (i.e., ha lines from the first by t-th and paras first by nth). The recorded information is sequentially shifted by the bits of the shift registers 27

В соответствии с предварительными сведенй ми о конфигурации и размерах метки на коммутационных пол х 29 до начала работы набираетс  (записываетс ) их изображение, причем на пер вом коммутационном поле 29j замыкаютс  контакты, соответствующие конфигурации метки, а на втором поле 29In accordance with preliminary information about the configuration and size of the label on the switching field x 29, their image is recruited (recorded), and the contacts corresponding to the configuration of the label are closed on the first switching field 29j, and

наоборот - контакты вне ее, остальные контакты разомкнуты. Так как входы всех контактных  чеек первого коммутационного пол  29j подключены к пр мым выходам соответствующих разр дов регистров 27 электронного окна 28, а входы второго коммутационного пол  29 - к их инверсным выходам, в момент совпадени  перемещающегос  по электронному окну 28 изображени  с изображением, записанным на коммутационных пол х 29, с выходов -замкнутых контактных  чеек коммутационных полей 29 на все входы первого 30, и второго 30 элементов И поступает логическа  1, с выходов которых она поступает на соответствующие входы третьего элемента И 30j. В результате на выходе третьего элемента И 30 и соответственно на выходе блока 11 по вл етс  логическа  1 - импульс распознавани . Если хот  бы один рлемент изображени , полученного в электронном окне 28, не совпадает с изображением первого коммутационного Пол  29{ (дл  пр мых выходов соответствующих разр дов регистров 27) или второго коммутационного пол  29 (дл  инверсных выходов тех же разр дов), то импульс распознавани  блоком 11 метки не выдаетс , т.е. если метка на планарной структуре имеет инзто, чем требуема , конфигурацию , то она не распознаетс  и совмещение сравниваемых планарных структур , а следовательно, и дефектоскопи  не производ тс .on the contrary, the contacts are outside it, the rest of the contacts are open. Since the inputs of all the contact cells of the first switching field 29j are connected to the forward outputs of the corresponding bits of the electronic window register 28, and the inputs of the second switching field 29 to their inverse outputs, at the time the image moving through the electronic window 28 coincides with the image recorded on switching fields x 29, from the outputs of -closed contact cells of the switching fields 29 to the inputs of the first 30, and the second 30 elements And the logical 1 arrives, from the outputs of which it goes to the corresponding inputs of the third AND gate 30j. As a result, the logical element 1, a recognition pulse, appears at the output of the third element AND 30 and, accordingly, at the output of the block 11. If at least one image element obtained in the electronic window 28 does not coincide with the image of the first switching field 29 {(for the direct outputs of the corresponding register bits 27) or the second switching field 29 (for the inverse outputs of the same bits), then the pulse no recognition is made by the block 11, i.e. if the mark on the planar structure has an ince than the required configuration, then it is not recognized and the combination of the compared planar structures, and consequently, no flaw detection is performed.

Блок 12 выполнен и работает аналогично блоку 11. Он осуществл ет распознавание метки на эталонной планарной структуре. t ... Block 12 is constructed and operates in the same way as block 11. It recognizes the label on the reference planar structure. t ...

Блок 13 работает следующим образом .Block 13 works as follows.

Исходно SR-триггер 34 находитс  в состо нии О, таким образом, на втором входе элемента И 35 присутст вует О, что преп тствует прохождению на вход блока кадровых сийхроимпульсов , поступающих на второй вход блока 13 и соответственно на первый вход элемента И 35. Кактолько на S-вход SR-триггера 34 поступает командный импульс, имеющий потенциал 1, SR-триггер опрокидываетс  в состо ние 1. Поскольку его пр мой вы- ход подключен к второму входу элемента И 35, последний таким образом подготавливаетс  к пропуску кадрового синхроимпульса из последовательности непрерывно поступающих на его первый вход кадровых синхроимпульсов Первый после этого поступивший на второй вход блока 13 и соответственно на первый вход -элемента И 35 кадровый синхроимпульс поступает с выхо да элемента И 35 на выход и на вход элемента 36 задержки. После необходи мой задержки, обеспечивающей пропуск только одного кадрового синхроимпуль са, этот импульс поступает с выхода элемента 36 задержки на, R-вход SRтриггера 34 и устанавливает его в исходное состо ние О, тем самым снима  1 с второго входа элемента И 35, т.е. запира  его, преп тству  прохождению последующих кадровых синхроимпульсов на выход блока. В ре зультате J блок 13 переводитс  в ксходное состо ние. Блок 14 работает следующим образом . После того, как кадровый синхроим пульс Разрешение совмещени  с выхо да блока 13 поступает на R-вход (вхо обнулени ) второго счетчика 32, npd исходит сброс (обнуление) этого счет чика, и он подготавливаетс  к новому циклу работы (счета). Св занный с этим счетчиком второй дешифратор 33 устроен и работает так, что при нали чии на его входе соответствующего текущему значению номера строки с первой по т-ю на его выходе присут ствует сигнал, который снимаетс , как только текущее значение номера строки становитс  больше т. Таким образом, после-обнулени  второго счетчика 32, на выходе второго деши-2 на выходе второго дешифратора 33. ,j по вл етс  сигнал, который поступи рый поступает на третий вход третьего элемента И 31з и второй вход первого элемента И 31, обеспечив тем самым пропуск поступающих на первый вход первого элемента И 31 строчных синхроимпульсов на счетный вход второго счетчика 32. Аналогично каж дый из строчных синхроимпульсов, поступа  на R-вход (вход обнулени ) первого счетчика 32,, обеспечивает сброс (обнуление) этого счетчика и, тем самым, подготовку его к новому циклу работы (счета). Св занный с этим счетчиком первый дешифратор 33 устроен и работает так, что при нали чии на его входе кода, соответствующего текущему значению номера тактового импульса с первого по п-й (в каждой строке), на его выходе присутствует сигнал, который снимаетс , как только текущее значение номера тактового импульса становитс  больше п. Таким образом, после обнулени  первого счетчика 32 на выходе первого дешифратора 33 по вл етс  сигнал, который поступает на второй вход третьего элемента И ЗЦ и второй вход второго элемента И З., обеспечив, тем самым, пропуск поступающих на первый вход второго элемента И 312 тактовых импульсов на счетный вход первого счетчика 32. В результате, после поступлени  на его второй вход кадрового синхроимпульса Разрешение совмещени  блок 14 подготавливаетс  к пропуску на его первый выход поступающих на его третий вход тактовых импульсов в требуемом дл  этого колич стве и пор дке (т последовательностей из п тактовых.импульсов или m пачек по п тактойых импульсов с требуемым временным интервалом между ними), что осуществл етс  следующим образом. Наличие на втором и третьем входах третьего элемента И 31.j сигналов , поступающих с выходов соответственно первого 33j и второго 33, дешифраторов, обеспечивает пропуск поступающих на его первый вход тактовых импульсов на первый выход бло- ка 14. После отсчета первых п тактовых импульсов на выходе первого дешифратора 33, и соответственно на вторых входах второго 31 и третьего 31 элементов И сигнал снимаетс  и тем самым, прекращаетс  поступление тактовых импульсов соответственно на счетный вход первого счетчика 32| и на первый выход блока 14. Информаци  об отсчете первых п тактовых импульсов поступает также с выхода первого дешифратора 33,х на третий выход блока 14 и соответственно на седьмой вход блока 16 Точно также следующий по пор дку строчный синхроимпульс обнул ет первый счетчик 32, в результате по вл етс  сигнал на выходе первого дешифратора 33 j и со- ответственно на вторых входах второго 31 и третьего 31j элементов И, и цикл работы блока 14 повтор етс , т.е. обеспечиваетс  пропуск следуюей пачки из п тактовых )импульсов а первый выход блока и т.д. Одновременно второй счетчик 32 считает количество поступающих на его счетный вход строчных синхроимпульсов После отсчета первых m строчных синхроимпульсов на выходе второго дешифратора 33л и соответственно на втором входе первого элемента И 31 и третьем входе третьего элемента И 31 снимаетс  сигнал и, тем самым, прекращаетс  поступление строчных синхроимпульсов на счетный вход второго счетчика 322 и тактовых импульсов на первый вход блока 14. Информа ци  об отсчете первых m строк (строч ных синхроимпульсов) в кадре поступает также с выхода второго дешифратора 33 на второй выход блока 14 и соответственно на шестой вход блока 16. Блок 16- работает следующим образо В работе блока 16 можно выделить три составных элемента: подготовка и включение блока в -работуj определе ние разности координат взаимного положени  сравниваемых структур по оси У; определение разности координат взаимного положени  сравниваемых планарных структур по оси X. По команде Разрешение кадровый синхроимпульс Разрешение совмещени  поступает с выхода блока 13 на второйвход блока 16. При этом он поступает на R-входа (входы обнулени ) Т-триггера 54, третьего 52- и четвертого 52 SR-триггеров, на вход обнулени  первого, счетчика 53., а через второй 50) и третий 502 элементы РШИ на входы обнулени  соответственно второго 53 и третьего 33 счетчиков обеспечива  их обнуление, и на S-вхо п того SR-триггера 525, опрокидыва  его в 1 и, тем самым, обеспечива  наличие 1 на вторых входах п того 515 и шестого 51 элементов И. В результате, блок 16 подготавливает с  к работе. В блоке вычисл етс - разность координат межиУ метками по ос м X (в числе тактов) .и У (в числе строк), и таким образом определ етс  разность координат взаимногч положени  сравниваемых йланарных структур дл  выполнени  последующего электронного совмещени  их изображе-ний в блоке 7. Разность взаимного положени  сравниваемых планарных структур по оси 3 в блоке 16 вычисл етс  путем подсчет целого числа строчных синхроимпуль- сов, укладывающихс  между импульсами 0 распознавани , поступающими из первого 11 и второго 12 блоков соответственно на его четвертый и п тый входы. В зависимости от того, кака  метка распознана первой - метка на контролируемой планарной структуре или на эталонной первый импульс распознана- ни  поступает соответственно на четвертьй или п тый входы блока 16 и соответственно на первьй или второй вход четвертого элемента ИЛИ 50 с выхода которого импульс потенциала 1 поступает на С-вход Т-триггера 54, который опрокидываетс  в состо ние 1 и с выхода которого 1 поступает на вход Разрешение счета первого счетчика 53)/. В результате, первый счетчик 53 начинает считать строчные синхроимпульсы, непрерывно поступающие на первый вход блока 16 и соответственно на счетный вход это го счетчика. После прихода второго импульса распознавани  Т-триггер 54 опрокидываетс  в состо ние О, О с его выхода поступает на вход Разрешение счета первого счетчика 53j и запрещает счет. В результате, на выходах первого счетчика 53( сформируетс  двоичный код координаты У разности координат взаимного положени  сравниваемых планарных структур, соответствующий количеству строчных синхроимпульсов (строк), укладывающихс  по времени между первым и вторым импульсами, распознавани . Этот код (координата У) поступает на третий выход блока 16. Разность координат взаиу1ного положени  сравниваемых планарных структур по оси X в блоке 16 вычисл етс  следующим образом. .Определ етс  координата X каждой из.распознаваемых меток , а именно подсчитываетс  число тактовых.импульсов (тактов) от начала строки до момента поступлени  соответствующего импульса распознавани . Дл  этой цели используютс  второй 53 и третий 53 счетчики. Если распознавани  метки не происходит, то строчной синхроимпульс обнул ет эти счетчики. ЕСли распознавание произошло, т.е. если поступил импульс распознавани , то число тактовых импульсов от начала строки до момента распознавани ,, т.е. до поступлени  импульса распознавани , запоми- наетс . Эти значени  поступают в сумматор 55, где определ етс  координата X разности положени  сравниваемых планарных структур, причем в зависимости от взаимного положени  меток эта разность -имеет знак + или -. Итак, определение координаты X в блоке 16 определени  координат происходит следующим образом. Строчной синхроимпульс, поступа  на S-входы первого 52j и второго 52 SR-триггеров, опрокидывает их в поло жение 1. 1 с выхода этих SR-триг геров поступает на первые входы соот ветственно третьего 51 и четвертого 51 4 элементов элементов И, на вторые входы которых 1 подана с ин BepcfiHX .выходов третьего 52 и четвертого 524 SR-триггеров (кадровый синхроимпульс Разрешение совмещени  подготавлива  блок 16 к работе, обнул ет эти SR-триггеры). 1 с вы хода третьего 51, и четвертого 514 элементов И поступает на первые входы соответственно п того 51j и шестого 51 элементов И, на вторые входы которых 1 подана с выхода п того SR-триггера 52 (кадровьш синхроимпульс Разрешение совмещени , подго тавлива  блок16 к работе, опрокидывает , этот триггер в I) 1 с вы ходов этих элементов И поступает на входы разрешени  счета соответственно второго 532 третьего 532 счетчиков, которые начинают считать поступающие на их счетные входы с третьего входа блока 16 (тактовые , импульсы поступают непрерывно на тре тий вход блока 16) тактовые импульсь| Если распознавани  меток не произошло (т.е. импульсы распознавани  не поступили), то поступающий с третьего выхода блока 14 на седьмой вход блока 16 и соответственно на R-входы первого 52, и второго 52 SR-триггеров сигнал обнул ет их.. О с выхода этих SR-триггеров поступает на пер-. вые входы соответственно третьего 51 и четвертого 51ц элементов И, с выхо да которых он поступает на первые ВХОДЭ1 соответственно п того шестого 51g элементов И, с выхода . которых - на входы разрешение счета соответственно второго 53 и третьего 53 счетчиков, запреща , тем самым , счет. Кроме того,сигнал с треть- т его выхода блока 14 поступает на пер вые входы первого 51 и второго 51 элементов И, на вторые входы которых подана с инверсных выходов соответственно третьего 52.J и четвертого 524 SR-триггеров (кадровый синхроимпульс . Разрешение совмещени , подготавлива  блок 16 к работе, обнул ет эти SR-триггеры). В результате , 1 с выходов первого 51 и второго 512 элементов И поступает на вторые входы соответственно первого и второго 50 элементов ИЛИ, с выходов которых она поступает на входы обнулени  соответственно второго 532 третьего 53 счетчиков, обнул   их. При поступлении следующего строчного синхроимпульса цикл работы блока 16повтор етс . Если метка распознаетс , т.е. на четве тый или п тый входы блока 16 поступает импульс распознавани , то (дл  определенности предположим, что импульс распознавани  поступил на четвертый вход блока 16 и соответственно на S-вход третьего SR-триггег:. / ра 52), поступа  на S-вход третьего SR-триггера 52з, этот импульс опрокидывает триггер в 1. О с инверсного выхода этого SR-триггера поступает на вторые входы первого 51 и третьего 51 - элементов И, с дов которых он передаетс  соответственно на второй вход второго элемента ИЛИ 501 и на первый вход п того элемента И 51., с выходов которых он поступает соответственно на вход обнулени  второго счетчика 532 предотвраща  его обнуление сигналом с третьего выхода блока 14, и на вход разрешени  счета этого же счетчика, обеспечива  запоминание в нем числа тактовых импульсов с начала текущей строки до прихода импульса распознавани  (т.е. до момента распознавани  метки). Это сформированное (в виде двоичного кода) на выходе второго счетчика 532 значение поступает на первый вход сумматора 55. Сброс этого значени  может тепер1ь осуществить тс)лько следующий, кадровый синхроимпульс Разрешение совмещени . До того, как поступит сигнал о распознав вании второй метки (второй импульс распознавани  на п тый вход блока 16), третий счетчик 53 подсчитывает число тактовых импульсов с начала каждой строки (текущей) до сигнала с третьего выхода блока 14 и обнул етс  этим сигналом и т.п. Как только на п тый вход блока 16 поступает второй импульс-распознавани  (сигнал о распознавании второй метки) и в третьем /счетчике 53}. происходит запоминание числа тактовых импульсов от начала т кзтцей строки до момента прихода им-пульса распознавани , код этого знач ни  поступает с выхода третьего счет чика 533 на второй вход сумматора 55 работающего в режиме вычитани , в ко тором из значени , поступающего на первый вход (т.е. из координаты метки на контролируемой планарной струк туре), вычитаетс  значение, поступаю щее на второй вход (т.е. координата метки на эталонной планарной структуре ), причем вне зависимости от того кака  из этих меток распознана первой , В результате, абсолютное значение этой разности, т.е. разности ко ординат взаимного -положени  сравниваемых планарных структур по оси X, и ее знак поступают соответственно на второй и первый выходы сумматора 55. Дл  согласованной работы бло ков 16 и 19 (т.е. дл  правильного формировани  требуемой временной задержки опережающего видеосигнала) необходимо, чтобы блок 16 выдавал результат вычитани  из координаты метки, распознанной второй, координаты метки, распознанной первой. Этот результат отличаетс  от .выдавае мого сумматором 55 только знаком и только в том случае, .если-первой распознана метка на контролируемой планарной структуре. Дл  необходимой коррекции знака разности используетс  элемент ИСКШОЧАЮЩЕ ИЛИ 56. В том случае, когда первой распознана метка на контролируемой планарной структуре, с второго выхода триггера 10 на восьмой вход блока 16 и со-° ответственно на второй вход элемента ИСКЛЮЧАЮЩЕЕ, ИЛИ 56-поступает О. В результате, на второй выход блока 16 поступает с второго выхода сумматора 55 абсолютное значение разности координат взаимного положени  меток по оси X (точнее, соответствующий этому значению код), а на первый выход с выхода элемента ИСКЛЮ ЧАЮЩЕЕ 11ПИ 56 - код знака, противоположного знаку, выдаваемому сумматором 55, т.е. этот результат соответствует требуемому и обеспечивает правильное формирование временной задержки. Если первой распознана метка на эталонной планарной структуре , то на второй вход элемента ИСКЛЮЧАЮЩЕЕ ШШ 56 поступает 1 и, в результате, на первьй выход блока 16 поступает код знака, вьщаваемый сумматором 55. Таким образом, абсолютное значение разности координат взаимного положени  сравниваемых планарных структур по оси X и ее знак поступают соответственно на второй и первый выходы блока 16 определени  координат . Блок 16 работает следующим образом . На информационные входы регистра 41 поступает информаци  (в нашем случае видеосигнал), на тактовые входы регистров 41 - последовательность тактовых импульсов, в результате происходит последовательна  запись информации в раз1Ь ды регистров , но, в.отличие от известных примеров использовани , электронное окно в. предлагаемом устройстве позвол ет получить требуемую временную задержку видеосигнала. В предлагаемом устройстве в регистр 41 блока 18 информаци  поступает пр мо с выхода соответствующего преобразовател  3 или 4 и записываетс  без задержки, в. регистр 41 эта информаци  поступает уже с задержкой на одну строку, что обеспечиваетс  элементом 42( задержки, в регистр 41,с задержкой на две строки, что обеспечиваетс  последовательным включением элементов 42( и 42 заде рйжи и т.д. Использу  выходы разр дов каждого из регистров 41 сдвига , можно получить требуемую временную задержку опережающего видеосигнала , т.е. подсоедин   к входу блока 7 выход нужного разр да соответствующего регистра 41, получаем требуемую временную задержку, причем номер регистра 41 соответствует числу строк, а номер разр да этого регистра - числу тактов и знаку, сформированным в блоке 16 в соответствии с реальной разницей в положении сравниваемых планарных структур. Блок 19 работает следующим образом . . На первьй, второй и третий входы блока 19 поступают (с соответствующих выходов блока 16) двоичные коды, соответствующие знаку разности координат положени  сравниваемых пла ЙР: Initially, the SR flip-flop 34 is in the state O, thus, the second input of the element 35 contains an O, which prevents personnel siihroimpulsov received at the second input of the block 13 and respectively to the first input of the element 35 to pass to the input. the S-input of the SR-flip-flop 34 receives a command pulse having a potential of 1, the SR-flip-flop overturns into state 1. Since its direct output is connected to the second input of the AND 35 element, the latter is thus prepared to skip the frame sync pulse from ti continuously received at its first input personnel sync pulses. The first one after that arrived at the second input of block 13 and respectively at the first input of the element 35 and the frame sync impulse comes from the output of the element 35 at the output and at the input of the delay element 36. After the necessary delay, which allows only one frame sync pulse to be skipped, this pulse comes from the output of delay element 36, the R input of the Trigger 34 and sets it to its initial state O, thereby removing 1 from the second input of the I element 35, t. e. locking it, preventing the passage of subsequent personnel sync pulses to the output of the block. As a result, J block 13 is transferred to the x-like state. Block 14 works as follows. After the frame sync pulse. The resolution of overlap from the output of block 13 goes to the R input (zero input) of the second counter 32, npd, the reset (reset) of this counter proceeds, and it is prepared for a new cycle of operation (counting). The second decoder 33 associated with this counter is arranged and operates in such a way that, if there is a line number corresponding to the current value at its input, the first to the tth line has a signal at its output, which is removed as soon as the current value of the line number becomes t Thus, after zeroing the second counter 32, at the output of the second deshi-2, at the output of the second decoder 33., j, a signal appears that arrives at the third input of the third element And 31z and the second input of the first element And 31, ensuring thereby passing arriving at the first input of the first element AND 31 lowercase sync pulses at the counting input of the second counter 32. Similarly, each of the lowercase sync pulses entering the R input (zero input) of the first counter 32, provides a reset (zeroing) of this counter and, thereby, preparing it for a new cycle of work (accounts). The first decoder 33 associated with this counter is designed and operates so that when there is a code at its input that corresponds to the current value of the number of clock pulses from first to fifth (each line), there is a signal at its output, which is removed as only the current value of the clock pulse number becomes larger than n. Thus, after zeroing the first counter 32, the output of the first decoder 33 results in a signal that arrives at the second input of the third element AND SZ and the second input of the second element And Z. In this case, after the second frame input arrives at its second input, the second counter 32 arrives at the counting input of the first counter. As a result, block 14 is prepared to pass the first output of the clock pulses to its third input to its first output the number and order required for this (m sequences of n clock pulses or m bursts of pto pulses with the required time interval between them), which is carried out as follows. The presence on the second and third inputs of the third element I 31.j of the signals arriving from the outputs of the first 33j and the second 33, respectively, of the decoders ensures that the first pulses of the first 14 clock pulses are transmitted to the first input of the clock pulses the output of the first decoder 33, and respectively at the second inputs of the second 31 and third 31 elements And the signal is removed and thus, the flow of clock pulses, respectively, to the counting input of the first counter 32 | and the first output of block 14. Information about the counting of the first n clock pulses also comes from the output of the first decoder 33, x to the third output of block 14 and, accordingly, to the seventh input of block 16 Similarly, the next orderly horizontal sync pulse zeroes the first counter 32, As a result, a signal appears at the output of the first decoder 33 j and, respectively, at the second inputs of the second 31 and third 31j elements AND, and the operation cycle of block 14 is repeated, i.e. skip the next packet of n clock pulses, and the first output of the block, etc. Simultaneously, the second counter 32 counts the number of horizontal sync pulses arriving at its counting input. After the first m horizontal sync pulses are read, the output of the second decoder is 33 liters and the second input of the first element 31 and the third input of the third element 31, respectively, is removed and the signal is terminated clock pulses to the counting input of the second counter 322 and clock pulses to the first input of block 14. Information about the counting of the first m lines (line clock pulses) in the frame also comes from the output and the second decoder 33 to the second output of block 14 and, respectively, to the sixth input of block 16. Block 16- works as follows In block 16, three components can be distinguished: preparation and inclusion of the block in -workj determination of the difference of coordinates of the relative position of the compared structures along the axis W; determining the coordinate difference of the relative position of the compared planar structures along the X axis. On the Resolution command, the frame sync pulse Compensation resolution comes from the output of block 13 to the second input of block 16. At the same time, it goes to the R inputs (zero inputs) of the T flip-flop 54, the third 52- and the fourth 52 SR-flip-flops, to the input of zeroing the first, counter 53., and through the second 50) and the third 502 elements of RSHI to the zeroing inputs of the second 53 and third third 33 counters ensuring their zeroing, and on the S-in of that SR-flip-flop 525 overturning it in 1 and, amym, providing presence 1 to the second input 515 of the fifth and sixth elements 51 I. As a result, block 16 prepares a work. The block calculates the difference in coordinates between the labels on the X axis (in the number of ticks) and Y (in the number of lines), and thus the difference in the coordinates of the mutually different positions of the compared ylanar structures is determined to perform the subsequent electronic alignment of their images in the block 7. The difference in the relative position of the compared planar structures along axis 3 in block 16 is calculated by counting an integer number of horizontal sync pulses, placed between recognition pulses 0, coming from the first 11 and second 12 blocks, respectively. of the fourth and fifth inputs. Depending on which label is recognized first - the label on the controlled planar structure or on the reference one, the first recognition impulse goes to the fourth or fifth inputs of the block 16 and the first or second input of the fourth element OR 50 from the output of which potential impulse 1 arrives at the C-input of the T-flip-flop 54, which is tilted to state 1 and from the output of which 1 enters the input. Resolution of the first counter 53) /. As a result, the first counter 53 starts counting the horizontal sync pulses continuously arriving at the first input of block 16 and, accordingly, at the counting input of this counter. After the second recognition pulse arrives, the T-flip-flop 54 tilts to the state O, O from its output enters the input. Allowing the counting of the first counter 53j and inhibits counting. As a result, at the outputs of the first counter 53 (a binary code of the coordinate Y is generated. The difference in the coordinates of the relative position of the compared planar structures corresponding to the number of horizontal sync pulses (lines) laid down in time between the first and second pulses is recognized. This code (coordinate Y) goes to the third the output of block 16. The difference in coordinates of the mutual position of the compared planar structures along the X axis in block 16 is calculated as follows. The X coordinate of each of the recognized labels is determined, and the names The number of clock pulses (clock cycles) from the beginning of the line to the moment of arrival of the corresponding recognition pulse is counted. For this purpose, the second 53 and third 53 counters are used. If no label recognition occurs, then the horizontal sync pulse zeroes these counters. e. if a recognition pulse has been received, the number of clock pulses from the beginning of the line to the moment of recognition, i.e. before the arrival of the recognition pulse, is memorized. These values enter the adder 55, where the X coordinate of the difference of the position of the compared planar structures is determined, and depending on the relative position of the marks, this difference has a + or - sign. So, the definition of the X coordinate in the block 16 for determining the coordinates is as follows. The horizontal sync pulse arriving at the S inputs of the first 52j and second 52 SR triggers overturns them to position 1. 1 from the output of these SR triggers goes to the first inputs of the third 51 and fourth 51, respectively, of the 4 elements of the And elements, to the second the inputs of which 1 are filed from the BepcfiHX Institute. The outputs of the third 52 and fourth 524 SR triggers (frame sync pulse. Allowance for combining the preparation of block 16 for operation, zeroes these SR triggers). 1 from the output of the third 51, and the fourth 514 elements And goes to the first inputs of respectively the fifth 51j and the sixth 51 elements And, to the second inputs of which 1 is fed from the output of the fifth SR flip-flop 52 (frame sync pulse Resolution of combining, preparing the block 16 to work, overturns, this trigger in I) 1 with the outputs of these elements And arrives at the inputs of the account resolution, respectively, of the second 532 third 532 counters, which begin to count the incoming inputs on their counting inputs from the third input of block 16 (clocks, pulses flow continuously for the thirdinput block 16) clock pulses | If no label recognition has occurred (i.e., recognition pulses have not arrived), then the signal coming from the third output of block 14 to the seventh input of block 16 and the R-inputs of the first 52 and second 52 SR-flip-flops, respectively, nullifies them. from the output of these SR flip-flops enters the the inputs of the third 51 and the fourth 51ts of the AND elements, respectively, from the output of which it enters the first INPUT1, respectively of the fifth sixth 51g elements of the AND, from the output. which - to the inputs of the resolution of the account, respectively, of the second 53 and third 53 counters, thereby prohibiting the account. In addition, the signal from the third output of the block 14 goes to the first inputs of the first 51 and second 51 elements I, the second inputs of which are fed from the inverse outputs of the third 52.J and fourth 524 SR triggers (frame sync pulse, respectively. , preparing block 16 for operation, zeroing these SR-flip-flops). As a result, 1 from the outputs of the first 51 and second 512 elements And goes to the second inputs of the first and second 50 elements OR, respectively, from the outputs of which it goes to the inputs of zeroing the second 532 of the third 53 meters, respectively, and wrapped them. When the next horizontal sync pulse arrives, the operation cycle of block 16 is repeated. If the tag is recognized, i.e. A recognition impulse arrives at the fourth or fifth inputs of block 16 (for definiteness, suppose that a recognition impulse arrived at the fourth input of block 16 and, respectively, at the S input of the third SR flip-flop: / р 52), arriving at the S input the third SR flip-flop 52z, this pulse triggers the flip-flop to 1. About the inverse output of this SR flip-flop is fed to the second inputs of the first 51 and third 51 - And elements, from which it is transmitted to the second input of the second element OR 501 and the first the input of the fifth element And 51., from the outputs of which he arrives respectively at the zeroing input of the second counter 532 preventing it from being reset by a signal from the third output of block 14, and to the input of the resolution of the counting of the same counter, ensuring that the number of clock pulses from the beginning of the current line before the recognition pulse arrives (i.e. tags). This value (formed as a binary code) at the output of the second counter 532 is fed to the first input of the adder 55. This value can now be reset by the next, frame sync pulse of the registration resolution. Before the signal on the recognition of the second label (the second recognition pulse at the fifth input of block 16) arrives, the third counter 53 counts the number of clock pulses from the beginning of each row (current) to the signal from the third output of block 14 and nullifies this signal and etc. As soon as the fifth pulse of the recognition (the signal about the recognition of the second mark) and in the third / counter 53} arrives at the fifth input of the block 16. the number of clock pulses is memorized from the beginning of the line until the moment of recognition pulse arrives, the code of this value comes from the output of the third counter 533 to the second input of the adder 55 operating in the subtraction mode, which is from the value input to the first input ( i.e., from the coordinate of the mark on the controlled planar structure), the value supplied to the second input (i.e. the coordinate of the mark on the reference planar structure) is subtracted, regardless of which of these marks is recognized first, As a result,the absolute value of this difference, i.e. the difference of the coordinates of the mutual position of the compared planar structures along the X axis, and its sign goes to the second and first outputs of the adder 55, respectively. For the coordinated operation of blocks 16 and 19 (i.e., to correctly generate the required time delay of the leading video signal), so that block 16 produces the result of the subtraction from the coordinates of the label recognized by the second, the coordinates of the label recognized by the first. This result differs from the one given by the adder 55 only by a sign and only in the case that the first mark on the controlled planar structure is recognized. For the necessary correction of the difference sign, an element is used to TRAINING OR 56. In the case when the mark on the controlled planar structure is recognized first, from the second output of the trigger 10 to the eighth input of the block 16 and respectively to the second input of the EXCLUSIVE OR 56 element O As a result, the absolute value of the difference in the coordinates of the relative position of the marks along the X axis (more precisely, the code corresponding to this value) enters the second output of block 16, and the first output from the output of the SPARKER SINGLE 11PI 56 to one sign opposite the sign given by adder 55, i.e. This result corresponds to the required one and ensures the correct formation of the time delay. If the first mark on the reference planar structure is recognized, then the second input of the EXCLUSIVE SHSh 56 element receives 1 and, as a result, the first code output of the block 16 receives the sign code entered by the adder 55. Thus, the absolute value of the difference of coordinates of the relative position of the compared planar structures along The X axis and its sign go to the second and first outputs of the coordinate determination unit 16, respectively. Block 16 works as follows. The information inputs of register 41 receive information (in our case, the video signal), the clock inputs of registers 41 receive a sequence of clock pulses, as a result, information is recorded sequentially in registers, but, in contrast to known examples of use, the electronic window c. The proposed device allows to obtain the required time delay of the video signal. In the proposed device, the register 41 of the information block 18 goes directly from the output of the corresponding converter 3 or 4 and is written without delay, in. register 41 this information already arrives with a delay of one line, which is provided by element 42 (delays, into register 41, with a delay of two lines, which is ensured by the sequential switching on of elements 42 (and 42 sets of bits, etc.). from the shift registers 41, you can get the required time delay of the leading video signal, i.e. connecting to the input of block 7, the output of the required bit of the corresponding register 41, we get the required time delay, and the register number 41 corresponds to the number of lines, and A row of this register is the number of clock cycles and the sign formed in block 16 in accordance with the real difference in the position of the compared planar structures. Block 19 operates as follows: The first, second and third inputs of block 19 receive (from the corresponding outputs of block 16) binary codes corresponding to the sign of the difference in the coordinates of the position of the compared PL planes:

Hbjx структур по оси.Х, абсолютному значению этой разности и значению разности координат положени  сравниваемых планарных структур по оси У. Соответствейно первые два кода по- 5 ступают на первый и второй входы . коммутатора 43, который работает следующий образом. Каждый элемент кода,, имеющий значение 1 или О, поступает на вход соответствующего Ю информационного канала 48 (/ и соответственно на вторые входы перво-го 49-f и второго 49, элементов И . На первый вход второго элемента И 49 всех информационных каналов 48 посту-15 пает сигнал (1 или О) с выхода инвертора 47, а первые входы первых элементов И 49, всех информационных каналов 48 объединены с входом инвертора 47. Таким образом, если20 разность координат положени  сравниваемых планарных структур по оси X положительна, то на первый вход мутатора 43 знака и соответственно на вход инвертора 47 и первые вхо 25 да. первых элементов И 49с всех информационных каналов поступает 1 . (на первые входы вторых элементов И 492 всех информационных канатов 48 поступает О с выхода ин- 30 вертора 47), в результате обеспечиваетс  пропуск кода с второго входа коммутатора 43 знака на его второй выход. Если разность координат отрицательна, то на первый вход « коммутатора 43 знака и соответственно на вход инвертора 47 и первые входы первых элементов И 49, всех информационных каналов 48 поступает О. С выхода инвертора 47 на дО первые входы вторых элементов И всех информационных каналов 48 поступает 1, в результате обеспечиваетс  пропуск кода с второго входа коммутатора 43 знака на его первый вы- 45Hbjx structures along the axis. X, the absolute value of this difference and the value of the difference of coordinates of the position of the compared planar structures along the axis Y. Correspondingly, the first two codes go to the first and second inputs. switch 43, which works as follows. Each element of the code, having a value of 1 or O, is fed to the input of the corresponding U of information channel 48 (/ and, respectively, to the second inputs of the first 49-f and second 49, I elements. To the first input of the second element I 49 of all information channels 48 the post-15 signal (1 or O) from the output of the inverter 47, and the first inputs of the first elements And 49, of all information channels 48 are combined with the input of the inverter 47. Thus, if 20 the difference of coordinates of the position of the compared planar structures along the X axis is positive, then The first entrance of the mutator is 43 characters and the corresponding Actually, the input of the inverter 47 and the first inputs of 25 da. of the first elements AND 49c of all information channels is fed to 1. (the first inputs of the second elements of And 492 of all information cables 48 are received from the output of the inverter 30), as a result, the code with The second input of the switch is 43 characters to its second output. If the coordinate difference is negative, then the first input of the switchboard has 43 characters and, accordingly, the input of the inverter 47 and the first inputs of the first elements of And 49, all information channels 48, comes in from the output of the inverter 47 to dO first in the moves of the second elements AND of all information channels 48 are received 1, as a result, a code is passed from the second input of the switch 43 characters to its first output;

ход..move ..

I-I-

Таким образом, двоичный код, соответствующий разности положени  сравниваемых планарных структур по оси X (с учетом знака разности), 50 с первого или второго выхода коммутатора 43 знака поступает на вход либо первого 44д, либо второго 44 дешифраторов. Дешифраторы 44 преобразуют поступан ций на их входы двоич-55 ный код в дес тичный, т.е. в результате преобразовани  1, сформируетс  только на одном, соответствующемThus, the binary code corresponding to the difference in position of the compared planar structures along the X axis (taking into account the sign of the difference) 50 from the first or second output of the switch 43 of the sign enters the input of either the first 44d or the second 44 decoders. The decoders 44 convert the entries to their inputs into a binary 55 code into a decimal, i.e. as a result of conversion 1, only one will be generated, corresponding to

значению разности координат взаимого положени  сравниваемых планарных структур по оси X, выходе одного из дешифраторов. Эта 1 поступает на третий вход соответствующего (имещего соответствующий номер) одного коммутатора 45, тем самым только этот коммутатор 45 подготавливаетс  к пропуску видеосигнала. К второму входу каждого коммутатора 45 столбца подключен выход столбца регистров 41 блока 18, который образуют объединенные в подгруппу разр ды, имеющие тот же номер, всех регистров 41 сдвига блока 18. В результате, подготавливаете подключение к третьему входу коммутатора 9 выхода одгЛэго из тех разр дов регистров 41 блока 18, которые имеют соответствующий величине разности координат положени  срав ниваемых планарных структур по оси X номер и, тем самым, обеспечиваетс  (путем формировани , таким образом, необходимой временной задержки) требуемое смещение изображени , соответствующего опережающему видеосигналу, на блоке 7 по оси X. На третий вход блока 19 и соответственно на первые входы всех коммутаторов 45 с третьего выхода блока 16 поступает соответствующий значению координаты У двоичный код, т.е. код соответствующего этой разности положени  сравниваемых планарных структур по оси У числа строк. В результате, в каждом коммутаторе 45 осуществл етс  дл  подключени  .на его выход выбор одного из подключенньге на его второй вход выходов одноименных разр дов регистров 41 блока 18, а именно разр да того регистра 41, номер которого соответствует коду координаты У, т.е. числу строк, на которое необходимо сместить изображение, соответствующее опережающему видеосигналу на блоке 7 по оси У дл  выполнени  требуемого срвмещени  изображений сравниваемых планарных структур. Но только в одном коммутаторе 45 обеспечиваетс  подключение выхода этого разр да соответствующего регистра 41 на выход коммутатора 45 и соответственно через элемент ИЛИ 46 на выход блока 19. Итак, блок 19 обеспечивает в соответствии с поступающими на его первый, второй и третий входы координатами разности попожени  сравниваемых пленарных струк тур подключение на его выход из всех, подключенных на его четвертый вход выходов разр дов регистров 41 блока 18 выход только одного, соответствующего этим координатам (т.е. числу строк, числу и знаку тактов), разр да, т.е. подключение выхода только этого одного разр да регистСС I the value of the difference of the coordinates of the mutual position of the compared planar structures along the X axis, the output of one of the decoders. This 1 is fed to the third input of the corresponding (having the corresponding number) one switch 45, thereby only the switch 45 is prepared to pass the video signal. The second input of each column switch 45 is connected to the column output of registers 41 of block 18, which form the subgroup bits with the same number of all the shift registers 41 of block 18. As a result, you prepare a connection to the third input of the switch 9 of the output of one leg of those The registers 41 of block 18, which have the corresponding value of the difference in the coordinates of the position of the compared planar structures along the X axis, are numbered and, thus, are provided (by forming, thus, the necessary time delay) The offset of the image corresponding to the leading video signal on block 7 is along the X axis. The third input of block 19 and the first inputs of all switches 45 from the third output of block 16 receive the corresponding Y coordinate value, i.e. the code corresponding to this difference in the position of the compared planar structures along the y axis is the number of rows. As a result, in each switch 45 it is carried out to connect its output to select one of the outputs of the same name of the registers 41 of block 18, namely the bit of that register 41, the number of which corresponds to the coordinate code Y, i.e. . the number of lines by which it is necessary to shift the image corresponding to the leading video signal on block 7 along the Y axis to perform the required spacing of images of the compared planar structures. But only one switch 45 provides the connection of the output of this bit of the corresponding register 41 to the output of switch 45 and, accordingly, through the element OR 46 to the output of block 19. Thus, block 19 provides, according to the coordinates of the difference compared plenary structures are connected to its output from all connected to its fourth input, outputs of bits of registers 41 of block 18, output of only one corresponding to these coordinates (i.e., number of lines, number and sign tact s), i.e. connection of the output of only this one bit yes registSS I

2 опт ф 2 opt

Юпт Jupt

канал кана/j kana / j channel

о-$j I разреме/ ие about- $ j

1 0 -24 ра 41 к третьему входу коммутатора 9. Таким образом, блок. 19 формирует с помощью элементов 42 задержки и разр дов регистров 41 блока 18 необходимую дл  выполнени  точного совмещени  в блоке 7 изображений сравниваемых планарных структур временную задержку опережающего вндеЬсигнала .1 0 -24 pa 41 to the third input of the switch 9. Thus, the block. 19 generates, using the delay and bit bits 42 of the registers 41 of the block 18, the time delay of the advance signal, which is required to perform an accurate alignment in block 7 of the images of the compared planar structures.

Т t t  T t t

.Ш1Ш .Ш1Ш

ГгтЧGhtc

гg

/V/ V

JL,.1.J:Jl .1.j:

w.w.

q:CISI -L ns -.q: CISI -L ns -.

..

27/27 /

ff

FOFo

Разрешение ф-riУУГ- -Ф Ф Ф Ф ФResolution f-riUUG- -F F F F F

4 4 Ф j/ 44 4 F j / 4

-2 -/-2 - /

7 +27 + 2

+77 |+77 |

ИП 1j-- - «. iWil-li nr II IISP 1j-- - ". iWil-li nr II II

PplLl2--J- .1 jjJ / i у I , I I PplLl2 - J- .1 jjJ / i for I, I I

ффффФv4V жзCmonSubi T.№ , Ф i г ul,;H i ili. Ui iri, n-u -i-i -2-й -1-й H-u 2-и -i-й i-n-u - II I I l. 40.,.И j -2 -7 Фиг.З FfffFv4V fCCmonSubi T.№, Ф i g ul,; H i ili. Ui iri, n-u-i-i -2 nd -1 th H-u 2-and-i-th i-n-u - II I I l. 40.,. And j -2-7 Fig. 3

112.11112.11

yvyv

4X4X

TSi.TSi.

c;c;

CMCM

&&

rjrj

Claims (4)

1. УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ПЛАНАРНЫХ СТРУКТУР, содержащее два оптических дефектоскопа, соединенные выходами с входами соответственно первого, и второго блоков преобразования оптических сигналов в электрические дискретные сигналы, к входам · строчной и кадровой синхронизации которых подключены соответственно первый и второй выходы синхронизатора, блок сравнения,· выход которого соединен с первым входом блока индикации, второй вход которого подключен к перв8му входу блока сравнения, отличающееся тем, что, с целью повышения достоверности результатов контроля, в устройство введены первый и второй коммутаторы, управляющий триггер, первый и второй блоки распознавания метки, блок запуска, гене* ратор тактовых импульсов, блок определения координат метки, первый элемент задержки, блок формирования задержки, блок переключения, блок счетчиков, первый счетный вход которого подключен к первому управляющему входу генератора тактовых импульсов, к первому счетному входу блока определения координат метки и к первому выходу синхронизатора, второй выход которого соединен с вторым управляющим входом генератора тактовых импульсов и с информационным входом бло ка запуска, подключенного выходом к входу сброса управляющего триггера, второму счетному входу блока счетчи ков и входу сброса блока определения координат метки, второй счетный вход которого соединен с тактовым входом . блока счетчиков, выходом генератора тактовых импульсов, тактовым входом блока формирования задержки и первым входом элемента задержки, второй вход которого подсоединен к первому выходу первого коммутатора, подключенного вторым выходом к информационному 1 входу блока формирования задержки, первый и второй выходы второго ком мутатора соединены соответственно с первым и вторым входами блока срав нения, первый и второй управляющие входы первого коммутатора соединены ошшт соответственно с первым и вторым управляющими входами второго коммутатора и с первым и вторым выходами L управляющего триггера, второй выход ’ управляющего триггера также соединен с первым управляющим входом блока определения координат метки, второй управляющий вход которого подключен к первому информационному входу управ ляющего триггера и выходу первого блока распознавания метки, третгё управляющий вход - к выходу блока распознавания метки и второму информационному входу управляющего триггера, четвертый и пятый управляющий входы - соответственно к второму и третьему выходам блока счетчиков, выход которого подсоединен к управляющим входам первого и второго блоков распознавания метки, информационный вход первого блока распознавания метки соединен с выходом первого блока преобразования оптических сигналов в электрические дискретные сигналы и с первым информационным входом первого коммутатора, информационный вход второго блока распознавания метки соединен с выходом второго блока преобразования оптических сигналов в электрические дискретные сигналы и с вторым информационным входом первого коммутатора, первый, второй и третий выходы блока определения координат метки соединены соответственно с первым, вторым и третьим входами блока переключения, четвертый вход которого подключен к выходу блока формирования задержки, первый и второй информационные входы второго коммутатора соединены соответственно с выходами блока переключения ц элемента задержки, управляющий вход блока запуска является запускающим входом устройства.1. DEVICE FOR CONTROL OF PLANAR STRUCTURES, containing two optical flaw detectors, connected by outputs to the inputs of the first and second blocks of converting optical signals into electrical discrete signals, to the inputs · The output of which is connected to the first input of the display unit, the second input of which is connected to the first 8th input of the comparison unit, characterized in that, in order to increase the reliability of the control results, the first and second switches, the control trigger, the first and second mark recognition blocks, the trigger block, the clock * generator, the mark coordinates determining block, the first delay element, the delay generation block, the switching block, the counter block, are introduced into the device the counting input of which is connected to the first control input of the clock generator, to the first counting input of the unit for determining the coordinates of the mark and to the first output of the synchronizer, the second output of which is connected to the second control with the input of the clock pulse generator and with the information input of the start block connected to the reset input of the control trigger, the second counting input of the counter block and the reset input of the mark coordinate determination block, the second counting input of which is connected to the clock input. the counter block, the output of the clock generator, the clock input of the delay forming unit and the first input of the delay element, the second input of which is connected to the first output of the first switch connected to the information 1 input of the delay forming unit by the second output, the first and second outputs of the second switch are connected respectively to the first and second inputs of the comparison unit, the first and second control inputs of the first switch are connected to the first and second control inputs of the second comm and with the first and second outputs L of the control trigger, the second output 'of the control trigger is also connected to the first control input of the label coordinate determination unit, the second control input of which is connected to the first information input of the control trigger and the output of the first label recognition block, the third control input is to the output of the label recognition unit and the second information input of the control trigger, the fourth and fifth control inputs, respectively, to the second and third outputs of the counter unit, output to connected to the control inputs of the first and second label recognition units, the information input of the first label recognition unit is connected to the output of the first unit for converting optical signals to electrical discrete signals and to the first information input of the first switch, the information input of the second label recognition unit is connected to the output of the second conversion unit optical signals into electrical discrete signals and with a second information input of the first switch, the first, second and third in the moves of the label coordinate determination unit are connected respectively to the first, second and third inputs of the switching unit, the fourth input of which is connected to the output of the delay forming unit, the first and second information inputs of the second switch are connected respectively to the outputs of the switching unit t of the delay element, the control input of the launch unit is triggering device input. 2. Устройство по π. 1, о т л ичающееся тем, что блок формирования задержки содержит т-1 вторых элементов задержки и m регистров сдвига, информационный вход первого из которых соединен с информационным входом блока и входом первого элемента задержки, выход i-ro элемента задержки подключен к информационному входу соответствующего регистра рдвига и входу (i+1)-ro элемента задержки, тактовые входы регистров сдвига соединены с тактовым входом блока, выходы разрядов регистров сдвига являются выходом блока.2. The device according to π. 1, wherein the delay generating unit comprises t-1 second delay elements and m shift registers, the information input of the first of which is connected to the information input of the block and the input of the first delay element, the output of the i-ro delay element is connected to the information input corresponding to the shift register and the input (i + 1) -ro of the delay element, the clock inputs of the shift registers are connected to the clock input of the block, the outputs of the bits of the shift registers are the output of the block. 3. Устройство по п. ^отличающееся тем, что блок переключения содержит третий коммутатор, первый элемент ИЛИ, первый и второй дешифраторы, 2п четвертых коммутаторов, первые и вторые входы которых 'соединены соответственно с третьим й четвертым, входами блока, третьи входы каждого из четвертых коммута торов с первого по η подключены к соответствующим выходам первого дешифратора, третьи входы остальных четвертых коммутаторов - к соответствующим выходам второго дешифратора, входы первого и второго дешифраторов подсоединены соответственно к первым и вторым выходам третьего коммутатора, первый и второй входы которого соединены соответственно с первым и вторым входом блока, выходы четвертых коммутаторов подключены к входам первого элемента ИЛИ, выход которого является выходом 6noKai3. The device according to p. ^ Characterized in that the switching unit comprises a third switch, a first OR element, first and second decoders, 2p fourth switches, the first and second inputs of which are connected respectively to the third and fourth, inputs of the block, third inputs of each of the fourth switches from the first to η are connected to the corresponding outputs of the first decoder, the third inputs of the remaining fourth switches to the corresponding outputs of the second decoder, the inputs of the first and second decoders are connected respectively to rvym and second outputs of the third switch, the first and second inputs connected respectively to the first and the second input unit, the fourth switch outputs are connected to inputs of the first OR gate, whose output is the output 6noKai 4. Устройство по п. ^отличающее ся тем, что блок определения координат метки содержит второй, третий и четвертый элемент ИЛИ, с первого по шестой элементы И, с первого по пятый SR-триггеры, сумматор, первый, второй и третий счетчикиг Т-триггер, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, первый вход которого подсоединен к знаковому разряду сумматора, первый и второй входы которого соединены соответственно с выходами второго и третьего счетчиков, входы сброса которых подключены соответственно к выходам второго и третьего элемента ИЛИ, входы разрешения счета - соответственно к выходам пятого и шестого элементов И, счетные входы - к второму счетному входу блока, второй вход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ соединен с первым управляющим входом блока, счетный вход первого счетчика подключен к первому счетному входу блока, S-входам первого и второго SRтриггеров, вход разрешения счета к выходу Т-триггера, вход сброса к входу сброса блока, R-входу Т-триггера, S-входу пятого SR-триггера, R-входам третьего и четвертого SRтриггеров, первым входам второго и третьего элементов ИЛИ, вторые входы которых соединены соответственно с выходами первого и второго элементов И, первые входы которых подключены к R—входам первого и второго SR-триггеров и пятому управляющему ;входу блока, второй вход первого элемента И подключен к второму входу третьего элемента И и инверсному входу третьего SR-триггера, S-вход которого соединен с первым входом четвертого элемента ИЛИ и вторым управляющие входом блока, второй вход второго элемента И подключен к второму входу четвертого элемента И и инверсному выходу четвертого SR-триггера, S-вход которого соединен с вторым входом четвертого элемента ИЛИ и третьим управляющим входом блока, выходы первого и второго SR-триггеров подключены соответственно к первым входам третьего и четвертого элементов И, выходы которых соединены соответственно с первыми входами пятого и шестого элементов И, вторые входы которых подключены к выходу пятого SR-триггера, R-вход которого подключен к четвертому управляющему входу блока, выход четвертого элемента ИЛИ подключен к С-входу Т-триггера, выход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, разрядные выходы сумматора и первого счетчика являются соответственно первым, вторым и третьим выходами блока.4. The device according to p. ^ Characterized in that the unit for determining the coordinates of the label contains a second, third and fourth element OR, first to sixth elements AND, first to fifth SR-flip-flops, adder, first, second and third counters r T -trigger, an EXCLUSIVE OR element, the first input of which is connected to the sign of the adder, the first and second inputs of which are connected respectively to the outputs of the second and third counters, the reset inputs of which are connected respectively to the outputs of the second and third OR elements, the count resolution inputs are correspondingly to the outputs of the fifth and sixth AND elements, the counting inputs are to the second counting input of the block, the second input of the EXCLUSIVE OR element is connected to the first control input of the block, the counting input of the first counter is connected to the first counting input of the block, S-inputs of the first and second SR triggers, input permitting the account to the output of the T-flip-flop, the reset input to the block reset input, the R-input of the T-flip-flop, the S-input of the fifth SR-flip-flop, the R-inputs of the third and fourth SR-flip-flops, the first inputs of the second and third elements OR, the second inputs of which are connected according continuously the outputs of the first and second AND gates, the first inputs of which are connected to the R-inputs of the first and second SR-flip-flops and the fifth control; the input of the block, the second input of the first AND element is connected to the second input of the third AND element and the inverse input of the third SR trigger, the S-input of which is connected to the first input of the fourth OR element and the second controlling the input of the block, the second input of the second AND element is connected to the second input of the fourth element And and the inverse output of the fourth SR-trigger, the S-input of which is connected to the second input of the fourth OR element and the third control input of the block, the outputs of the first and second SR-triggers are connected respectively to the first inputs of the third and h of the fourth AND element, the outputs of which are connected respectively to the first inputs of the fifth and sixth AND elements, the second inputs of which are connected to the output of the fifth SR-trigger, the R-input of which is connected to the fourth control input of the unit, the output of the fourth OR element is connected to the C-input T- trigger, the output of the element EXCLUSIVE OR, the bit outputs of the adder and the first counter are respectively the first, second and third outputs of the block.
SU843702962A 1984-02-24 1984-02-24 Device for checking planar structures SU1167620A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU843702962A SU1167620A1 (en) 1984-02-24 1984-02-24 Device for checking planar structures

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU843702962A SU1167620A1 (en) 1984-02-24 1984-02-24 Device for checking planar structures

Publications (1)

Publication Number Publication Date
SU1167620A1 true SU1167620A1 (en) 1985-07-15

Family

ID=21104382

Family Applications (1)

Application Number Title Priority Date Filing Date
SU843702962A SU1167620A1 (en) 1984-02-24 1984-02-24 Device for checking planar structures

Country Status (1)

Country Link
SU (1) SU1167620A1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013134609A1 (en) * 2012-03-08 2013-09-12 Kla-Tencor Corporation Reticle defect inspection with systematic defect filter

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Патент. DD № 215183, .кл. G 01 В 11/14, опублик. 1980. Патент US № 3909602, кл. G 01 N 21/32, опублик. 1975. Авторское свидетельство СССР № 813202., кл. Q 01 N 21 /27, 1978. *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013134609A1 (en) * 2012-03-08 2013-09-12 Kla-Tencor Corporation Reticle defect inspection with systematic defect filter
US8718353B2 (en) 2012-03-08 2014-05-06 Kla-Tencor Corporation Reticle defect inspection with systematic defect filter
US9224195B2 (en) 2012-03-08 2015-12-29 Kla-Tencor Corporation Reticle defect inspection with systematic defect filter

Similar Documents

Publication Publication Date Title
GB2186145A (en) Infrared thermal imaging system with improved sensitivity
SU1167620A1 (en) Device for checking planar structures
US4305092A (en) Video projection apparatus
US3586775A (en) Pseudo-random dot interlace television system
SU649172A1 (en) Device for measuring parameters of motion of contrast image
SU1084838A1 (en) Device for reading information
EP1312223B8 (en) Circuit for convergence setting in a projection television set
SU1587553A1 (en) Device for displaying informative elements of image
SU959109A1 (en) Device for reading graphic information
SU849196A1 (en) Device for taking up coordinates from crt screen
SU1425770A2 (en) Apparatus for displaying information on television receiver screen
SU1684597A1 (en) Apparatus for plaw detection of planar structures
SU1460610A1 (en) Device for flaw detection of planar structures
SU1104553A1 (en) Device for reading graphical information
SU1144128A1 (en) Device for reading coordinates from crt screen
SU1259302A1 (en) Device for reading graphic information from screen of cathode-ray tube
SU1193840A1 (en) Device for measuring length of curvilinear sections of picture
SU1383413A1 (en) Device for counting quantity of object images
SU1246129A1 (en) Device for displaying information on screen of television indicator
SU1278929A1 (en) Device for displaying graphic information
SU1621057A1 (en) Device for counting object images
SU1304055A1 (en) Device for displaying information on screen of cathode-ray tube
SU1644183A1 (en) Device for measuring picture areas
SU883936A1 (en) Device for reading-out information from interference patterns
SU799717A1 (en) Apparatus for demonstrating "m.goldman's" test