SU1150711A1 - Преобразователь частоты - Google Patents

Abstract

ПРЕОБРАЗОВАТЕЛЬ ЧАСТОТЫ, содержащий узел фиксации и хранени  уровней напр жени , включающий в себ  два запоминающих конденсатора, первые обкладки которых св заны через первую пару ключевых элементов с первым входным выводом, и блок управлени , св занный выходами с управл ющими входами указанных ключевых элементов, отличающийс   тем, что, с целые расширени  области применени  за счет расширени  мощностного диапазона и диапазона изменени  характера нагрузки, он снабжен второй парой ключевых элементов, св зывающих вторые об кладки запоминающих конденсаторов с вторым входньм выводом, мостовым инвертором, одна пмна питани  которого подключена через два дополнительно введенных разр дных ключа переменного тока к первой и второй обкладкам соответственно первого и второго запоминающих конденсаторов, а друга  - к объединенньм между собой первой и второй обкладкам соответственно второго и первого запоминающих конденсаторов, первый и второй ключевые элементы соответственно первой и,второй пары выполнены в виде встречно-параллельно соединенных возвратного и зар д (Л ного полностью управл емых вентильс ных элементов, второй и первый клю . чевые элементы соответственно второй и первой пары - и виде встречнопараллельно соединенных возвратного полностью управл емого и зар дного неуправл емого вентильных У1 элементов, а блок управлени  содеро жит два формировател  пр моугольного напр жени  (ФПН), два фазосдвигающих узла (ФСУ), задающий генератор (ЗГ), два компаратора, три двухвходовых логических элемента И, четыре трехвходовых логических элемента И и три логических элемента НЕ, причем первые входы первых двух двухвходовых и двух трехвходовых логических элементов И подключены к выходам первого ФПН, вход которого св зан с входом преобразовател , вторые входы этих же двухвходовых логических элементов подключены к выходу этого же ФПН че

Description

рез первый ФСУ, первый и второй входы третьего двухвходового логического элемента И св заны с выходами второго ФПН соответственно через второй ФСУ и непосредственно, выход этого логического элемента И подключен к первым входам третьего и четвертого логических элементов И непосредственно, а к вторым входам первых двух трехвходовых логических элементов И через первый логический элемент НЕ, выходы первого и второго компараторов подключены к третьим входам соответственно перво11

1

го и второго трехвходовых логически элементов И непосредственно и через второй и третий логические элементы НЕ к вторым входам третьего и четвертого трехвходовых логических элементов И, третьи входы которых подключены к выходам соответственно первого и второго двухвходовых логических элементов И, выход ЗГ подключен к входу второго ФПН и к первым входам двух компараторов , вторые входы которых св заны с обкладками соответственно первого и второго запоминающих конденсаторо

Изобретение относитс  к преобразовательной технике, в частности к бестрансформаторным преобразовател м переменного напр жени  одной частоты в переменное напр жение дру- гой частоты.

Известен преобразователь содержащий источники питани , параллельно которым включены емкости, переключатель отводов, мостовой инвертор и схему управлени ; в качестве источников питани  служат аккумул торные батареи, выпр митель, подключенный к сети переменного тока и т.д. ,3а счет переключател  отводов на его выходе формируетс  однопол рное ступенчатое напр жение, которое затем мостовым инвертором преобразуетс  в переменное с улучшенньм гармоническим составом DJ.

Недостатком данного преобразовател   вл етс  узка  область применени , обусловленна  тем, что количесво ступеней выходного напр жени  в практике ограничиваетс  трем п тью . Увеличение количества ступеней выходног,о напр жени  приводит к усложнению первичного источника питани , увеличению количества ключевых элементов и стоимости вторичных источников питани . Кроме того, при выполнении источников питани  различных уровней Напр жени  по схеме: трансформатор-выпр митель сглаживающий фильтр, нельз  получат вы сокое качество электрической энер гии в динамических режимах (при

сбросе или набросе нагрузки). Обусловлено это в основном инерционными свойствами сглаживающего фильтра.

Известен также преобразователь частоты, содержащий генератор импульсов управлени , ключевой элемент и запоминающее устройство. Указанньй преобразователь частоты подключен к источнику синусоидального напр жени . При этом генератор импульсов управлени  формирует однопол рные узкие импульсы, частота которых отличаетс  от частоты синусоидального напр жени  на величину выходной частоты рассматриваемого устройства. Цепи управлени  ключевого элемента соединены с генератором импульсов управлени , что обеспечивает кратковременное подключение запоминающего устройства, выполн емого обычно на конденсаторе , к источнику синусоидального напр жени  (сети переменного тока). На входе запоминающего устройства формируетс  ступенчатое напр жение, частота которого равна разности частот источника синусоидального напр жени  и генератора импульсов управлени  2 .

Недостатком указанного решени   вл етс  узка  область применени : такие устройства могут успешно примен тьс  только в схемах управлени  силовых устройств тфеобразовательной техники.

1

Известен преобразователь частоты содержащий блок предвар| тельной фиксации напр жени , включакиций последовательно соединенные ключевой элемент, запоминающую емкость и эмитторный повторитель, блок выборк и хранени  напр жени , состо щий из зар дных ключевых элементов, запоминающих емкостей и эмитторных повторителей, соединенных по балансной схеме, и блок управлени . На вход блока управлени  поступает переменное напр жение, сдвинутое в общем случае относительного входного синусоидального напр жени  на регулируемый угол oi . На выходе блока управлени  формируютс  узкие импульсы управлени  в момент перехода входного напр жени  через нуль и поочередно поступают на включение зар дных ключевых элементов и включение ключевого элемента блока предварительной фиксации напр жени . На блок предварительной фиксации напр жени  поступает сумма синусоидального напр жени  и посто нного напр жени  смещени ,т.е однопол рное пульсирующее напр жение . Выходное напр жение, частота которого равна разности частот входного и спорного напр жений, снимаетс  с эмитторных повторителей, соединенных по балансной схеме, и поступает на выходной преобразователь , на вь1ходе которого может формироватьс  ступенчатое напр жение f3) .

Недостатком такого преобразовател  также  вл етс  узка  область применени , так как он используетс  в блоках управлени  устройств преобразовательной техники и не может работать на мощные нагрузки с мен ющимс  коэффициентом мощности.

Наиболее близким по технической сущности к предлагаемому  вл етс  цреобразователь частоты, содержащий два параллельных канала выборки и хранени  входного напр жени ,включающих два усилител , зар дный ключевой элемент, выходной дифференциальн усилитель и формирователь импульсов выборки. Элементами аналоговой пам ти  вл ютс  усилители с конденсаторами в цени обратной св зи, вход щие в выборки и хранени  входного напр жени . Формирователь импульсов выборки

07114

обеспечивает поочередную подачу ,на цепи управлени  зар дных ключевых элементов узких импульсов, под дей- . ствием которых они включаютс , и 5 конденсаторы в цеп х обратной св зи усилителей зар жаютс  пропорционально мгновенному значению входного напр жени  и хран т зар д до следующего момента выборки. На

O входы выходного дифференциального усилител  поступают напр жени  от двух усилителей каналов выборки и хранени  напр жени , а на выходе формируетс  переменное нагтр же5 ние ступенчатой формы 4 .

Однако известные устройства также имеют узкую область применени  : они могут успешно, примен тьс  только в схемах управлени , так как

0 подключать к выходу нагрузку активно-индуктивного или активно-гемкостного характера принципиально невозможно.

Цель изобретени  - расширение

5 области применени  преобразовател  путем обеспечени  работы его на мощную нагрузку с любым коэффициентом мощности. I

Поставленна  цель достигаетс 

0 тем, что преобразователь частоты, содержавщй узел фиксации и хранени  уровней напр жени , включающий в себ  два запоминающих конденсатора, первые обкладки которых св заны

5 через первую пару ключевых элементов с первьм входным выводом, и блок управлени , св заннь выходами с управл юпщми входами указанных ключевых элементов, снабжен второй парой ключевых элементов, св зывающих вторые обкладки запоминакщих конденсаторов с вторым входным выводом, MOCTOBWf инвертором, одна шина питани  которого подключена через два

5 дополнительно введенных разр дных ключа переменного тока к первой и второй обкладкам соответственно первого и второго запоминакиф х конденсаторов, а друга  - к объеди0 ненньм между собой первой и второй обкладкам соответственно второго и первого запоминающих конденсаторов, причем первый и второй ключевые элементы соответственна первой и

5 второй пары выполпетл в виде встречно-параллельно соединенных возвратного и зар дного полностью управл емых вентильных элементов, второй и

первой ключевые элементы соответственно второй и первой пары - в виде встречно-параллельно соединенных возв1 атного полностью управл емого и зар дного неуправл емого вентильных элементов, а блок управлени  содержит два формировател  пр моугольного напр жени  (ФПН), два фазосдвигающих узла (ФСУ), задающий генератор (ЗГ), два компаратора , три двухвходовых логических элемента И, четыре трёхвходовых логических элемента И и три логических элемента НЕ, причем первые входы первых двух двухвходовых и двух трёхвходовых логических элементов И подключены к выходам первого ФПН, вход которого св зан с входом преобразовател , вторые входы этих же двухвходовых логических элементов подключены к выходу этого же ФПН через первый ФСУ, первый и второй входы третьего двухвходового логического элемента И св заны с выходами второго ФПН соответственно через второй ФСУ и непосредственно , выход этого логического элемента И подключен к первым входам третьего и четвертого логических элементов И непосредственно, а к вторым входам первых двух трёхвходовых логических элементов И через первый логический элемент НЕ, выходы первого и второго компараторов подключены к третьим входам соответственно первого и второго трёхвходовых логических элементов И непосредственно и через второй и третий логические элементы НЕ к вторым входам третьего и четвертого трёхвходовых логических элементов И третьи входы которых подключены к выходам соответственно первого и второго двухвходовых логических элементов И, выход ЗГ подключен к входу второго ФШН и к первым входам двух компараторов, в-седые входы которых св заны с обкладками соответственно первого и второго запоминающих конденсаторов.

На фиг.1 представлена схема щ)еобразовател  частоты на фиг.2 блок управлени  в развернутом ввде на фиг.З - диа. напр жений на отдельных элементах схемы.

Преобразователь частоты (фиг.1) содержит узел фиксации и хранени  уровней напр жени , включак ций в

себ  два запоминающих конденсатора 1 и 2, первые (верхние) обкладки которых св заны через первую пару 3 и 4 ключевых элементов с первым входным выводом 5, блок управлени  6, св занный выходами с управл ющими входами указанных ключевых элементов, вторую пару 7 и 8 ключевых элементов, св зьшаюпщх вторые (нижние) обкладки запоминающих конденсаторов 1 и 2 с вторым входным вьшодом 9, мостовой инвертор на управл емых вентильных элементах 10-13, одна шина 14 питани  которого подключена через два разр дных ключа переменного тока 15 и 16 к первой (верхней) и второй (нижней) обкладкам соответственно первого 1 и второго 2 запоминающих конденсаторов, а друга  17 - к объединенным мелду собой первой (верхней) и второй (нижней) обкладкам соответственно второго 2 и первого 1 запокшнающнх конденсатог ров, причем первый 3 и второй 8 ключевые элементы соответственно первой (3 и 4) и второй (7 и 8) пары вьшолнены в виде встречно-парал лельно соединенных возвратного 18 и 19 и зар дного 20 и 21 полностью управл емых вентильных элементов, второй 4 и первый 7 ключевые элементы соответственно второй (7 и 8) и первой (3 и 4) пары - в виде встречно-параллельно соединенных возвратного 22 и 23 полностью управл емого и зар дного 24 и 25 неуправл емого вентильных элементов. К выходным вьгоодам 26 и 27 подключена нагрузка 28.

Блок управлени  (фиг.2) содержит последовательно соединенные первь) формирова:тель пр моугольного напр жени  (ФПН) 29, св занней с входными вьтодами 5 и 9, и первый фазосдвигаАщий узел (ФСУ) 30, два двухвходовых логических элемента И 31 и 32 подключенных соответственно к различным выходам ФПН 29 и ФСУ 30, последовательно соединенные второй ФПН 33 св эанньй с генератором задающего напр жени  (ЗГ) 34,второй ФСУ 35 и третий логический элемент И 36, св занный дополнительно с вторым ФПН 33 первый логический элемент НЕ 37, подключенный к выходу логического элемента И 36, амплитудные компараторы 38 и 39, св занные с различными запоминаюпщми конденсаторами 1и2иЗГ34, два трехвходовых логических элемента И 40 и А1, соединенных с логическим элементом НЕ 37, с соответствующими амплитудными компараторами 38 и 39 и с различными выходами первого ФПН 29, два трехвходовых логических элемента И 42 и 43, св занных с логическим элементом И 36, с соответствующими логическими элементами И 30 и 31 и логическими элементами НЕ 44 и 45.подключенными к соответствующим амплитудным компаратором 38 и 39.

На фиг.З представлено напр жение 46 на входных вьшодах, задающее напр жение 47 - на выходе ЗГ 34, напр жение 48 - на выходе первого ФПН 29, напр жени  49 и 50 - на выходах логических элементов И 31 и 32, напр жение 51 - на выходе второго ФПН 33, напр жение 52 - на выходе логического элемента И 36, , напр жение 53 - на выходных выводах 26 и 27 преобразовател .

Преобразователь частоты работает следующим образом.

При подаче напр жени  сети на выходе первого ФПН 29 получаетс  пр моугольное напр жение, фаза которого совпадает с фазой напр жени  входной сети (46 и 48 на фиг.З). Полученные напр жени  поступают в противофазе на цепи управлени  разр дных ключей переменного тока 15 и 16 (с двухсторонней проводимостью), чем достигаетс  поочередное подключение запоминающих конденсаторов 1 и 2 к входу мостового инвертора на транзисторах 10-13. На выходе второго ФПН 33, на вход которого поступает задающее напр жение 47, формируетс  пр моугольное напр жение 51 выходной (задающей) частоты. Полученные нагф жени  51 поступают в противофазе на цепи управлени  ключевых элементов 10-13 мостового инвертора. На входы амплитудных компараторов 38 и 39 поступает задающее напр жение 47 и напр жени  и., и сг. Пропорциональные соответственно напр жени м на запоминающих конденсаторах 1 и 2. Если напр жение 47 больше напр жени  U, поступающего, например, от конденсатора 1, то на выходе амплитудного компаратора 38 формируете

1 и разрешающее напр жение поступает на логический элемент И 40 дл  включени  зар дного ключевого элемента (транзистора) 20, который 5 обеспечивает зар д конденсатора 1 до напр жени , соответствующего текущему значению амплитуды задающего напр жени  47.

Однако дл  выключени  транзистора 20 на вход логического элемента И 40 необходимо подать 1 от первого ФПН 39 и от логического элемента НЕ 37. Сигналы от первого ФПН 29 обеспечивают подачу импуль5 сов управлени  только тогда, когда выключен ключевой элемент 15 (1 на логическую схему И поступает, когда на ключевой элемент 15 поступает О, т.е. запирающее напр жение в интервале времени (tg-t,...) Сигнал с логической схемы НЕ 37 поступает в интервалах времени 0-Т„/4, Т„/2-ЗТн/4, Т„:(Т„+Т„/4) где Tjj - период выходного напр жени  и напр жени  ЗГ. Выделение таких интервалов достигаетс  за счет ФСУ 35 и логического элемента И 36. ФСУ 35 формирует на выходе пр моугольное напр жение, сдвинутое

0 относительно напр жени  51 формировател  33 на 90 эл. град. Таким образом транзистор 20 включаетс  (в интервале времени ) если формируетс  поднимающа с  часть выходного напр жени  (tg-t ) и задающее напр жение 47 больше напр жени  U((. до которого зар жен конденсатор Г, т.е. ко времени t конденсатор будет зар жен приблизительо но до напр жени , соответствующего времени t задающего напр жени  i. С момента времени от t j до t j .на вход логического элемента И 40 поступает О от ФПН 29 и подаетс  напр жение на включение ключевого элемента 15 и выключение ключевого элемента 16. В интервале времени подготавливаетс  (подзар жаетс ) аналогичньо4 образом конденсатор 2,

O а нагрузка 28 получает энергию от конденсатора 1. При этом на поднимающейс  части заданщей синусоиды 47 импульсы управлени  на транзисторы 18, 19, 23 и 22 не поступают,

5 а реактивна  мощность нагрузки (активно-индуктивна  нагрузка) сбрасываетс  поочередно через обрат ные диоды мостового инвертора и череэ обратные диоды мостового инвер тора и через два разр дных ключа переменного тока 25 и 16 в конденсаторы 1. и 2. При этом включение ключевых элементов 16 и 15 осуществл етс  соответственно в моменты to - 6 i времени Но так как ti, , 5 - напр жени  запоминающих конденсаторов в эти моменты времени больше напр жени  сети (больше нул ), то диоды, включенные последовательно с возвратньвда управл емыми вентильными элементами 21 и 20, заперты и запомйнаюпще конденсаторы начнут зар жатьс  только с момента времени когда мгновеиное значение напр жени  сети сравн етс  с напр жением запоминаюа(их конденсаторов 2 и 1, Такое управление позвол ет огранич ть зар дньй ток запоминающих конденсаторов , величина которого определ етс  разностью напр жений между первичньв источником и конденсатором . В интервалах времени Тн/4-Ти/2 3T,J4 -Т, (Tjjj-Trt/4)-(T - -TH/2)./. выходное напр жение преобразовател  долж о уменьшатьс  во- времени по амплигуде и поэтому энерги , запасенна  в конденсаторах, сбрасьшаетс  в первичШ)1й источник питани  (входную сеть). Достигаетс  это за счет возвратных управл емых вентильных элементов (транзисторов) 18, 23, 19 и 22, управл емых от логических элементов И 42 и их входы поступают напр жени  52 от логического элемента И 36, напр жени  49 и 50 от двух логических элементов И 31 и 32 и от логичесгшх элементов НЕ 44 и 45, подключенных к аш1литудным компараторам 38 и 39. На входы логических элементов И 31 и 32 поступают пр моугольные напр жени  48 с выхода ФПН 29 и накр жение, сдвинутое на 90 эл.град фазосдвигающей схемой 30 относительно напр жени  48. На вьтходах логичесгсих элементов НЕ 44 и 45 бу дут формироватьс  1., когда задаю щее напр жение 47 меньше напр жеи U, на соответствующих НИИ и и Uj2 Таким образом конденсаторах 1 и 2. на {{испадающеЗ части выходного (задающего) напр жени  включение транзисторов 18, 23, 19   22 проис ходит в момент максимума входного напр жени  С;ети. В первоначальный момент времени диоды, включенные последовательно с возвратными транзисторами 18, 23, 19 и 22, выключены , но по мере снижени  амплитуды напр жени  сети диоды вкл-ючаютс  и энерги , запасенна  в конденсаторах .поочередно начинает сбрасьюатьс  в первичную сеть. После достижени  напр жений U, и Uc2 на запоминающих конденсаторах величины, соответствующей задающему напр жению 47 на выходе логических элементов НЕ 44 и 45, по вл етс  О, токопровод щие транзисторы 18, 23 и 19, 22 вьшлючаютс  и прекращаетс  разр д емкости 1 или 2 в первичную сеть. Подготовленный таким образом запоминающий конденсатор в последующий интервал времени подключаетс  к нагрузке 28. Включение транзисторов 18, 23, 19, 22 в момент максимума входного напр жени  позвол ет ограничить ток разр да конденсатора через первичную сеть. В качестве задающего напр жени  47 может примен тьс  напр жение любой формы (трапеци , пр моугольник). I Величина емкости конденсаторов расчитьшаетс  из услови  изменени  напр жени  на них при максимально возможной нагрузке. Поэтому при набросе нагрузки в рассматриваемом преобразователе будет наблюдатьс  меньша  зависимость мгновенного напр жени  (провал выходного напр жени ) по сравнению с традиционными преобразовател ми, работающими с отрицательными обратными св з ми . Если при сбросе нагрузки в традиционных преобразовател х наблюдаетс  увеличение мгновенного значени  напр жени , то в предлагаемом преобразователе этого не будет, так как сброс нагрузки с конденсатора не приводит к увеличению напр жени  на нем. Кроме того, построение преобразователей исключает проблему устойчивости замкнутых систем. Таким образом, предлагаемьй преобразователь частоты в отличие от прототипа имеет более широкую область применени  за счет работы на мощную нагрузку с любым коэффициентом мощности, что позволит примен ть его дл  питани  мощных нагрузок. П Предлагаемый преобразователь частоты характеризуетс  кроме того , высоким качеством электрическо энергии в статическиз{ и динамических режимах и дл  него применима интегральна  технологи  изготовлесет

и

/

Л.../5

ami

от 2

20.21 №.19.22.2Ъ

Фиг.1 - /о1 ь -Kh 150711 ни  за счет отсутстви  в схеме моточник изделий (согласующих трансформаторов и дросселей ) , что позволит сократить массу 5 и габариты систем электропитани .

2021

OfTff OfTjZ

Фиг. г

iS H2it5ifff

in3Qi7i10il}i№ite

Ч 50

tiiiJLO jui JLfl пн ив  вид йвшашввйша н

рдодйлпнеавааниви ападаад войпйвдвивпп J.

5t

и Msts m т H7

5

iIv

Claims (1)

1. ПРЕОБРАЗОВАТЕЛЬ ЧАСТОТЫ, содержащий узел фиксации и хранения уровней напряжения, включающий в себя два запоминающих конденсатора, первые обкладки которых связаны через первую пару ключевых элементов с первым входным выводом, и блок управления, связанный выходами с управляющими входами указанных ключевых элементов, отличающий- с я тем, что, с целыо расширения области применения за счет расширения мощностного диапазона и диапазона изменения характера нагрузки, он снабжен второй парой ключевых элементов, связывающих вторые обкладки запоминающих конденсаторов с вторым входным выводом, мостовым инвертором, одна шина питания которого подключена через два дополнительно введенных разрядных ключа переменного тока к первой и второй обкладкам соответственно первого и второго запоминающих конденсаторов, а другая - к объединенным между собой первой и второй обкладкам соответственно второго и первого запоминающих конденсаторов,причем первый и второй ключевые элементы соответственно первой и,второй пары выполнены в виде встречно-параллельно соединенных возвратного и зарядного полностью управляемых вентильных элементов, второй и первый клю. чевые элементы соответственно второй и первой пары - В виде встречнопараллельно соединенных возвратного полностью управляемого и зарядного неуправляемого вентильных элементов, а блок управления содержит два формирователя прямоугольного напряжения (ФПН), два фазосдвигающих узла (ФСУ), задающий генератор (ЗГ), два компаратора, три двухвходовых логических элемента И, четыре трехвходовых логических элемента И и три логических элемента НЕ, причем первые входы первых двух двухвходовых и двух трехвходовых логических элементов И подключены к выходам первого ФПН, вход которого связан с входом преобразователя, вторые входы этих же двухвходовых логических элементов подключены к выходу этого же ФПН че ГГШИ ' 7TS рез первый ФСУ, первый и второй входы третьего двухвходового логического элемента И связаны с выходами второго ФПН соответственно через второй ФСУ и непосредственно, выход этого логического элемента И подключен к первым входам третьего и четвертого логических элементов И непосредственно, а к вторым входам первых двух трехвходовых логических элементов И через первый логический элемент НЕ, выходы первого и второго компараторов подключены к третьим входам соответственно перво го и второго трехвходовых логически: элементов И непосредственно и через второй и третий логические элементы НЕ к вторым входам третьего и четвертого трехвходовых логических элементов И, третьи входы которых подключены к выходам соответственно первого и второго двухвходовых логических элементов И, выход ЗГ подключен к входу второго ФПН и к первым входам двух компараторов, вторые входы которых связаны с обкладками соответственно первого и второго запоминающих конденсаторов.