SU1128203A1 - Устройство дл испытани силовых транзисторов - Google Patents
Устройство дл испытани силовых транзисторов Download PDFInfo
- Publication number
- SU1128203A1 SU1128203A1 SU823504867A SU3504867A SU1128203A1 SU 1128203 A1 SU1128203 A1 SU 1128203A1 SU 823504867 A SU823504867 A SU 823504867A SU 3504867 A SU3504867 A SU 3504867A SU 1128203 A1 SU1128203 A1 SU 1128203A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- transistor
- diode
- power source
- terminal
- power
- Prior art date
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
1.УЬТРОЙСТВО ДОЯ ИСПЫТАНИЯ СИЛОВЫХ ТРАНЗИСТОРОВ, содержащее источник питани и схемную чейку, выполненную в виде накопительного реактора, диода и клемм дл подключени транзистора, в которой перва клемма дл подключени транзистора соединена с первым выводом накопительного реактора и катодом диода, анод которого соединен с отрицатель о/е 4f J3 17 /tC.-;,. 111 ным полюсом источника питайи , а втора клемма дл .подключени транзистора соединена с положительным i полюсом источника питани , о т л. ичающеес тем, что, с целью снижени потребл емой мощности, оно снабжено N чейками, из которьпс (N-fc) идентичны первой, а в нейках перва клемма дл подключени транзистора соединена с анодом дирда , катод которого соединен с положительным полюсом источника питани , втора клемма дЯ подключени транзистора соединена с отрицательным полюсом источника питани , источник питани снабжен дополнительным выводом от средней точки, с которым (Л соединены вторые выводы накопительные реакторов N чеек, при этом N равно числу испытываемых транзисторов, а К 1.
Description
2. Устройство по п. 1, отличающеес тем, что, с целью повьшени точности задани режима испытаний, последовательно с диодом чейки включены соединенные параллельно дополнительные диод и накопительный реактор, причем дополни1128203
тельный диод подключен по отношению к полюсам источника питани идентично диоду - чейки.
3. Устройство по пп. 1 и 2, отличающеес тем, что . при испытании транзисторов одинаковым током К N /2 .
Изобретение относитс к силовой электронике и может быть использовано дл нагрузочных испытаний сИ ловых транзисторов в режиме насы-, щени - одном из основных режимов и , работы. ,.
Известно устройство дл нагрузочных испытаний силовых транзисторов в режиме насыщени , содержащее два источника испытательного Тока, один источник испытательного напр жени и одинаковые схемные чейки, соединенные между.собой последовательно образующие четьфе контура из диодов и испытьюаемых транзисторор l .
К недостаткам такого .устройства можно отнести то, что одновременно должны испытыватьс не менее 12-16 транзисторов, транзисторы и диоды, вход щие в каждый контур, должны по биратьс по йр мому падению напр жени , на всех транзисторах может быть задан один: режим испытаний.
Наиболее близким техническим решением к изобретению вл етс устройство, содержащее источник питани посто нным напр жением, нагрузочное -сопротивление и схемную чейку.из соединенных в общей точке накопительного реактора, диода и испытываемого транзистора, перва клемма дл подключени транзистора соединена с первым выводом накопительного реактора и катодом диода, анод которого соединен с отрицатель ньтм полюсом источника питани z .
Такое устройство имеет чрезмерньй расход электроэнергии и значительную массу и габариты, так как источник питани и нагрузочное сопротивление должны соответствовать суммарной мощности испытываемых тразистаров .
Цель изобретени - уменьшение потребл емой мощности. .
Поставленна цель достигаетс тем, что устройство дл испытани силовых транзисторов, содержащее источник питани и схемную чейку, выполненную в виде накопительного реактора, диода и клемм дл подключени транзистора , в которой перва клемма дл подключени транзистора соединена с первым накопительного реактора и катодом диода, анод которого соединен с отрицательным полюсом источника питани , а втора клемма дл подключени транзистора соединена с положительным полюсом ис-точиика питани ..снабжено N чейками, из которых (N-K) идентичны первой, а в К чейках перва клемма дл подключени транзистора соединена с анодом диода, катод которого соединен с положитель Hbgi полюсом источника питани , втора клемма дл подключени транзистора соединена с отрицательным полюсом источника питани , источник питани снабжен дополнительным выводом от средней точки с которьм соединены вторые выводы накопительных реакторов N чеек, при этом N равно числу испытываемых транзисторов, а К 1.
Кроме Toroi с целью повьппенй точности задани режима испытаний, поседовательно с диодом чейки включены соединенные параллельно дополнительные диод и накопительный реактор , причем дополнительньй диод подключен по отношению к полюсам источника питани идентично диоду чейки.
Кроме того, при испытании транзисторов одинаковым током К N/2.
На фиг. t показана принципиальна схема устройства; на фиг. 2 - принципиальна схема устройства: с дополнительными диодами и реакторами; на фиг. 3 - эпюры токов и напр жений на испытываемых транзисторах, эшоры токов накопительных реакторов и эпюры тока, потребл емого от источника питани .
Устройство дл испытани силовых транзисторов (фиг. 1) содержит источник 1 питани и четыре чейки, кажда чейка содержит накопительный реактор 2-5, диод 6-9 и клеммы дл подключени транзистора, в двух чей-t5 ках перва клемма 10, 11 дл подключени транзистора соединена с первым выводом накопительного реактора и катодом диода, анод которого соединен с отрицательным полюсом источника 1 20 питани ,, а втора клемма 12, 13 дл подключени транзистора,,- с положительным полюсом источника 1 питани В двух других чейках перва клемма дл подключени транзистора -14, 15 соединена с анодом диода, катод которогосоединен с Положительным полюсом источника 1 питани , а втора клемма 16, 17 дл подключени . транзистора - с отрицательным полюсом источника 1 питани , источник 1 питани снабжен дополнительньм выводом 18 от средней точки, с кото рым соединены вторые выводы накопительных реакторов чеек. На фиг. 2, кроме того, последова тельно с диодами 6-9 включены соеди ненные попарно параллельно дополнительные диоды 19-22 и реакторы 23-26. Работа устройства приведена на примере первой чейки. В момент i отпираетс транзистор и через него накопительньй реактор ,2 начинает постепенно нарастать испытателънь1й. ток tj (фиг. За). В момент 12 транзистор запираетс ток Ц обрьгааетс , а накопительного реактора 2 (ток сброса) на нает убывать, протекай в том же нап равлении по цепи: диод 6 - накопите ный реактор 2 и вьшод 18. При эхом на интервале i2 через диод 6 к транзистору прикладываетс испыта тельное н апр жение 0) источника 1 питани (фиг., 3 б). В момент tj , когда убывающий ток о становитс равным нулю, снова отп
раетс транзистор, ток начинает нарастать и цикл работы повтор етс с периодом Т t:j-ti.
В описанном режиме ток транзистора 1/ в момент отпирани равен нулю, а следовательно, и потери при включении можно прин ть равными нулю.
Если требуетс испытывать транзисторы с учетом как коммутационных потерь привыключении, так и потерь при включении, то транзистор отпирают в моменты ,iv Ц и т.д. (фиг. 3 в), когда убывающий ток 1 -накопительного реактора 2 не достиг нулевого значени . В последнем режиме при отпирании транзистор может испытывать значительное дополнительное воздействие за счет обратного тока диода 6, например при испытании, мощных высоковольт ных транзисторов, когда в качестве диода 6 не может быть использован диод Шоттки или быстродействующий диод, имеющие относительно небольшой выброс обратного тока. Дл ограничени такого воздействи .последовательно в цепь диода 6 включены соединенные попарно параллельно дополнительые диод 9 и реактор 23 (фиг. 2). На интервале t, - t 2 устройство работает так, как описано. В момент ia транзистор запираетс и ток сброса начинает протекать по соединенным последовательно диодам 6 и 19, а в реакторе 23 по вл етс постепенно нарастающий ток i , который, достига величины Q , приводит к выключению диода 19. Запирающа способность диода 19 восстанавливаетс и в Момент ia , когда транзистор вновь включаетс , обратный ток диода 6 протекает через реактор 23 и ограничен. Устройство позвол ет проводить не пытани при как больших, так и мёньших напр жени х источника питани . Первое обеспечиваемс , если обмотка реактора 2 имеет отпайку, к которой подключен диод 6, второе - если к отпайке обмоткй подключен силовой электрод испытываемого транзистора Остальные чейки работают так:-же, как и перва чейка. Переключение чеек производитс поочередно с интервалом времени T/N. При этом токи сброса накопительных реакторов 2 и А ( i, и i,, ) первой группы чеек (фиг. 3 д) в значительной Mejpe комПенс руют потребл емые транзисторами других чеек испытательные токи. Ток
/ источника 1 питани равен разности мгновенных значений токов сброса и испытательных токов. Источник 1 питани может быть выполнен в виде выпр мител с емкостным фильтром, емкость которого пропускает переменную составл ющую тока (, .Мощность, потребл ема от источника 1 питани , мала по сравнению с мощностью испытываемых транзистч ров и в основном определ етс мощностью активных потерь в полупроводниковых и реактивных элементах устройства. Это определ ет малый расход электроэнергии и малые массу и габариты. Это особенно важно при одновременном испытании на , надежность большого числа приборов.
В устройстве одновременно может использоватьс любое число транзисторов . Дл каждого транзистора режим испытаний может быть задан.независимо от режимов испытаний других транзисторов.
.6
.
ho
V
б
(б
Claims (3)
1. УСТРОЙСТВО ДЛЯ ИСПЫТАНИЯ СИЛОВЫХ ТРАНЗИСТОРОВ, содержащее источник питания и схемную ячейку, выполненную в виде накопительного реактора, диода и клемм для подключения транзистора, в которой первая клемма для подключения транзистора соединена с первым выводом накопительного реактора и катодом диода, анод которого соединен с отрицательным полюсом источника питания, а вторая клемма для.подключения транзистора соединена с положительным ι полюсом источника питания, о тл.ичающееся тем, что, с целью снижения потребляемой мощности, оно снабжено N ячейками, из которых (N-Ю идентичны первой, а в К ячейках первая клемма для подключения транзистора соединена с анодом диода, катод которого соединен с положительным полюсом источника питания, вторая клемма для подключения транзистора соединена с отрицательным полюсом источника питания, источник · питания снабжен дополнительным выводом от средней точки, с которым соединены вторые выводы накопительных реакторов М ячеек, при этом N равно числу испытываемых транзисторов, а К > 1.
SLL<._11282Qa
2, Устройство поп. .1, отличающееся тем, что, с целью повышения точности задания режима испытаний, последовательно с диодом ячейки включены соединенные параллельно дополнительные диод и накопительный реактор, причем дополни тельный диод подключен по отношению к полюсам источника питания идентично диоду ячейки,
3. Устройство по пп. 1 и 2, отличающееся тем, что при испытании транзисторов одинаковым током К = N /2 .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU823504867A SU1128203A1 (ru) | 1982-10-25 | 1982-10-25 | Устройство дл испытани силовых транзисторов |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU823504867A SU1128203A1 (ru) | 1982-10-25 | 1982-10-25 | Устройство дл испытани силовых транзисторов |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1128203A1 true SU1128203A1 (ru) | 1984-12-07 |
Family
ID=21033519
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU823504867A SU1128203A1 (ru) | 1982-10-25 | 1982-10-25 | Устройство дл испытани силовых транзисторов |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1128203A1 (ru) |
-
1982
- 1982-10-25 SU SU823504867A patent/SU1128203A1/ru active
Non-Patent Citations (1)
Title |
---|
1. Авторское свидетельство СССР № 338217, кл. G 01 R 31/26, 1982. 2. Elektronique et applications industrilles, 1:979, 267, p. 23-25. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3846695A (en) | Series-parallel dual switching regulator for use with a variety of line voltages | |
US4710862A (en) | Inverter | |
SU1003777A3 (ru) | Преобразователь переменного напр жени в посто нное | |
SU1128203A1 (ru) | Устройство дл испытани силовых транзисторов | |
US4855887A (en) | Current and frequency converter having means to reduce switching losses | |
DE10045093A1 (de) | Schaltungsanordnung zur Energieversorgung für eine Ansteuerschaltung eines Leistungshalbleiterschalters und Verfahren zur Bereitstellung der Ansteuerenergie für einen Leistungshalbleiterschalter | |
SU1065997A2 (ru) | Преобразователь посто нного напр жени | |
US3967183A (en) | Self-commutating inverter with controlled main valves in a center-tap circuit | |
JP3321203B2 (ja) | 絶縁型スイッチング回路、シールド機能を持つ絶縁型スイッチング回路および絶縁型スイッチング回路 | |
SU1482774A1 (ru) | Источник импульсного тока | |
SU995235A1 (ru) | Трехфазный инвертор | |
RU1796373C (ru) | Регул тор сварочного тока | |
SU762110A1 (ru) | Устройство для выключения тиристоров автономного инвертора 1 | |
SU1252885A1 (ru) | Преобразователь напр жени | |
SU1083310A1 (ru) | Преобразователь посто нного напр жени в посто нное | |
SU913534A1 (ru) | Самовозбуждающийся транзисторный инвертор 1 | |
JP2000184710A (ja) | トランス絶縁型dc−dcコンバータ | |
SU1130994A1 (ru) | Автономный инвертор напр жени | |
RU2320070C1 (ru) | Тиристорно-конденсаторный преобразователь | |
SU756579A1 (ru) | Преобразователь постоянного напряжения в переменное1 2 | |
SU1742969A1 (ru) | Автономный резонансный инвертор | |
SU907724A1 (ru) | Коммутатор уровней высокого напр жени | |
SU1307516A1 (ru) | Преобразователь переменного напр жени в однопол рное импульсное | |
SU1181079A2 (ru) | Преобразователь посто нного напр жени в посто нное | |
SU1058053A1 (ru) | Устройство дл выключени тиристоров |