SU1120366A1 - Резистивный узел сеточной модели - Google Patents

Abstract

1. РЕЗИСТИВНЫЙ УЗЕЛ СЕТОЧНОЙ МОДЕЛИ, содержащий блок управлени , блок проводимости, первый и второй выходы которого  вл ютс  соответственно первым и вторым выводами устройства и подключены соответственно к первому и второму входам блока линеаризации , выход которого соединен с первым информационным входом блока управлени , первый, второй и третий управл ющие входы которого подключены соответственно к первому, второьгу и третьему выходам программного блока, первый выход блока формировани  относительной длительности импульса сое динен с вторым информационным входом блока управлени , первый, второй и третий выходы которого подключены соответственно к первому, второму и третьему входам блока проводимости, первый выход которого соединен с первым выводом сглаживающего конденсатора , второй вывод которого подключен к шине нулевого потенциала, отличающийс  тем, что, с целью повышени  точности, в него введен блок формировани  временного интерва- ла, состо щий из полевого транзистора , трех эталонных резисторов, источника посто нного напр жени , дифференциального усилител , генератора пилообразного напр жени  и компара-. тора, выход которого подключен к входу блока фop шpoвaни  относительной длительности импульсов, второй выход которого соединен с входом генератора пилообразного напр жени , выход которого подключен к первому входу компаратора, второй вход котЬрого соединен с выходом дифференциального усилител , первый вход которого подключен к первому выводу первого эталонного резистора и к затвору и истоку полевого транзистора, . сток которого соединен с выходом источника посто нного напр жени  и первым выводом второго эталонного резистора , второй вывод которого под- ключен к второму входу дифференциального усилител  и первому выводу. третьего эталонного резистора, втою о рой вывод которого соединен с вторым выводом первого эталонного резистора и щиной нулевого потенциала. со 2. Узел ПОП.1, отличаюо щийс  тем, что в нем блок фор,миаь ровани  относительной длительности импульса содержит генератор запускающих импульсов, триггер и генератор опорной частоты, выход которого подключен к первому установочному входу триггера, выход которого  вл етс  первым выходом блока, второй выход которого соединен с вьосодом генератора запускающих импульсов, вход блока подключен к второму установочному входу триггера.

Description

1

Изобретение относитс  к вычислительной технике и может быть использовано при построении автоматизированных сеточных интеграторов дл  моделировани  уравнений математической физики и дл  решени  задач управлени  объектами с распределенными параметрами .

Известен узловой элемент сеточной модели, содержащий блок проводимости , входы которого соединены с выходами блока управлени , первый вход которого подключен к выходу программного блока, блок аналоговой пам ти, ключи блока слежени  и блок разв зки 1.

Недостатком устройства  вл етс  необходимость применени  большого количества цепочек, состо щих из прецизионного резистора и ключа, дл  получени  малой дискретности величины проводимости в требуемом диапазоне . Это щэиводит к усложнению схемы управлени  ключами, возрастанию габаритов и стоимости узлового элемента что 1 имеет решающее значение при построении многомерных сеточных моделей с большим числом узлов.

Дл  поддержани  посто нной разности потенциалов мелоду стоком и затвором МОП-ключа в цел х исключени  зависимости сопротивлени  открн того канала полевого транзистора от потенциала узла требуетс  сложна  схема управлени , включающа  четыре взаимосв занных блока.

Зависимость сопротивлени  открытого канала транзистора от величины проход щего тока отрицательно сказываетс  на точности.

Кроме того, аналогова  пам ть сложна в технической реализации и не обеспечивает высокой стабильности хранимого параметра, что снижает точность узлового элемента.

Наиболее близким техническим решением к изобретению  вл етс  резистивный узел сеточной модели, содержаЕЦ-ш блок проводимости, состо шдй из параллельных цепочек с последовательно включенными резисторами и ключом на полевом транзисторе с управл ющим р-П-переходом меж,цу ними, входы которого соединены с выходами блока управлени , состо щего из трех идентичных каналов, каждый собран на полевом транзисторё, исток и затвор которого соединены резистором обрат203662

ной св зи, через выходной резистор соединен с анодом ограничительного диода, катод которого  вл етс  третьим входом блока управлени , 5 анод - его выходом, сток полевого

транзистора - вторым, а затвор - первым входами блока управлени , который подключен к выходу программного блока, блок формировани  относительfO ной длительности ньшульса, состо щий из формирующего триггера, первого генератора опорной частоты и второго генератора опорной частоты с управл емым фазовым сдвигом, выход которого

15 подключен к первому входу формирующего триггера, второй вход которого непосредственно подключен к выходу первого генератора опорной частоты, сглаживающую емкость и блок линеари0 зации, включающий два усилител ,

выходы которых соединены с крайними выводами делител  напр жени , средний вывод которого подключен к второму входу блока управлени , третий

5 вход которого соединен с выходом бло ка формировани  относительной длительности импульса, первый и второй выходы блока проводимости подключены соответственно к входам-первого и

0 второго усилителей блока линеаризации , одна обкладка сглаживающей емкости соединена с первым выходом блока проводимости, а.друга  - с шиной нулевого потенциала 2|.

5 Недостатком известного устройства  вл етс  то, что сопротивление канала полевого транзистора сутцественно зависит от тe fflepaтypы, что снижает точность узлового элемента. Экспериментально установлено, что изменение температуры приводит к изменению величины сопротивлени  цепей блока про водимости на величину до 1% на каж дые .

Цель изобретени  - повышение точности резистивного узла сеточной модели .

Поставленна  цель достигаетс  тем, что в узел, содержащий блок уп0 равлени , блок проводимости, первый и второй выходы которого  вл ютс  соответственно первым и вторым выводами устройства и подключены соответственно к первому и втором вхо5 дам блока линеаризации, выход которого соединен с первым информационным входом блока управлени , первый, второй и третий управл ющие входы которого подключены соответственно к первому, второму и третьему выходам программного блока, первый выход блока формировани  относительной длительности импульса соединен с вторым информационным входом блока управлени , первый, второй и третий выходы которого подключены соответс венно к первому, второму и третьему входам блока проводимости, первый выход которого соединен с первым вы водом сглаживающего конденсатора, второй вывод которого подключен к шине нулевого потенциала, введен бл формировани  временного интервала, состо щий из полевого транзистора, трех эталонных резисторов, источник посто нного напр жени , дифференциального усилител , генератора пилообразного напр жени  и компаратора , выход которого подключен к вход блока формировани  относительной длительности, второй выход которого соединен с входом генератора пилооб разного напр жени , выход которого подключен к первому входу компарато ра, второй вход которого соединен с выходом дифференциального усилител  первый вход которого подключен к пе вому выводу первого эталонного резистора и к затвору и истоку полево го транзистора, сток которого соеди нен с выходом источника посто нного напр жени  и с первым выводом второ го эталонного резистора, второй вывод которого подключен к второму входу дифференциального усилител  и первому выводу третьего эталонного резистора, второй вывод которого соединен с вторым выводом первого эталонного резистора и шиной нулевого потенциала. Кроме того, блок формировани  от носительной длительности импульса содержит генератор запускающих импульсов , триггер и генератор опорной частоты, выход которого додключен к первому установочному входу , триггера, выход которого  вл етс  первым выходом блока, второй выход . которого соединен с выходом генератора запускающих импульсов, вход блока подключен к второму установоч ному входу триггеоа. На чертеже изображена функциональна  схема предлагаемого узла. Устройство содержит блок 1 проводимости , блок 2 линеаризации, бло 3 управлени , програ 1мный блок 4, блок 5 формировани  относительной длительности импульса, сглаживающий конденсатор 6, блок 7 формировани  временного интервала. Блок 1 проводимости содержит резисторы 8 и ключи 9. Блок 2 линеаризации содержит усилители 10 и резисторы 11. Блок 3 управлени  содержит резисторы 12 и 13, полевые транзисторы 14 и диоды 15. Программный блок 4 содержит транзисторы 16. Блок 5 формировани  относительной длительности импульса содержит три1- гер 17, генератор 18 запускающих импульсов и генератор 19 опорной часто- ты с управл емым -фазовым сдвигом. Блок 7 формирова1П1  временного интервала содержит эталонные резисторы 20, полевой транзистор 21, дифференциальный усилитель 22, генератор 23 пгшообразного напр жени , компаратор 24 и источник 25 посто нного напр жени . Устройство работает следующим об- разом. В программном блоке 4 в цифровом коде записываетс  номер N одной из параллельных цепочек блока 1 проводимости . С его выхода на блок 3 уп,равлени  подаетс  сигнал, разрешающий работу только одного выбранного ключа 9. На другой вход блока 3 управлени  с блока 5 формировани  относительной длительности импульса поступает широтно-импульсный управл ющий сигнал . Блок 3 управлени  вырабатывает сигнал, синхронный с сигналом Cf , которьй управл ет ключом 9 на полевом транзисторе. Средн   за период величина проводимости складываетс  из двух ее дискретных значений: ; в момент , когда ключ 9 замкнут, и О, когда ключ 9 разош-снут. На конденсаторе 6 пульсации напр жени , вызванные импульсной модул цией проводимости, сглаживаютс , в результате чего среднее значение проводимости за rte- риод определ етс  формулой , где Q - средн   за период проводимость , -соответствующа  ( ,2,3...); ч ц - величина посто нной проводимости , соответствующа  К -му разр ду. Средн   за период проводимость оказываетс  пропорциональной относительной длительности импульса имротнo-IIlvfflyльcнoгo сигнала Q if J где tц длительность импульсаj 1 - пе риод квантовани , и величине посто н ной проводимости Q . Кроме TorOj сглаживающий конденса тор б может быть использован дл  моделировани  динамических свойств объ екта с распределенными параметраьш при решении нестационарных задач. ;Дп  стабилизаидм сопротивлени  откры того канала полевого транзистора при ;изменении входного и выходного потен циалов блока 1 проводимости примен етс  блок 2 линеаризации. Потенциалы входа и выхода блока 1 проводимос ти через усилители 10, служащие дл  разв зки, поступают на резнстивньй делитель напр жени  на резисторах 11 с которого снимаетс  полуразность ноданньк напр жений. Из теории полевых , транзисторов известно, что стабилизаци  сопротивлени  канала или ли -1еаризацки возможна при подаче на затвор половины разности напр жений стока и истока. Если учесть, что величина сопротивлени  резисторов 8 калсдой из цепочек блока 1 проводимости одинакова, а следовательно, одинаковы и падени  напр жений на них, т на выходе делител  блока 2 линеаризации выдел етс  только полуразность напр жений мелсду стокоми истоком транзистора, так как ра.вные падени  напр л ени  па резисторах 8 ко1-шенсируютс . Напр жение линеаризации с помоц(ью блока 3 управлени  подаетс  на затвор выбран юго транзистора в моменты отпирани  ключа. Блок управлени  работает следукгл щим образом. При сигнале Логическа  1 с выхода соответствующей схемы программного блока 4 закрываетс  выходной транзистор 16 логики. Исток и затвор транзистора 14 оказываютс  св заннЕ ми через резистор 12, и транзистор 14 открываетс , при этом на истоке его присутствует напр лсение линеаризации . При подаче запирающего ишротноимпульсного управл ющего сигнала с блока 5 формировани  относительной длительности иьтульса диод 15 открываетс  и на затвор ключа 9 подаетс  низкий запирающий потенциал. При отпирающем широтно-импульсном сигнале диод 15 закрыт и на затвор ключа 9 через транзистор 14 и резистор 13 подаетс  напр жение линеариза1щи . При сигнале Логический О на выходе блока 4 на затвор транзистора 14 подаетс  нулевор потенциал. Транзистор 14 и резистор 12 представл ют собой генератор тока малой величины , поскольку резистор 12 выбираетс  высокоомным, включенный между источником напр жени  линеариз.ации и шиной нулевого потенциала. Омическое сопротивление канала транзистора 14 практически равно дифферентдаальному сопротивлению стабилизатора тока. Поэтому напр жение линеаризации оказываетс  практически отключенным от затвора ключа 9. На резисторе 12 выдел етс  напр жение, примерно равное напр жению отсечки транзистора 14, которое закрывает ключ 9, Блок 7 формировани  временного интервала дл  создани  задерлСки на некоторое врем  поступлени  опорного импульса на формирующей триггер 17, Врем  задержки зависит от изменени  величины сопротивлени  канала полевого транзистора 21, Поскольку транзисторы 9 наход тс  в тех же услови х, что и транзистор 21, изменение сопротивлени  канала транзисторов 9 св зано функциональной- зависимостьро с временем задержки опорного импу.льса IQ . Задержка опорного импульса вызывает уменьшение длительности широтно-импульсного сигнала управлени , что в свою очередь приводит к уменьшению средней за период проводимости блока 1 . Напр жение небаланса моста, состо п его из полевого транзистора и эталонных резисторов 20, вызванное изменением проводимости канала полевого транзистора 21 от температуры, усиливаетс  усилителем 22 и поступает на один из входов компаратора 24. На второй вход поступает иьшульс пилообразного напр жени  с генератора 23 напр жени  пилообразной формы, запускаемого импульсом частоты генератора 18. В момент сравнбгш  усиленного напр жени  небаланса и напр жеНИ .Я пилообразной формы на выходе схемы сравнени  по вл етс  сигнал . , задержка которого относительно импульса определ етс  уровнем выходного напр жени  усилител . Величина задержки импульса -f по отношению к импульсу выбираетс  такой, чтобы скомпенсировать изменение проводимости канала полевого транзистора во всем диапазоне изменени  температуры .

Таким образом, введение в узловой элемент блока формировани  интервала времени, содержащего мостовую из мерительную схему с полевым транзистором в одном из ее плеч, дифференциальный усилитель, генератор пилообразного напр жени  и компаратор, позвол ет скомпенсировать изменение проводимости канала долевого транзистора от температуры и тем самым повысить точность узлового элемента сеточной модели. Предлагаемый узловой элемент пред-20 назначен дл  замены известного, используемого в специальном вычислителе дл  исследовани  систем термостатировани . В процессе работы с вычислителем экспериментально установртено , что изменение температуры приводит к изменению величины сопротивлени  цепей блока проводимости узлового элемента на величину до 1% на каждые 10 С. Следовательно, введение автоматической компенсации изменени  величины сопротивлени  от температуры путем изменени  длительности управл ющего импульса с помощью блока формировани  интервала времени позвол ет повысить точность узлового элемента сеточном модели и, следовательно , специализированного вычислител  в целом.

Изобретение приводит к повышению точности узлового элемента, также качества нау шо-исследовательских разработок и не вли ет на экономические показатели.

Claims (2)

1. РЕЗИСТИВНЫЙ УЗЕЛ СЕТОЧНОЙ МОДЕЛИ, содержащий блок управления, блок проводимости, первый и второй выходы которого являются соответственно первым и вторым выводами устройства и подключены соответственно к первому и второму входам блока линеаризации, выход которого соединен с первым информационным входом блока управления, первый, второй и третий управляющие входы которого подключены соответственно к первому, второму и третьему выходам программного блока, первый выход блока формирования относительной длительности импульса сое' динен с вторым информационным входом блока управления, первый, второй и третий выходы которого подключены соответственно к первому, второму и третьему входам блока проводимости, первый выход которого соединен с первым выводом сглаживающего конденсатора, второй вывод которого подключен к шине нулевого потенциала, отличающийся тем, что, с целью повышения точности, в него введен блок формирования временного интерва ла, состоящий из полевого транзистора, трех эталонных резисторов, источника постоянного напряжения, дифференциального усилителя, генератора пилообразного напряжения и компаратора, выход которого подключен к входу блока формирования относительной длительности импульсов, второй выход которого соединен с входом генератора пилообразного напряжения, выход которого подключен к первому входу компаратора, второй вход которого соединен с выходом дифференциального усилителя, первый вход которого подключен к первому выводу первого эталонного резистора и к затвору и истоку полевого транзистора, сток которого соединен с выходом ‘источника постоянного напряжения и первым выводом второго эталонного резистора, второй вывод которого под- ключей к второму входу дифференциального усилителя и первому выводу . третьего эталонного резистора, второй вывод которого соединен с вторым выводом первого эталонного резистора и шиной нулевого потенциала.

2. Узел по п.1, отличающ и й с я тем, что в нем блок формирования относительной длительности импульса содержит генератор запускающих импульсов, триггер и генератор опорной частоты, выход которого подключен к первому установочному входу триггера, выход которого является первым выходом блока, второй выход которого соединен с выходом генератора запускающих импульсов, вход блока подключен к второму установочному входу триггера.

SU di»