Изобретение относитс к вычислительной технике, в частности к формировател м токов запрета и адресных токов дл блоков пам ти на ферритовых сердечниках. В известном техническом решении дл блоков пам ти на ферритовых сердечниках ток запрета генерируетс двум отдельными системами. Однако одна из них вызывает нарастание тока запрета, управл обмоткой запрета высоким напр жением, друга определ ет величину тока в плоской части импульсов, управл значительно более низким напр жением СП. Такое решение гарантирует минимальный отбор мощности от источнико питани дл генерации токов запрета Дл получени посто нства тока запрета в плоской части импульса вр м управлени генератора, вызывающе го нарастание тока запрета, должно быть точно определено и повтор тьс дл всех генераторов, работающих в данном блоке пам ти. Генератором, вызывающим нарастание тока запрета, вл етс обычно транзистор средней мощности, который на определенное врем управл ет по переходу база-эмиттер до насьще ни . Такой транзистор подает через соответствующий трансформатор напр жение питани на обмотку запрета в чение его управлени до насыщени . Управление транзистором осуществл етс генератором напр жени через резистор в базе, блокировка - через специальную интегральную схему при большом выходном токе логического нул , большем, чем в микросхемах стандартной серии ТТЛ, что вл етс значительным недостатком известного технического решени . Наиболее близким к предложенному вл етс формирователь токов запрета и адресных токов дл блоков пам ти, содержащий входной трансформатор, один конец первичной обмотки которог подключен ко входу управл ющей схемы ТТЛ, другой - через резистор к одном источнику питани , первый конец вторичной обмотки входного трансформатора через разв зывающий диод подключен к базе ключевого транзистора и одному концу согласующего резистора , второй конец вторичной обмотки входного трансформатора соединен с эмиттером ключевого транзистора и другим концом согласующего резисто-i pa, коллектор ключевого транзистора соединен с другим источником питани 2. Цель изобретени - повышение быстродействи формировател . Поставленна цель достигаетс тем, что в формирователь токов запрета и адресных токов дл блоков пам ти, сожержащий входной трансформатор, один конец первичной обмотки которого подключен ко входу управл ющей схемы ТТЛ, другой - через резистор к одному источнику питани , первый конец вторичной обмотки входного трансформатора через разв зывающий диод подключен к базе ключевого транзистора и одному концу согласующего резистора, второй конец вторичной обмотки входного трансформатора соединен с эмиттером ключевого транзистора и другим концом согласующего резистора, коллектор ключевого транзистора соединен с другим источником питани , введен управл ющий транзистор, а входной трансформатор содержит дополнительную вторичную обмотку, один конец которой соединен с базой управл ющего транзис тора, а другой - с его эмиттером и одним концом вторичной обмотки входного трансформатора, коллектор управл ющего транзистора подключен к базе ключевого транзистора. На чертеже представлен предложенньй формирователь адресных токов дл блоков пам ти. Устройство содержит входной трансформатор 1, согласующий резистор 2, источник питани 3, разв зывающий диод 4, ключевой транзистор 5, источник питани 6, управл ющий транзистор 7, первичную обмотку 8 входного транс-форматора , вторичную обмотку 9 входного трансформатора,дополнительную вторичную обмотку 10 входного трансформатора , резистор 11, вход 12, вы i ход 13. Формирователь работает следующим образом. Выход 13 схемы устройства отделён от какого-нибудь уровн напр жени трансформатором 1. Формирователь управл етс со входа 12 импульсом напр жени с уровн ми, типовыми дл схем ТТЛ. В момент подачи на вход 12 импульса к OV разница потенциалов между напр жением питани Vj, с источника питани 3 и напр жением на входе 12 устройства составл ет около V . Амплитуда тока, текущего через первичную обмотку входного трансформатора 1, определена разницей напр же ний iV и суммой на входе 12 устройства , на разв зьшающем диоде 4, на переходе база-эмиттер ключевого транзистора 5 и величиной резистора 11. Через вторичную обмотку 9 входного трансформатора 1,диод 4 и переход база-эмиттер ключевого транзистора 5 течет ток такой величины амплитуд, как и ток, текущий через первичную обмотку 8 входного трансформатора 1, так как передаточное число равно 1:1 Этот ток вводит ключевой транзистор 5 в состо ние насьщени . Во врем управлени ключевым транзистором 5 в трансформаторе 1 накапливаетс энерги , соответствующа сумме напр жений диода 4 и перехода база-эмиттер ключевого транзистора 5 Разр д этой энергии происходит до уровн потенциала перехода базаэмиттер управл ющего транзистора 7. Напр жение диода 4 сравнимо с напр жением база-эмиттер управл ющего транзистора 7 и ключевого транзистора 5. Врем управлени управл ющего 1 44 транзистора 7 превышает в два раза в отношении врем управлени транзистора 5. Переброс напр жени , которое индицируетс в недемпфированном трансформаторе 1, когда оканчиваетс входной импульс, отделен разв зывающим диодом 4 от перехода база-эмиттер ключевого транзистора 5, другой втот ричной обмоткой 10 управл ет управл ющим транзистором 7. Управл ющий транзистор 7, управл емый перебросом напр жени , входит в состо ние насыщени и ликвидирует ток проводимости базы ключевого транзистора 5. Ввиду малого сопротивлени соединени коллектор-эмиттер управл ющего транзистора 7 в состо нии насьш1ени , ключевой транзистор 5 выходит из состо ни насыщени за очень короткое врем . Малое падение напр жени на переходе база-эмиттер управл ющего транзистора 7 обеспечивает микросхему ТТЛ от напр жени вьш1е суммы напр жени и понижени напр жени на переходе база- эмиттер управл ющего транзистора 7.The invention relates to computing, in particular to a barring current driver and address currents for memory blocks on ferrite cores. In the known technical solution for memory blocks on ferrite cores, the inhibition current is generated by two separate systems. However, one of them causes the inhibition current to rise, controlling the inhibition winding with a high voltage, the other determines the magnitude of the current in the flat part of the pulses, and controls the much lower SP voltage. This solution ensures the minimum power draw from the power supply to generate the inhibit currents. To obtain the inhibit current constant in the flat part of the pulse of the generator control time causing the inhibit current to rise, it must be accurately determined and repeated for all generators operating in this memory block. ti. The generator that causes the inhibition current to rise is usually an average power transistor, which for a certain time controls the base-emitter transition to its fullest extent. Such a transistor applies through the corresponding transformer the supply voltage to the winding of the inhibitor in its control until saturation. The transistor is controlled by a voltage generator through a resistor in the base, blocking through a special integrated circuit with a large output current of logic zero greater than in standard TTL series chips, which is a significant disadvantage of the known technical solution. The closest to the proposed one is the inhibitor current and address current for memory blocks containing an input transformer, one end of the primary winding of which is connected to the input of a TTL control circuit, the other through a resistor to one power source, the first end of the secondary winding of the input transformer through the coupling diode is connected to the base transistor base and one end of the terminating resistor; the second end of the secondary winding of the input transformer is connected to the emitter of the key transistor and the other the end of the matching resistor-i pa, the collector of the key transistor is connected to another power source 2. The purpose of the invention is to increase the speed of the driver. The goal is achieved by the fact that the inhibition current and address currents for memory units in the shaper contain an input transformer, one end of the primary winding of which is connected to the input of a TTL control circuit, the other through a resistor to the same power source, the first end of the secondary winding of the input transformer through the decoupling diode is connected to the base of the key transistor and one end of the terminating resistor, the second end of the secondary winding of the input transformer is connected to the emitter of the key transistor and others The end of the terminating resistor, the collector of the key transistor is connected to another power source, the control transistor is inserted, and the input transformer contains an additional secondary winding, one end of which is connected to the base of the control transistor, and the other end to its emitter and one end of the secondary winding the transformer, the collector of the control transistor is connected to the base of the key transistor. The drawing shows a proposed address current driver for memory blocks. The device contains an input transformer 1, a terminating resistor 2, a power source 3, a decoupling diode 4, a key transistor 5, a power source 6, a control transistor 7, the primary winding 8 of the input transformer, the secondary winding 9 of the input transformer, an additional secondary winding 10 input transformer, resistor 11, input 12, you i turn 13. The shaper works as follows. The output 13 of the device circuit is separated from any voltage level by the transformer 1. The shaper is controlled from the input 12 by a voltage pulse with levels typical for TTL circuits. At the moment a pulse is applied to the input OV to the OV, the potential difference between the supply voltage Vj, from the power source 3 and the voltage at the device input 12 is about V. The amplitude of the current flowing through the primary winding of the input transformer 1 is determined by the difference between the voltages iV and the sum at the input 12 of the device, on the decoupling diode 4, at the base-emitter junction of the key transistor 5 and the value of resistor 11. Through the secondary winding 9 of the input transformer 1 , diode 4 and the base-emitter junction of the key transistor 5 current of this magnitude of amplitudes, as well as the current flowing through the primary winding 8 of the input transformer 1, flows because the gear ratio is 1: 1 This current enters the key transistor 5 and During the control of the key transistor 5, the transformer 1 accumulates energy corresponding to the sum of the voltages of diode 4 and the base-emitter junction of the key transistor 5 emitter of the control transistor 7 and the key transistor 5. The control time of the control 1 44 transistor 7 is twice as much in relation to the control time of the transistor 5. The voltage junction, which is indicated in the undamped transformer 1, when the input pulse ends, is separated by the coupling diode 4 from the base-emitter junction of the key transistor 5, the other by the secondary winding 10 controls the control transistor 7. The control transistor 7, which is controlled by the voltage cross-over, enters the state saturation and eliminates the conduction current of the base of the key transistor 5. In view of the small resistance of the collector-emitter connection of the control transistor 7 in the state of hinge, the key transistor 5 goes out of saturation beyond s a short time. A small voltage drop at the base-emitter junction of the control transistor 7 provides the TTL chip from the voltage of the sum of the voltage and the voltage drop at the base-emitter junction of the control transistor 7.