SU1103347A1

SU1103347A1 - Дифференциальный усилитель

Info

Publication number: SU1103347A1
Application number: SU782670557A
Authority: SU
Inventors: Сергей Григорьевич Иванов; Владимир Владимирович МАТАВКИН
Original assignee: Организация П/Я М-5222
Priority date: 1978-10-04
Filing date: 1978-10-04
Publication date: 1984-07-15

Abstract

ДИФФЕРЕНЦИАЛЬНЫЙ УСИЛИТЕЛЬ , содержащий дифференциальный каскад на двух усилительных транзисторах с управл емым источником, тока в общей эмиттерной цепи, первый и второй резисторы , а также первый и второй отражатели тока , отличающийс тем, что, с целью увеличени быстродействи , между входом управл емого источника тока и соответственно между выходом первого и выходом второго отражателей тока включены первый и второй генераторы тока, и введены первый и второй дополнительные транзисторы, эмиттеры которых объединены и подключены к шине питани , коллекторы объединены и подключены к входу управл емого источника тока, а базы соответственно - к выходам первого и второго отражателей тока, коллекторы усилительных транзисторов соответственно через первый и второй резисторы подключены к входам первого и второго отражателей тока.

Description

Изобретение относитс к усилительной технике и может быть использовано в радиоэлектронной аппаратуре, в частности в операционных усилител х.

Известен дифференциальный усилитель (ДУ), содержащий два усилительных транзистора , два резистора и отражатель тока 1

Недостатком известного ДУ вл етс низкое быстродействие, обусловленное тем, что перезар д емкости нагрузки при передаче крутого перепада входного напр жени происходит малым током.

Наиболее близким техническим решением к изобретению вл етс дифференциальный усилитель, содержащий дифференциальный каскад на двух усилительных транзисторах с управл емым источником тока в общей эмиттерной цепи, первый и второй резисторы , а также первый и второй отражатели тока 2.

Недостатком известного ДУ вл етс низкое быстродействие.

Цель изобретени - увеличение быстродействи .

Цель достигаетс тем, что в дифференциальном- усилителе, содержащем дифференциальный каскад на двух усилительных транзисторах с управл емом источником тока в общей эмиттерной цепи, первый и второй резисторы , а также первый и второй отражатели тока, между входом управл емого источника тока и соответственно между выходом первого и выходом второго отражателей тока включены первый и второй генераторы тока, и введены первый и второй дополнительные транзисторы, эмиттеры которых объе динены и подключены к щине питани , коллекторы объединены и подключены к входу управл емого источника тока, а базы соответственно - к выходам первого и второго отражателей тока, коллекторы усилительных транзисторов соответственно через первый и второй резисторы подключены к входам первого и второго отражателей тока.

На чертеже приведена принципиальна электрическа схема ДУ.

ДУ содержит дифференциальный каскад на двух усилительных транзистора 1 и 2 с управ емым ист,оч1й}ком тока 3 в общей эмиттерной цепи, первый и второй резисторы 4, 5, первый и второй отражатели 6, 7 тока, первый и второй дополнительные транзисторы 8, 9, генераторы тока 10, 11.

Дифференциальный усилитель работает следующим образом.

Нри подаче на вход перепада напр жени ток в одном из плеч дифференциального каскада начинает уменьшатьс (допустим уменьщаетс ток усилительного транзистора 1). Соответственно уменьшаетс выходной ток отражател 6. В момент, когда этот ток станет меньше тока генератора тока 10, открываетс первый дополнительный транзистор 8, в базу которого поступает разница указанных токов. В результате этого возрастает входной ток управл емого источника тока 3 и соответственно возрастает режимный ток дифференциального каскада. При перегрузке ДУ входной ток отражател 6 станет равным нулю, весь ток генератот ра тока 10 поступит в базу первого дополнительного транзистора 8, а затем, увеличенный в коэффициент усилени по току (В) первого допонительного транзистора 8, на вход управл емого источника тока 3.

В результате этого отношение скорости нарастани выходного напр жени к току потреблени возрастает в (В-3) раз по сравнению с данным отношением в известном ДУ. ,

Claims

ДИФФЕРЕНЦИАЛЬНЫЙ УСИЛИТЕЛЬ, содержащий дифференциальный каскад на двух усилительных транзисторах с управляемым источником, тока в общей эмиттерной цепи, первый и второй резисто- ры, а также первый и второй отражатели тока, отличающийся тем, что, с целью увеличения быстродействия, между входом управляемого источника тока и соответственно между выходом первого и выходом второго отражателей тока включены первый и второй генераторы тока, и введены первый и второй дополнительные транзисторы, эмиттеры которых объединены и подключены к шине питания, коллекторы объединены и подключены к входу управляемого источника тока, а базы соответственно — к выходам первого и второго отражателей тока, коллекторы усилительных транзисторов соответственно через первый и второй резисторы подключены к входам первого и второго отражателей тока.

1 и

SU „„1103347

0-Еп