SU1094135A1

SU1094135A1 - Pulse oscillator

Info

Publication number: SU1094135A1
Application number: SU833564867A
Authority: SU
Inventors: Виктор Платонович Бакалинский; Василий Демьянович Бичуков; Анатолий Григорьевич Хлонь
Original assignee: Предприятие П/Я Р-6292
Priority date: 1983-03-18
Filing date: 1983-03-18
Publication date: 1984-05-23

Abstract

ИЬШУЛЬСНШ ГЕНЕРАТОР, содержащий кo aIapaтop, неинвертирукврй вход которого соединен с точкой сое динени первых выводов первого резистора иконде сатх 1 а, второй вывод конденсатора соединен с выкодон первого логического элемента, второй вывод первого резистора соединен с первым входом первого логического элемента и выходом инвертора, вход которого соединен с выходом компаратора , инверсный вход которого соединен с точкой соединени первых выводов второго и третьего резисторов, второй вывод второго резистора соединен с выходом второго логического элемента, а второй вывод третьего резистора соединен с выходом элемента ИСКЛЮЧАЩЕЕ ИЛИ, первьйвход которого соединен с первой входной шиной , отличающийс тем, что, с целью расимрени диапазона генерируемых частот путем увеличени количества электронно-перестраиваемых периодов гeнepиpye lx частот, первьа логический элемент выполнен на элементе И-НЕ, а второй - на элементе И, причем второй вход первого логического элемента соединён с второй входной шиной, а входы второго логического элемента соединены с входами элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, второй вход которого соединен с выходом компаратора . О ;0 4 со :лISHULSNSH GENERATOR containing ko aIpatopop, non-inverted input of which is connected to the connection point of the first terminals of the first resistor, icon SATH 1a, the second output of the capacitor is connected to the sound of the first logic element, the second output of the first resistor is connected to the first input of the first logic element and the output of the inverter which is connected to the output of the comparator, the inverse input of which is connected to the connection point of the first terminals of the second and third resistors, the second terminal of the second resistor is connected to the output of the second the second element of the third resistor is connected to the output of the EXCLUSIVE OR element, the primary input of which is connected to the first input bus, characterized in that, in order to attenuate the range of generated frequencies by increasing the number of electronically tunable periods of the general lx frequency, the first element is on the NAND element, and the second on the AND element, with the second input of the first logic element connected to the second input bus, and the inputs of the second logic element connected to the inputs of the element This is EXCLUSIVE OR, the second input of which is connected to the output of the comparator. O; 0 4 co: l

Description

Изобретение относитс к импульсной технике и может использоватьс в устройствах автоматики и телемеха НИКИ. Известен управл емый генератор импульсов, содержащий компаратор, входы которого подклнзчены к выходам врем задающей цепи и делител напр жений l3 . Недостатком этого генератора вл етс низка стабильность периода следовани импульсов. Наиболее близким техническим решением к изобретению вл етс импул сный генератор, содержащий компараfop , неинвертирующий вход которого соединен с точкой соединени первых выводов первого резистора и конденсатора , второй вывод конденсатора соединен с выходом первого логического элемента, второй вывод первого резистора соеда1«ен с первым входом первого логического элемента и выходом инвертора, вход которого соед ;нен с выходом компаратора, инверсны вход которого соединен с точкой сое динени первых выводов второго и третьего peзиctopoвj второй вывод второго резистора соединен с выходом второго логического элемента, а второй вьшод третьего резистора сое динен с выходом элемента ИСКПШАЮЩЕ ИЛИ, первый вход которого соединен первой входной шиной Г2. Недостатком известного генератор вл етс налое количество электронн перестраиваемык периодов. Целью изобретени вл етс расши рение диапазона Генерируемых частот путем увеличени количества электро но-перестраиваемых периодов генерируемых частот. Поставленна цель достигаетс тем, что в импульсном генераторе,содержащем компаратор, неинвертирующий вход которого соединен с точкой соединени первых вьюодов первого резистора и конденсатора, второй вьтод конденсатора соединен с выходо первого логического элемента, второй вывод первого резистора соединен с первым входом первого логического элемента и выходом инвертора, вход которого соединен с выходом компаратора , инверсный вход которого соединен с точкой соединени первых выводов второго и третьего резисторов, второй вьшод второго резистора соединен с выходом второго логического элемента, а второй вывод третьего резистора соединен с вьйсодом элемента ИСКЛЮЧАКЩЕЕ ИЛИ, первый вход которого соединен с первой входной пшной, первый логический элемент выполнен на элементе И-НЕ, а второй - на элементе И, причем второй вход первого логического элемента соединен с вТорой входной шиной, а входы второго логического элемента соединены с входами элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, второй вход которого соединен с выходом компаратора. На чертеже приведена схема импульсного генератора. Импульсный генератор содержит компаратор 1, неинвертирующий вход которого соединен с точкой соединени первых вьшодов первого резистора 2 и конденсатора 3, второй вывод конденсатора 3 соединен с выходом первого логического элемента 4, второй вывод первогорезистора 2 соединен с первым входом первого логического элемента 4 и выходом инвертора -5, вход которого соединен с выходом компаратора 1, инверсньй вход которого соединен с точкой соединени первых вьпзодов второго 6 и третье .го 7 резисторов, второй вьшод второго логического элемента 8, а второй вывод третьего резистора 7 соединен с выходом элемента 9 ИСКЛЮЧМ)ЩЕ;Е или, первый вход которого соединен с первой входной шиной 10, первьй логический элемент 4 вьшолнен на элементе И-НЕ, а второй логический элемент 8 - на элементе И, причем второй вход первого логического элемента 4 соединен с второй входной шиной 11, а входы второго логического элемента 8 соединены с входами элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, второй вход которого соединен с выходом компаратора 1. Устройство работает следуюц91М образом . Если после включени напр жени итани на шине 10 генератора установлен логический О, а на шине 11 на выходе компаратора 1 - логичеса 1, на выходах инвертора 5 и лемента 8 - логические О, а на выодах элементов 9 и 4 - логические 1, то на инвертирующем входе комаратора 1 напр жение определ етс The invention relates to a pulsed technique and can be used in automation devices and telemech NIKI. A controlled pulse generator is known, which contains a comparator whose inputs are connected to the outputs of the time of the driving circuit and voltage divider l3. The disadvantage of this generator is the low stability of the pulse pulse period. The closest technical solution to the invention is an impulse generator containing a compop, the non-inverting input of which is connected to the connection point of the first terminals of the first resistor and the capacitor, the second terminal of the capacitor is connected to the output of the first logic element, the second terminal of the first resistor the logic element and the output of the inverter, whose input is connected to the output of the comparator, the inverse of which is connected to the connection point of the first terminals of the second and third resi The second output of the second resistor is connected to the output of the second logic element, and the second output of the third resistor is connected to the output of the SPARKING OR element, the first input of which is connected by the first input bus G2. The disadvantage of the known generator is the number of electronically tunable periods. The aim of the invention is to expand the range of Generated frequencies by increasing the number of electronically tunable periods of generated frequencies. The goal is achieved by the fact that in a pulse generator containing a comparator, the non-inverting input of which is connected to the connection point of the first views of the first resistor and capacitor, the second side of the capacitor is connected to the output of the first logic element, the second output of the first resistor is connected to the first input of the first logic element and output an inverter, the input of which is connected to the output of a comparator, the inverse input of which is connected to the connection point of the first terminals of the second and third resistors, the second one resistor is connected to the output of the second logic element, and the second output of the third resistor is connected to the element of the EXCLUSIVE OR element, the first input of which is connected to the first input pin, the first logic element is made on the AND-NOT element, and the second is on the AND element, and the second input the first logic element is connected to the second input bus, and the inputs of the second logic element are connected to the inputs of the EXCLUSIVE OR element, the second input of which is connected to the comparator output. The drawing shows a diagram of a pulse generator. The pulse generator contains a comparator 1, the non-inverting input of which is connected to the connection point of the first outputs of the first resistor 2 and the capacitor 3, the second output of the capacitor 3 is connected to the output of the first logic element 4, the second output of the first resistor 2 is connected to the first input of the first logic element 4 and the output of the inverter - 5, the input of which is connected to the output of the comparator 1, the inverse input of which is connected to the connection point of the first imprints of the second 6 and third resistor 7, the second step of the second logic element 8, and the second terminal of the third resistor 7 is connected to the output of element 9 (EXCLUSIVE) ELEH; E or, the first input of which is connected to the first input bus 10, the first logic element 4 is executed on the NAND element, and the second logic element 8 is on the AND element, and the second input of the first logic element 4 is connected to the second input bus 11, and the inputs of the second logic element 8 are connected to the inputs of the EXCLUSIVE OR element, the second input of which is connected to the output of the comparator 1. The device operates in the following way. If after switching on the voltage of the generator, logical O is installed on the generator bus 10, and logical 1 is installed at the output of comparator 1, logical 1 at the outputs of inverter 5 and element 8, and logical 1 at the outputs of elements 9 and 4, then the inverting input of the mosquito 1 voltage is determined by

отношением резисторов 6 и 7 в делителе напр жени на этих элементахthe ratio of resistors 6 and 7 in the voltage divider on these elements

RR

m m

ReRe

R, где coпpoтиJ ение резистора 7j Rg- сопротивление резистора 6. Конденсатор зар жаетс от врем задающей цепи на резисторе 2 и конденсаторе 3 до достижени напр жени на инвертирующем входе, после чего напр жени на выходе компаратора эле ментов 9, 4 и 8 станов тс равными логическому О, а на инверторе 5 Логической 1, на инвертирующем входе компаратора 1 - напр жение логического О.Конденсатор 3 начинае разр жатьс до величины напр жени на инвертирующем входе компаратора после чего происходит переключение компаратора, и процессы повтор ютс В этом случае период следовани импульсов определ етс формулой Т RC In где С - емкость конденсатора 3; R - сопротивление резистора 2. В случае подачи на шину 10 генер тора, логической 1, на пшну 11 - ло гического О, на компараторе t и на выходах инвертора 5 и элемента 9 устанавливаетс уровень логического О, а на элементах 8 и 4 - логичес ка 1, напр жение на инвертирующе входе компаратора 1 определ етс (1-т)-напр жением на резисторах 6 и 7. Конденсатор 3 зар жаетс до зн чени напр жени на инвертирующем входе, после чего происходит переключение компаратора 1 и элемента 8 в О, а инвертора 5 и элементов 9 и 4 - в логическую 1. Конденсатор 3 разр жаетс через выходное сопротивление инвертора 5 и резистора 2 R, where the resistance of the resistor 7j Rg is the resistance of the resistor 6. The capacitor is charged from the time of the master circuit on the resistor 2 and the capacitor 3 until the voltage on the inverting input is reached, after which the voltage at the output of the comparator of the elements 9, 4 and 8 becomes equal to logic O, and on inverter 5 Logic 1, on the inverting input of comparator 1 - the logical voltage O. Capacitor 3 begins to discharge to the voltage on the inverting input of the comparator, after which the comparator switches, and the processes are repeated In the case of a pulse following period, it is determined by the formula T RC In where C is the capacitance of the capacitor 3; R is the resistance of resistor 2. In the case of a generator, logical 1, being fed to bus 10, logical O, pin 11 11, logical level O is set at the comparator t and at the outputs of inverter 5 and element 9, and logical ka 1, the voltage on the inverting input of the comparator 1 is determined by (1-m) voltage on the resistors 6 and 7. The capacitor 3 is charged to the value of the voltage on the inverting input, after which the comparator 1 and the element 8 in O switch , and the inverter 5 and the elements 9 and 4 - in the logical 1. The capacitor 3 is discharged through the output Noe impedance inverter 5 and a resistor 2

до порога, определ емого делителем, после чего переключаетс в начальное состо ние.to the threshold determined by the divisor, after which it switches to the initial state.

Период выходных импульсов в этом случае определ етс формулой 2RC in Если на входных шинах 10 и 11 лоit 111 гическа 1 на выходах инвертора 5 и элемента.9 устанавливаетс логическа 1, а на элементах 4 и 8 и компараторе 1 - логические О. В этой случае конденсатор 3 зар жаетс до значени напр жени , определ емого коэффициентом делени (1-т) делител на резисторах 6 и 7. После переключени -компаратора 1 инвертора 5 и элемента 9 в логический О, а элементов 4 и 8 - в логическую 1, конденсатор 3 перезар жаетс до значени коэффициента делени m делител напр жени , после чего компаратор 1 переключаетс в первоначальное положение, и процессы повтор ют . В этом случае период выходных импульсов определ етс формулой Таким образом,в предлагаемом генераторе возможно, по сравнению с известным, получать еще один электронно-перестраиваемый период следовани импульсов Т 2RClt что расшир ет функциональные возможности генератора за счет того, что увеличиваетс диапазон изменени периодов следовани импульсов генерируемых Частот.The period of the output pulses in this case is defined by the formula 2RC in If logical input 1 is set to input bus 10 and 11 loit 111, logical 1 is set at the outputs of inverter 5 and element 9, and logical O is at elements 4 and 8 and comparator 1. the capacitor 3 is charged to a voltage value determined by the division factor (1-t) of the divider on resistors 6 and 7. After switching -comparator 1 of inverter 5 and element 9 to logical O, and elements 4 and 8 to logical 1, capacitor 3 is recharged to the value of the division factor m of the voltage divider, whereupon the comparator 1 switches to the initial position, and the processes are repeated. In this case, the period of the output pulses is determined by the formula. Thus, in the proposed generator, it is possible, in comparison with the known one, to obtain one more electron-tunable pulse period T 2RClt, which expands the functionality of the generator due to the fact that the range of variation of the pulse periods increases. Generated Frequencies.

Claims

A PULSED GENERATOR containing a comparator, the non-inverting input of which is connected to the junction point of the first terminals of the first resistor and capacitor, the second terminal of the capacitor is connected to the output of per-. logic gate, the second terminal of the first resistor is connected to the first input of the first logic gate and the inverter output, the input of which is connected to the output of the comparator, the inverse input of which is connected to the connection point of the first terminals of the second and third resistors, the second terminal of the second resistor is connected to the output of the second logic element, and the second output of the third resistor is connected to the output of the EXCLUSIVE OR element, the first input of which is connected to the first input bus, characterized in that, in order to expand the range it is generated frequencies by increasing the number of electronically tunable periods of the generated frequencies, the first logic element is made on the element AND, and the second on the element AND, the second input of the first logic element connected to the second input bus, and the inputs of the second logic element connected to the inputs element EXCLUSIVE OR, the second input of which is connected to the output of the comparator.