SU1072062A1 - Интегратор с автоматической коррекцией нулевого уровн - Google Patents
Интегратор с автоматической коррекцией нулевого уровн Download PDFInfo
- Publication number
- SU1072062A1 SU1072062A1 SU823391032A SU3391032A SU1072062A1 SU 1072062 A1 SU1072062 A1 SU 1072062A1 SU 823391032 A SU823391032 A SU 823391032A SU 3391032 A SU3391032 A SU 3391032A SU 1072062 A1 SU1072062 A1 SU 1072062A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- integrator
- amplifier
- output
- digital
- Prior art date
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Description
Изобретение относитс к вычислительной и измерительной технике и может быть использовано дл интегрировани сигналов индукционных катушек при излдарении магнитных полей .I Современные интеграторы напр жени дл измерени , магнитных полей должны характеризоватьс высокой чувствительностью, широким динамическим диапазоном, высокой точностью и значительным временем интегрировани . Важным параметром интегратора, в большой степени определ ющим точность интегрировани и пороговую чувствительность, вл етс стабильность нулевого уровн входного напр жени (в дальнейшем нулевого уровн ), под которым понимаетс суперпозици напр жений, приложенных к входу интегратора. Известен интегратор напр жени с композицией смещени нулевого уро н путем запоминани напр жени сме щени на специальной емкости, содержащий интегрирующий усилитель, запоминающую емкость, подключенную к его входу, и инвертирующий усилитель Y) . Недостатком интегратора вл етс возрастание погрешности интегрирова ни по мере увеличени длительности непрерывного интегрировани , что св зано р разр дом запоминающей емкости . Наиболее близким по технической сущности к предлагаемому вл етс интегратор, содержащий последовательно соединенные интегрирук ций ус литель с элементами обратной св зи, инвертирующий усилитель и повторитель с подключенной к его входу запоминающей емкостью, а также элементы коммутации (ключи). В паузе (т.е. отсутствии входного сигнала ) замыка,етс цепь обратной св з и запоминающа емкость зар жаетс до напр жени , равного и протйвопо положного по знаку напр жению омещени интегрирующего усилител . В период интегрировани входного сигнала это напр жение: подключаетс к входу интегрирующего усилител , ком п енсиру смещение нулевого уровн . Интегратор обладает удовлетворитель ной точностью при небольшом времени интегрировани |Х} . Однако при увеличении времени точность интегрировани снижаетс . Это св зано с перезар дом запоминаницей емкости входным током интегрирующего усилител , а также ее раз р дом через сопротивление утечки. Щ)оме того, на точность интегриров ни отрицательно сказываетс вление абсорбции емкости, т.е. самопро извольное изменение (по вление) потенциала после прекращени зар да (разр да). Известный интегратор имеет сравнительно узкий диапазон компенсации, что делает невозможным его применение в тех случа х, когда к входу интегратора могут быть приложены достаточно большие внешние напр жени , например термо-ЭДС линии св зи. Дополнительную погрешность внос т токи утечки и термо-ЭДС коммутирукнцих элементов (ключей). Цель изобретени - повышение точности интегрировани в течение длигрельных интервалов времени при значительных внешних напр жени х смещени . Поставленна цель достигаетс тем, что в интегратор с автоматической коррекцией нулевого уровн , содержащий последовательно соединенные интегрирующий усилитель, вход которого вл етс входом интегратора , и суммирующий усилитель, введены реверсивный счетчик, цифроаналоговый преобразователь, генератор эталонной частоты, размыкающий ключ и компаратор, вход которого соединен с выходе суммирукицего усилител , а выход подключен к входу управлени направлением счета реверсивного счетчика, счетный вход которого через размыканщий соединен с выходом генератора эталонной уастоты , а выход через цифроаналоговый преобразователь подключен к второму входу ийтегрируюадего усилител и вычитающему входу суммирующего усилител , причем управл ющий вход размыкающего ключа соединен с входом интегратора. . . На чертеже показана схема предлагаемого интегратора.. Устройство содер ит последоватёльно соединенные интегрирующий усилитель 1, вход которого вл етс / входом устройства, суммирующий усилитель 2, компаратор 3, реверсивный счетчик 4 ицифроаналоговы1а преобразователь 5, счетный вход счетчика 4 через раз 1ыкакадий ключ 6 соединен с выходом генератора 7 эталонной частоты, а выход цифроаналогового реобразовател 5 - с входами интегрирущего и суммирующего усилителей. Интегрирующий усилитель 1 выполнен на операционном усилителе 8 с сонденсатором 9 в цепи обратной св зи и с масштабными резисторами 10-12 на входе. Су1имнрукщий усилитель 2 состоит из операционного усилител 13 с входными масштабными резисторами 14 и 15 и резистором 16 обратной св зи. Интегратор работает следующим образом .
Claims (1)
- ИНТЕГРАТОР С АВТОМАТИЧЕСКОЙ КОРРЕКЦИЕЙ НУЛЕВОГО УРОВНЯ, содержащий последовательно соединенные интегрирующйй усилитель, вход которого является входом интегратора, и суммирующий усилитель, отличающийся тем, что, с целью повышения точности интегрирования,· в него введены реверсивный счетчик, цифроаналоговый преобразователь, генератор эталонной частоты, размыкающий ключ и компаратор, вход которого соединен с выходом суммирующего усилителя» а выход подключен к входу управления направлением счета реверсивного счетчика^ счетный вход которого через размыкающий ключ:соединен с выходом генератора эталонной частоты, а выход через цифроаналоговый преобразова- . тель подключен к второму входу интегрирующего усилителя и вычитающе· му входу суммирующего усилителя, причем управляющий вход размыкающё го ключа соединен с входом интегра тора.извольное изменение (появление) потенциала после прекращения заряда (разряда).Известный интегратор имеет сравнительно узкий диапазон компенсации, что делает невозможным его применение в тех случаях, когда к входу интегратора могут быть приложены достаточно большие внешние напряжения, например термо-ЭДС линии связи. Дополнительную погрешность вносят токи утечки и термо-ЭДС коммутирующих элементов (ключей).Цель изобретения - повышение точности интегрирования в течение длительных интервалов времени при значительных внешних напряжениях смещения.Поставленная цель достигается тем, что в интегратор с автоматической коррекцией нулевого уровня, содержащий последовательно соединенные интегрирующий усилитель, вход которого является входом интегратора, и суммирующий усилитель, введены реверсивный счетчик, цифроаналоговый преобразователь, генератор эталонной частоты, размыкающий ключ и компаратор, вход которого соединен с выходом суммирующего усилителя, а выход подключен к входу управления направлением счета реверсивного счетчика, счетный вход которого через размыкающий ключ соединен с выходом генератора эталонной частоты, а выход через цифроаналоговый преобразователь подключен к второму входу интегрирующего усилителя и вычитающему входу суммирующего усилителя, причем управляющий вход размыкающего ключа соединен с входом интегратора. . - ιНа чертеже показана схема предлагаемого интегратора.Устройство содержит последова- ’' тёльно соединенные интегрирующий усилитель 1, вход которого является, входом устройства, суммирующий усилитель 2, компаратор 3, реверсивный х счетчик 4 и’цифроаналоговый преобразователь 5, счетный вход счетчика 4 через размыкающий ключ 6 соединен с выходом генератора 7 эталонной частоты, а выход цифроаналогового преобразователя 5- с входами интегрирующего и суммирующего усилителей.Интегрирующий усилитель 1 выполнен на операционном усилителе 8 с ^конденсатором 9 в цепи обратной связи и с масштабными резисторами 10-12 . на входе. Суммирующий усилитель 2 60 состоит из операционного усилителя 13 с входными масштабными резисторами 14 и 15 и резистором 16 обратной связи.Интегратор работает следующим об10
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU823391032A SU1072062A1 (ru) | 1982-02-11 | 1982-02-11 | Интегратор с автоматической коррекцией нулевого уровн |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU823391032A SU1072062A1 (ru) | 1982-02-11 | 1982-02-11 | Интегратор с автоматической коррекцией нулевого уровн |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1072062A1 true SU1072062A1 (ru) | 1984-02-07 |
Family
ID=20995579
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU823391032A SU1072062A1 (ru) | 1982-02-11 | 1982-02-11 | Интегратор с автоматической коррекцией нулевого уровн |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1072062A1 (ru) |
-
1982
- 1982-02-11 SU SU823391032A patent/SU1072062A1/ru active
Non-Patent Citations (1)
Title |
---|
1. Патент US 4163947, кл. G 06 G 7/18, опублик. 1979. 2. За вка JP 55-20262, кл. G 06 G 7/186, опублик. 1980 (прототип). : * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4542354A (en) | Delta-sigma pulse modulator with offset compensation | |
KR940025189A (ko) | 다중 경사식 아날로그-디지탈 변환기 | |
US5867054A (en) | Current sensing circuit | |
US4366468A (en) | Charge-balanced analog-to-digital converter | |
CN112816088A (zh) | 一种自适应量程切换温度传感器 | |
US4942401A (en) | Analog to digital conversion with charge balanced voltage to frequency converter having polarity responsive offset | |
US5194868A (en) | Dual slope integrating a/c converter | |
US4031533A (en) | Differential floating dual slope converter | |
SU1072062A1 (ru) | Интегратор с автоматической коррекцией нулевого уровн | |
US4694277A (en) | A/D converter | |
US4445111A (en) | Bi-polar electronic signal converters with single polarity accurate reference source | |
US4371850A (en) | High accuracy delta modulator | |
GB1513583A (en) | Frequency modulator | |
US4074257A (en) | Auto-polarity dual ramp analog to digital converter | |
US4573033A (en) | Filter circuit for digital-to-analog converter | |
US4550308A (en) | Signal converting apparatus | |
US4558301A (en) | Voltage-to-frequency and analog-to-digital converter circuit | |
US3552863A (en) | Method and apparatus for comparing the transmittance of a sample and a standard | |
GB1058942A (en) | Improvements in digital voltmeters | |
JPS5797458A (en) | Phase difference detector | |
US4588983A (en) | Instantaneous gain changing analog to digital converter | |
SU1166144A1 (ru) | Устройство дл интегрировани посто нного тока | |
SU855534A1 (ru) | Устройство дл измерени сопротивлени посто нному току | |
SU570109A1 (ru) | Аналоговое запоминающее устройство | |
SU924721A1 (ru) | Интегрирующее устройство |