SU1067508A1 - Device for simulating queueing systems - Google Patents
Device for simulating queueing systems Download PDFInfo
- Publication number
- SU1067508A1 SU1067508A1 SU823454286A SU3454286A SU1067508A1 SU 1067508 A1 SU1067508 A1 SU 1067508A1 SU 823454286 A SU823454286 A SU 823454286A SU 3454286 A SU3454286 A SU 3454286A SU 1067508 A1 SU1067508 A1 SU 1067508A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- inputs
- elements
- outputs
- Prior art date
Links
Landscapes
- Management, Administration, Business Operations System, And Electronic Commerce (AREA)
Abstract
УСТРОЙСТВО ДЛЯ МОДЕЛИРОВАНИЯ СИСТЕМ МАССОВОГО ОБСЛУЖИВАНИЯ, содержащее блок генераторов потоков за вок, состо щий из последовательно соединенных генератора тактовых импульсов, элемента запрета, выход которого подключен к входам датчиков случайных импульсов, k блоков моделировани фаз обслуживани , каждый из которых содержит элементы ИЛИ, элементы И, элементы НЕ, триггеры , генераторы случайных временных интервалов, дифференцирующие элементы, два дешифратора, счетчик, кеммутатор и реверсивный счетчик, суммирующий вход которого соединен с выходом первого элемента ИЛИ, разр дные выходы реверсивного счетчика соединены с входами второго элемента ИЛИ, выход которого подключен .к первым входам элемента И, вторые входы которых соединен с выходами триггеров соответственно, входы Которых подключены к выходам первого дешифратора соответственно, входы которого соединены соответственно с разр дными выходами счетчика, вычитающий вход реверсивного счетч1}ка подключен к выходу третьего элемента ИЛИ, входы которого соединены соответственно с выходами элементов / И и входами генераторов случайных временных интервалов соответственно, выход каждого из которых соединен с входом соответствующего дифференцирующего элемента и через одноимен .ный элемент НЕ соединен с третьим о входом одноименного элемента И, выход i-ro генератора случайных временных интервалов ( п-1) соеди- вен с четвертым входом A DEVICE FOR SIMULATING SYSTEMS OF MASS SERVICE, containing a block of flow generators of the order, consisting of series-connected clock pulse generator, a prohibition element whose output is connected to the inputs of random pulse sensors, k service phase simulation blocks, each of which contains elements OR, elements AND , NOT elements, triggers, random time interval generators, differentiating elements, two decoders, a counter, a switch and a reversible counter, the summing input of which connected to the output of the first element OR, the bit outputs of the reversible counter are connected to the inputs of the second element OR, the output of which is connected to the first inputs of the element AND, the second inputs of which are connected to the outputs of the flip-flops, respectively, whose inputs are connected to the outputs of the first decoder respectively, the inputs of which are connected respectively with the bit outputs of the counter, the subtracting input of the reversible counter 1} ka is connected to the output of the third OR element, whose inputs are connected respectively to the outputs of the elements / And the inputs of the random time interval generators, respectively, the output of each of which is connected to the input of the corresponding differentiating element and through the element of the same name is NOT connected to the third input of the element of the same name AND, the output of the i-ro generator of random time intervals (n-1) vein with the fourth entrance
Description
первым входом второго су иматора, выхо которого подключен к первому входу третьего сумматора,выход КОТОРОГО подключен к входу третьего ди5)ференцирующёго элемента, выход которого соединен с входом первого элемента задержки, единичный выход третьего триггера подключен к управл ющему входу элемента запрета блока генераторов потоков за вок и управл ющему входу первого элavIeнтa запрета блока оптимизации, выход первого дифференцирующего элемента которого соединен с единичным входом третьего триггера, нулевым входом второго триггера, с первыми входами третьего и четвертого элементов ИЛИ и с входом второго элемента задержки, выход которого подключен к второму входу первого , к третьему входу первого сумматора и к входу третьего элемента задержки, выход которого соединен с вторым входом второго сумматора и-через регистр подключен к второму входу третьего сумматоЕ а, выход первого счетчика соединен с третьим входом второго сумматора, нулевой выход первого триггера подключен к второму входу первого элемента И, а через четвертый дифференцирующий элемент соединен с вторым входом третьего элемента ИЛИ, выход которого подключен к второму входу третьего счетчика , единичный выход первого триггера соединен с вторым входом второго элемента И и через п тый дифференцирующий элемент подключен к второму входу четвертого элемента ИЛИ, выход которого подключен к второму входу второго счетчика, выход элемента запрета блока генераторов потоков за вок подключен к второму входу второго элемента запрета блока оптимизации, выходы датчиков случайных импульсов блока генераторов потоков за вок соединены соответственно с входами первых.элементов ИЛИ блоков моделировани фаз обслуживани , выходы дифференцирующих элементов i-ro блока моделировани фаз обслуживани соединены с входами первых элементов ИЛИ (i+l)-ro блока моделировани фаз обслуживани , выходы дифференцирующих элементов k-ro блока модели-. ровани фаз обслуживани соединены с входами первого элемента ИЛИ блока оптимизации, отличающеес тем, что, с целью повышени точности моделировани , в каждый блок моделировани фазы обслуживани введены второй счетчик и элемент запрета, информационный вход которого соединен с входом коммутатора , а выход подключен к управл ющему входу второго счетчика, блок оптимизации дополнительно содержит четвертый элемент задержки, вход ,, которого соединен с выходом первого элемента задержки, а выход соединен с нулевым входом третьего триггера, кроме этого устройство дополнительно содержит блок приоритетного обслуживани , прича. перва группа входов блока приоритетного обслуживани соединена с выходами вторых счетчиков блоков моделировани фаэ обслуживани соответственно, первый выход блока приоритетного обслуживани подключен к управл ющим входам элементов запрета блоков моделировани фаз обслуживани , информационный вход блока приоритетного обслуживани соединен с выходе третьего дифференцирующего элемента блока оптимизации, второй выход блока приоритетного обслуживани подключен к второму входу регистра блока оптимизации и информационным входам, вторых счетчиков блоков моделировани фаз обслуживани , втора группа выходов блока приоритетного обслуживани соединена соответственно с входами коммутаторов блоков моделировани фаз обслуживани .the first input of the second sensor, the output of which is connected to the first input of the third adder, the output of which is connected to the input of the third differential element, whose output is connected to the input of the first delay element, the third output of the third trigger is connected to the control input of the prohibition element of the flow generator for wok and the control input of the first control block inhibitor, the output of the first differentiating element of which is connected to the single input of the third trigger, zero input of the second trigger, with n The first inputs of the third and fourth OR elements and the input of the second delay element, the output of which is connected to the second input of the first, to the third input of the first adder and to the input of the third delay element, the output of which is connected to the second input of the second adder and through a register connected to the second input The third sum A, the output of the first counter is connected to the third input of the second adder, the zero output of the first trigger is connected to the second input of the first element I, and through the fourth differentiating element is connected to the second the third element OR, whose output is connected to the second input of the third counter, the single output of the first trigger is connected to the second input of the second element AND and through the fifth differentiating element connected to the second input of the fourth element OR whose output is connected to the second input of the second counter, the output element for blocking the flow generator generators block is connected to the second input of the second blocking element of the optimization block, the outputs of the sensors of random pulses of the flow generator block are connected to the corresponding but with the inputs of the first OR elements of the service phase modeling blocks, the outputs of the differentiating elements of the i-ro block of the modeling of the phases of the service phase are connected to the inputs of the first elements of the OR phase blocks of the differentiating elements of the k-ro model block-. The maintenance phase is connected to the inputs of the first OR element of the optimization block, characterized in that, in order to increase the modeling accuracy, a second counter and a prohibition element are inserted into each block of the service phase simulation, the information input of which is connected to the switch input the input of the second counter, the optimization unit further comprises a fourth delay element, the input of which is connected to the output of the first delay element, and the output is connected to the zero input of the third trigger In addition, the device additionally contains a priority service block, a contactor. the first group of inputs of the priority service unit is connected to the outputs of the second counters of the service phase simulation units, respectively, the first output of the priority service unit is connected to the control inputs of the prohibition elements of the service phase simulation blocks, the information input of the priority service unit is connected to the output of the third differentiating element of the optimization unit, the second output the priority service unit is connected to the second input of the optimization unit register and information inputs, the second counters of the service phase modeling units; the second group of outputs of the priority service unit is connected respectively to the inputs of the switches of the service phase modeling units.
Изобретение относитс к вычислительной технике, а именно к устройствам дл моделировани больших систем , и может быть использовано дл выбора количества каналов в фазах систем массового обслуживани по заданному критерию оптимизации с учетом приоритета фаз.The invention relates to computing technology, in particular, devices for modeling large systems, and can be used to select the number of channels in phases of queuing systems according to a given optimization criterion based on the phase priority.
Известно устройство дл моделиро вани сист,ем массового обслуживани содержащее блок моделей ветвей и вершин, выполненный на элементахA device for simulating a system for queuing, containing a block of models of branches and vertices, performed on the elements is known.
|Й, ИЛИ и триггерах, соединенных на наборном поле в соответствии с топологией графа СП.Th, or and triggers connected to a typesetting field in accordance with the topology of the graph SP.
Данное устройство не позвол ет 5 моделировать многоканальные системы массового обслуживани .This device does not allow 5 to simulate multichannel queuing systems.
Наиболее близким техническим решением к изобретению вл етс устройство дл моделировани систем 10 массового обслуживани , которое содержит k блоков моделировани фазы систекы массового обслуживани The closest technical solution to the invention is a device for simulating queuing systems 10, which contains k blocks of phase mapping system simulation.
и блок генераторов потоков за вок, входы и выходы которых соединены на наборном поле согласно топологии фаз системы массового обслуживани , причем блок генераторов потоков за вок содержит генератор тактовых импульсов , элемент запрета и датчики случайных импульсов, каждый блок моделировани фазы cиcтe 4ы массового обслуживани содержит элементы ИЛИ, эла 1енты И, триггеры, генераторы случайных временных интервалов, элементы НЕ, дифференцирующие элементы , первый дешифратор, счетчик и реверсивный счетчик, суммирующий вход которого соединен с выходом первого элемента ИЛИ, входы которого вл ютс группой входов блока моделировани фазы системы массового обслуживани , разр дные выходы реверсивного счетчика соединены с входами второго элемента ИЛИ,выход которого подключен к первым входам первого, второго и третьего элементов И, вторые входы котоЕч х соединены с выходами триггеров соответственно , входы которых подключены к входам первого деижфратора соответственно , входы которого соединены с разр дными выходами счетчика соответственно , вычитающий вход реверсиного счетчика подключен к выходу третьего элемента ИЛИ, входы которого соединены соответственно с выходами первого, втброго и третьего элементов И и подключены к входам первого, второго и третьего генераторов случайных временных интервалов соответственно, выход каждого из которых через одноименный элемен НЕ соединен с третьим входом одноименного элемента И, выход i-ro генератора случайных временных интервалов подключен к четвертому входу (i+l)-ro элемента И, выходы генераторов случайных временных интервалов соединены с входами дифференцирующих элементов соответственно, выходы которых вл ютс группой выходов блока моделировани фазы системы массового обслуживани , каждый блок моделировани фазы систеглы массового обслуживани дополнительно содержит ксмимутатор, выход которого соединен с входом счетчика, разр дные выходы реверсивного счетчика через второй дешифратор подключены к группе входов коммутатора, вход которого вл етс входом блока моделировани фазы системы массового обслуживани , выход элемента запрета блока генераторов потока за вок соединен с входами датчиков случай .ных импульсов, а выход генератора тактовых импульсов подключен кпервсму входу элемента запрета, блок оптимизации содержит элементы ИЛИ,and a block of flow generators of the application, the inputs and outputs of which are connected to the dial field according to the topology of the queuing system phase, the flow generator block of the application contains a clock, a prohibition element and random pulse sensors; each block of the 4th mass service phase simulation contains the elements OR, EL 1ENTI And, triggers, random time interval generators, NOT elements, differentiating elements, first decoder, counter and reversible counter, the summing input of which is connected With the output of the first element OR, whose inputs are a group of inputs of the block for modeling the phase of the queuing system, the discharge outputs of the reversible counter are connected to the inputs of the second element OR, the output of which is connected to the first inputs of the first, second and third elements AND, the second inputs of which are x connected to the outputs of the flip-flops, respectively, the inputs of which are connected to the inputs of the first dispenser, respectively, the inputs of which are connected to the discharge outputs of the counter, respectively, the subtracting input of the reverse The sensor is connected to the output of the third element OR, whose inputs are connected respectively to the outputs of the first, second and third elements AND and connected to the inputs of the first, second and third generators of random time intervals, respectively, the output of each of which is not connected to the third input of the same element And, the output of the random time interval generator i-ro is connected to the fourth input of the (i + l) -ro element I, and the outputs of the random time interval generators are connected to the differential inputs respectively, the outputs of which are the group of outputs of the block of simulation of the phase queuing system, each block of simulation of the phase of the queuing system additionally contains a switch, the output of which is connected to the input of the counter, the discharge outputs of the reversible counter through the second decoder are connected to the group of inputs of the switch, the input which is the input of the queuing system phase simulation unit, the output of the prohibition element of the flow generator block is connected to the input The sensors provide a case of pulse, and the output of the clock generator is connected to the input of the prohibition element, the optimization block contains the elements OR,
элементы запрета, элементы задержки, дифференцирующие элементы, триггерыj дешифратор, регистр, счетчики, .сумматоры , причем выход первого элемента ИЛИ соединен с первым входом первого элемента запрета, выход которого соединен с первым входом первого счет- prohibition elements, delay elements, differentiating elements, triggers j decoder, register, counters, accumulators, the output of the first OR element is connected to the first input of the first prohibition element, the output of which is connected to the first input of the first account-
чика, разр дные выходы которого соединены с входами даиифратора, один выход которого подключен к входуChika, the bit outputs of which are connected to the inputs of daifrator, one output of which is connected to the input
0 первого дифференцирующего элемента, другие выходы дешифратора соединены с входами второго элемента ИЛИ, выход которого соединен с входом второго дифференцирующего элемента, вы5 ход которого соединен со счетным входом первого триггера и с единичным входсм второго триггера, нулевой выход которого соединен с входом второго элемента запрета, выход которого соединен с первыми входами0 of the first differentiating element, other outputs of the decoder are connected to the inputs of the second OR element, the output of which is connected to the input of the second differentiating element, the output of which is connected to the counting input of the first trigger and to the single input of the second trigger, zero output of which is connected to the input of the second prohibition element, the output of which is connected to the first inputs
первого и второго элементов И, выхолы которых подключены к первым входам Второго и третьего счетчиков соответственно , выходы которых соединены с первым и вторым входами первого сум- the first and second elements And, the outputs of which are connected to the first inputs of the Second and third counters, respectively, whose outputs are connected to the first and second inputs of the first sum
5 матора, выход первого сумматора сеединен с первым входом второго сумматора , выход которого соединен с первым входом третьего сумматора, , выход которого подключен к входу5 mators, the output of the first adder is connected to the first input of the second adder, the output of which is connected to the first input of the third adder, the output of which is connected to the input
0 третьего дифференцирующего элемента , выход которого вл етс выходом блока оптимизации и через первый элемент задержки соединен с нулевьпл входом третьего триггера, единич5 ный выход которого подключен к второму входу первого элемента запрета, выход первого дифференцирующего элемента соединен с единичным входом , третьего триггера, нулевым входом0 of the third differentiating element whose output is the output of the optimization unit and through the first delay element is connected to the zero input of the third trigger, whose single output is connected to the second input of the first prohibition element, the output of the first differentiating element is connected to the single input of the third trigger, zero input
0 второго триггера, с первьЕМи входами третьего и четвертого элементов ИЛИ и с входом второго элемента задержки , выход которого подключен к вторсму входу первого счетчика, к третьг ему входу первого сумматора и к входу третьего элемента задержки, выход которого соединен с вторьм входом второго сумматора и через регистр подключен к второму .входу третьего сумматора , выход первого счетчика сое0 динен с третьим входом второго сумматора , нулевой выход первого триггера подключен к второму входу первого элемента И и через четвертый дифференцирующий элемент соединен с вто5 рым входом третьего элемента ИЛИ, выход которого подключен к второму входу третьего счетчика, единичный выход первого триггера соединен с вторым входом второго элемента И и0 of the second trigger, with the first inputs of the third and fourth OR elements and with the input of the second delay element, the output of which is connected to the second input of the first counter, to the third input of the first adder and to the input of the third delay element, the output of which is connected to the second input of the second adder and through the register is connected to the second input of the third adder, the output of the first counter is connected to the third input of the second adder, the zero output of the first trigger is connected to the second input of the first element And through the fourth differential tsiruyuschy element is connected to the third input vto5 ring OR, the output of which is connected to the second input of the third counter, a single output of the first flip-flop coupled to a second input of the second AND gate and
0, через п тый дифференцирующий элемент подключен к второму входу четвертого ;элемента ИЛИ,выход которого подключен к второму входу второго счетчика,выход элемента запрета блока генерае тора потока за вок соединен с вторь0, through the fifth differentiating element is connected to the second input of the fourth; the OR element, the output of which is connected to the second input of the second counter, the output of the prohibition element of the flow torch block of the flow unit is connected to the second
.входом второго элемента запрета бло оптимизации, единичный выход третьего триггера блока оптимизации подключен к второму входу элемента запрета блока генераторов потока за вок, группа входов i-ro блока моделировани фазы систем массового об.служивани (, п) соединена соответственно с группой входов (i-l)-ro блока моделировани фазы системы массового обслуживани , группа выходов k-ro блока моделировани фазы систем массового обслуживани подключена к группе входов блока оптимизации , выходы которого соединены с входами всех коммутаторов блоков моделировани фазы систем массового обслуживани . устройство позвол ет .моделировать .многофазные многоканаль ные системы массового обслуживани с оптимальным выборе количества каналов обслуживани в фазах до допустимой веро тности времени пребывани за вок в системе т.е. Р (t То ) Рд , где Р (t Т) веро тность того, что врем пребывани за вок в системе меньше допустимого; Рд - допустима веро тность времени пребывани за вки в системе C2J.By the input of the second block element of the optimization block, the single output of the third trigger of the optimization block is connected to the second input of the block bar element of the flow generator unit, the group of inputs of the i-ro block of the phase simulation of the mass-servicing systems (, p) is connected respectively to the group of inputs (il ) -ro block queuing system phase modeling unit, the output group of the k-ro block modeling unit of the queuing system systems is connected to the input unit group of the optimization unit, the outputs of which are connected to the inputs of all switches queuing system phase simulation units. the device allows one to simulate multiphase multichannel queuing systems with an optimal choice of the number of service channels in the phases up to the permissible probability of the queuing time in the system i.e. P (t To) Pd, where P (t T) is the probability that the residence time in the system is shorter than the allowable one; RD — The time allowed for the application to remain in the C2J system is acceptable.
Недостатке прототипа вл етс то, что в процессе оптимизации систем массового обслуживани производитс одновременное изменение допустимой длины очереди в каждой фазе СМО без учета их степени важноети (приоритета). &лесте с тем в реальных многофазных системах массового обслуживани , репиющих распределительные задачи, отдельные фазы неравнозначны, например при распределении каналов передачи данных на сет х вычислительных центров коллективного пользовани , автотранспорта на транспортных сет х и др.The disadvantage of the prototype is that in the process of optimizing the queuing systems, the permissible length of the queue is simultaneously changed in each phase of the QS without taking into account their degree of importance (priority). & so in real multiphase queuing systems replicating distribution tasks, separate phases are unequal, for example, when distributing data transmission channels to networks of computer centers for collective use, vehicles on transport networks, etc.
Цель изобретени - повышение точ ности моделировани .The purpose of the invention is to improve the accuracy of modeling.
Цель достигаетс тем, что в устройство дл моделировани систем масового обслуживани , содержацее блок генераторов потоков за вок, состо щий из последовательно соединенных генератора тактовы х ттульсов , элемента запрета, выход которого подключен к входам датчиков случайных импульсов, k блоков моделировани фаз обслуживани , кажды из которых содержит элементы ИЛИ, элементы И, элементы НЕ, триггеры, генераторы случайных вршленных интёрвалов , дифференцирующие элементы два деишфратора, счетчик, коммутатор и реверсивный счётчик,.суммиру .кадий вход которого соединен с первого элемента ИЛИ, разр дные The goal is achieved by including in the device for modeling mass service systems, a block of flow generators, consisting of series-connected clock generators, a prohibition element, the output of which is connected to the sensor inputs of random pulses, k service phase simulation blocks, each which contains elements OR, elements AND, elements NOT, triggers, generators of random resolved intervals, differentiating elements two deisfratora, a counter, a switchboard and a reversible counter, .sum .kady have an input coupled to the first OR element, The discharge
выходы реверсивного счетчика соединены с входами второго элемента ИЛИ, выход которого подключен к первым входам элементов И, вторые входы которых соединены с выходами триггеров соответственно,входы котоЕ 1Х подключены к выходам первого дешифратора соответственно, входы которого соединены соответственно с разр дными выходами счетчика, вычитающий вход реверсивного счетчика подключен к выходу третьего элемента .ИЛИ, входы которого соединены соответственно с выходами элементов И и входами генераторов случайных временных интервалов соответственно, выход каждого из которых соединен с входом соответствующего дифференцирующего элемента и через одноименный элемент НЕ соединен с третз.ьим входом одноименного элемента И, выход i-ro генератора случайных временных интервалов (i-1; п-1) соединен с четвертым входом (H-l)-ro элемента И, разр дные выходы реверсивного счетчика соединены соответственно с входами второго данифратора , выходы которого подключены соответственно к входам коммутатора,выхс ( которого соединен с зходом счетчика, JH блок оптимизации, содержащий элементы ИЛИ, элементы запрета, элемента задержки, дифференцирующие элементы , триггеры, дешифратор, регистр счетчики, сумматоры, причем выход первого элемента ИЛИ блока оптимизации соединен с первым входом первого элемента зап.рета, выход которого соединен с первым входом первого сЧетчика , разр дные выходы которого соединены с входа и деишфратора, один выход которого подключен к входу первого дифференцирующего элемента, другие выходы дешифратора соединены соответственно с входами второго элемента ИЛИ, выход которого соединен с входом второго дифференцирующего элемента,выход которого соединен со счетнымвходом первого триггера и с единичным входом второго триггера , нулевой выход которого соединен с входом второго элемента запрета , выход которого соединен с первыми входами первого и второго элементов И, выходы которых подкллючены к первым входам и третьего счетчиков соответственно, выходы которых соединены с первым и вторъал входами первого сумматора соответственно , выход первого сумматора соединен с первым входом второго сумматора, выход которого подключен к первому входу третьего сумматора, выход которого подключен к входу третьего дифференцирующего элемента , выход которого соединен с входом первого элемента задержки, единичный выход третьего триггера подклю-чен к. управл ющему входу элемента запрета блока генераторов потоков за вок и управл к цему входу первого элемента запрета блока оптимизации выход первого дифференцируюгцего эл мента которого соединен с единичныгл входом третьего триггера, нулевьм входсм второго триггера, с первыми входами третьего и четвертого тов ИЛИ и с входом второго элемента задержки, выход которого подключен к второму входу первого счетчика, к третьему входу первого сумматора и к входу третьего элемента задержк выход которого соединен с вторым вх дом второго сумматора и через регис подалючен к второму входу третьего сумматора, выход первого счетчика соединен с третьим входом второго сумматора, нулевой выход первого триггера подключен к второму входу первого элемента И, а через четвертый Дифференцирующий элемент соеди|нен с втоЕ«лм входом третьего элемента ИЛИ, выход которого подключен к второму входу третьего счет .чика, единичный выход первого триггера соединен с вторьм входом второго элемента И и через п тый дифференцирунздий элемент подключен к второму входу четвертого элемента ИЛИ, выход которого подключен к вто рому ВХОДУ второго счетчика, выход элемента запрета блока генераторов потоков за вок подключен к вторс у входу второго элемента запрета блок оптимизации, выходы датчиков случайных импульсов блока генераторов потоков за вок соединены соответственно с входами первых элементов ИЛИ блоков моделировани фаз обслуживани , выходы дифференцирующих элементов i-ro блока моделирова .ни фаз обслуживани соединены с входс ли первых элементов ИЛИ {i-t-l)блока моделировани фаз обслуживани выходы дифференцирующих элементов k-ro блока моделировани фаз обслуживани соединены с входами первого элемента ИЛИ блока оптимизации, в каждай блок моделировани фазы обслуживани дополнительно введены .второй счетчик и элемент запрета, инфо 5ационный вход которого подклю чен к входу коммутатора, выход элемента запрета соединен с управл ющим входом второго счетчика, в блок оптимизации дополнительно введен четвертый элемент задержки, вход которого соединен с выходе первого элемента задержки, а выход соединен с нулевым входом третьего триггера, дополнительно введен .бпок приоритетного обслуживани , причем перва группа входов блока приоритетного обслуживани соедине ,на с выходами вторых счетчиков бло ков моделировани фаз обслуживани соответственно, первый выход блока приоритетного обслуживани подключен к управл ющим входам элементов запрета блоков моделировани фаз обслуживани , информационный вход блока приоритетного обслуживани соединен с выходом третьего дифференцирующего элемента блока оптимизации , второй выход блока приоритетного обслуживани подключен к второму входу регистра блока оптимизации и информационньм входам вторнх счетчиков блоков моделировани фаз обслуживани , втора группа выходов блока приоритетного обслуживани соединена соответственно с входами коммутаторов блоков моделировани фаз обслуживани . На фиг. 1 изображена схема блока генераторов потоков за вок и блока моделировани фаз обслуживани ; на фиг. 2 - схемы блока оптимизации и блока приоритетного обслуживани . Устройство состоит из блока 1 генераторов потоков за вок, включающего генератор 2 тактовых импульсов , датчики Зо, 3...3б случайных импульсов, вырабатывающие случайные потоки за вок с заданньми законами-, распределени , моделирующие Ь источников информации, элемент 4 запрета, k блоков 5 моделировани фаз обслуживани , моделиругацнх звень обработки информации. Каждый блок 5 содержит элемент б запрета, первый 7, второй 8 и третий 9 элементы ИЛИ, реверсивный счетчик 10, первый и второй счетчики 11, 12, первый 13 и второй 14 дешифраторы , триггеры 15-17, элементы И 18-20, генераторы 21-23 случайных временных интервалов, элементы НЕ 24-26, дифференцирующие элементы 27-29, коммутатор 30. Блок 31 оптимизации содержит регистр 32, первый - четвертый элементы ИЛИ 33-36, первый - третий триггеры 37-39, первый -.третий сумматоры 40-42, дешифратор 43, первый - третий счетчики 44-46, первый четвертый элегленты задержки 47-50, первый - п тый дифференцирующие элементы 51 - 55, первый и второй элементы И 56-57, первый и второй элементы запрета 58, 59. Блок 60 приоритетного обслуживани содержит элемент запрета 61, дешифратор 62, группу элементов И 63-65, группу счетчиков 66-68, триггер 69, регистр 70 сдвига, группу элементов ИЛИ 71-73, элемент ИЛИ 74, переключатель 75, узел 76 коммутации , узел 77 ввода. На фиг. 1,2 обозначены св зи: 78 - св зь выхода одного из элементов И 63-65 группы блока 60 приоритетного обслуживани с входом коммутатора 30 соответствующего блока 5 моделировани фазы обслуживани ; 79 - св зь нулевого выхода триггера 69 блока приоритетного обслуживани с управл ющими входами элементо б запрета блоков 5 моделировани фаз обслуживани 80 - св зь выхода счетчиков 12 блоков 5 с входами эле мента ИЛИ 74 блока 60 приоритетного обслуживани ; 81 - св зь выхода узла 77 ввода с входами счетчиков 12 блоков 5; 82 - св зь выхода элемента 4 запрета блока 1 с информационным входом эле /1ента 59 запрета блока 31 оптимизации; 83 - св зь выхода третьего триггера 39 блока оптимизации с управл ющим входом элемента 4 запрета блока 1 генерато ров потоков импульсов. При необходимости моделировани системы массового обслуживани ,фазы обслуживани в которой соединены не последовательно, возможна коммутаци Y с входами выходов YO Хо, Х, .,, Xq блоков 5 в соответствии с топологией графа. Выходы бл ка генераторов потоков За вок соеди н ютс с входами Ха,Х, ..,Хв блоков 5. Выходы УО , Y ,. о . YJ последне . го блока 5 соедин ютс с входами Ze , Z,.,c Zp блока оптимизации. Устройство работает следующим об разом. В исходном состо нии счетчики 10 44 - 46, сумматоры 40 - 42 и триггеры 15, 16, 47, 38, 39, 69 обнулены . В счетчике 11 записана 1,триг гер 17 находитс в единично состо нии. Выход кс 1мутатора 30 скоммутирован со старшим разр дом дешифра.тора 14,,благодар чему установлена максимально допустима очередь за вок в рассматриваемой фазе. На выходах генераторов 21 - 23 случайных временных интервалов сигналы отсутствуют . С помощью узла 77 ввода записана следующа информаци .В счетчик 12 записана допустима мини мальна очередь за вок дл рассматриваемой фазы, в регистр 32 записана доспутима интенсивность (Л.д ) потока за вок на выходе системы, в счетчики 66 - 68 записаны номера фаз в пор дке изменени уровней приоритета, а именно: в счетчик 6 записан номер фазы, имеющий первЕлй уровень приоритета, в счетчик 67 фазы, имеющий второй уровень приоритета и т.д., В узле 76 коммутации входы соединены с одноименными выходами. Переключатель 75 разамкнут . Циклический регистр сдвига 70 имеет единицу в нулеведа разр де. Потоки за вок с заданными законами распределени с выходов блока генераторов 1 поступают на входы блоков 5; (,k). При поступлений за вок на входы элемента ИЛИ 7 реверсивный счетчик 10 подсчитывает количество за вок, поступагадих на обслуживание и организует очередь . Сигнал о наличии за вок поступает с одного из выходов счетчика 10 через элемент ИЛИ 8 на входы элементов И 18-20. На другие входы элемента И 18 поступают единичные сигналы с выхода триггера 17 и элемента НЕ 26. Поэтому на выходе элемента И 18 по вл етс сигнал, который запускает генератор 23 обслуживани , моделирующий процесс обслуживани за вки, и через элемент ИЛИ 9 вычитает из счетчика 10 единицу. Сигнал с выхода генератора 23 инвертируетс элементом НЕ 26 и закрывает элемент И 18, запреща поступление новой за вки на обслуживание. После окончани обслуживани сигнал, продифференцированный дифференцИ-рующим элементом 29, поступает на выход YP фазы. Как только очередь достигнет максимально допустимого значени , определ емого старшим разр дом реверсивного счетчика 10 на выходе комглутатора 30 по витс сигнал, увеличивающий показание счетчика 11 на единицу. Сигнал с выхода , дешифратора 13 переводит триггер 16 в единичное состо ние. Единичный сигнал с выхода триггера 16 поступает на вход элемента И 19. На другие входы элемента И 19 поступают сигналы с выходов элемента ИЛИ 8, генератора 23 обслуживани и элемента НЕ 25. Первый и второй поступают только при наличии за вок в очереди и зан тости генератора 23 обслуживгши , а третий в случае незан тости генератора 22 обслуживани . Сигнал с выхода элемента И 19 запускает генератор 22 обслуживани и через элемент ИЛИ 9 уменыпает число за вок в очереди на единицу. При следующем переполнении реверсивного счетчика 10 ко1и 1утатор 30 вновь пропустит один импульс на счетчик 11. Содержимое счетчика 11 снова увеличиваетс на единицу и сигнал с соответствующего выхода дешифратора 13 переведет соответствующий триггер в единичное состо ние , включа очередной кангш обслуживани . Поток импульсов с выходов Ye ,Y,... , . . , последнего звена систеглы через входы Zo ., 2д ,. . . ZP , элемент ИЛИ 33 и открытый элемент запрета 58 поступает на счетчик .числа испйтаний 44. Импульсы счета с (п-1) выходов дешифратора 43 через элемент ИЛИ 34 к дифференцирующий элемент 52 поступают на счетный вход триггера 37 и, перебрасыва его поочередно в единичное и нулевое состо ние, открывают поочередно элементы И 56, 57.the outputs of the reversible counter are connected to the inputs of the second element OR, the output of which is connected to the first inputs of the elements AND, the second inputs of which are connected to the outputs of the trigger, respectively, the inputs of which 1X are connected to the outputs of the first decoder respectively, the inputs of which are connected respectively to the bit outputs of the counter, the subtracting input reversible counter connected to the output of the third element. OR, the inputs of which are connected respectively to the outputs of the elements And the inputs of the generators of the random time interval accordingly, the output of each of which is connected to the input of the corresponding differentiating element and through the element of the same name is NOT connected to the third input of the element of the same name AND, the output of the i-ro generator of random time intervals (i-1; n-1) is connected to the fourth input (Hl ) -ro of the And element, the bit outputs of the reversible counter are connected respectively to the inputs of the second Danifrator, the outputs of which are connected respectively to the inputs of the switch, the output (of which is connected to the counter of the switch), JH optimization unit containing the elements OR, prohibition elements, delay elements, differentiating elements, triggers, decoder, register counters, adders, the output of the first element OR of the optimization block is connected to the first input of the first element, whose output is connected to the first input of the first counter, whose outputs connected to the input and deshfratora, one output of which is connected to the input of the first differentiating element, the other outputs of the decoder are connected respectively to the inputs of the second element OR, the output of which is connected to the input of the second differentiating element whose output is connected to the counting input of the first trigger and with a single input of the second trigger, zero output of which is connected to the input of the second prohibition element, the output of which is connected to the first inputs of the first and second elements And whose outputs are connected to the first inputs and the third counters, respectively whose outputs are connected to the first and second inputs of the first adder, respectively, the output of the first adder is connected to the first input of the second adder, the output of which is connected to the first at the input of the third adder, the output of which is connected to the input of the third differentiating element whose output is connected to the input of the first delay element block optimization, the output of the first differential element of which is connected to the single input of the third trigger, zero input and the second trigger, to the first inputs of the third and fourth terminals OR and to the second input the delay element, the output of which is connected to the second input of the first counter, to the third input of the first adder and to the input of the third delay element of which the output is connected to the second input of the second adder and through regis is supplied to the second input of the third adder, the output of the first counter is connected to the third input the second adder, the zero output of the first trigger is connected to the second input of the first element AND, and through the fourth differentiating element is connected to the second "lm input of the third element OR whose output is connected to the second the first output of the first trigger is connected to the second input of the second element AND, and through the fifth differentiation element is connected to the second input of the fourth element OR whose output is connected to the second INPUT of the second counter, the output of the prohibition element of the flow generator block An optimization block is connected to the second terminal at the input of the second prohibition element; the outputs of the random pulse sensors of the flow generator block are connected respectively to the inputs of the first OR elements of the phase simulation modules about serving, the outputs of the differentiating elements of the i-ro block of the simulation of the service phases are connected to the inputs of the first elements of the OR phase block of the simulation of the phases of the service outputs of the differentiating elements of the k-ro block of the simulation of the phases of the service block connected to the inputs of the first OR block of the optimization block in each block Simulations of the service phase are additionally introduced. The second counter and the prohibition element, whose info input input is connected to the switch input, the output of the prohibition element is connected to the control input of the second counter. a, the fourth delay element is additionally introduced into the optimization unit; its input is connected to the output of the first delay element, and the output is connected to the zero input of the third trigger, the priority service input is additionally entered, and the first group of inputs of the priority service block is connected the service phase simulation blocks, respectively, the first output of the priority service block is connected to the control inputs of the prohibition elements of the service phase simulation blocks, the ion input of the priority service unit is connected to the output of the third differentiating element of the optimization unit, the second output of the priority service unit is connected to the second input of the register of the optimization unit and the information inputs of the second counters of the service phase modeling units, the second group of outputs of the priority service unit are connected respectively to the inputs of the switches of the phase modeling units service. FIG. Figure 1 shows the flow generator block of the application and the service phase simulation block; in fig. 2 shows the optimization block and priority service block diagrams. The device consists of a unit 1 of flow generators of the application, including a generator of 2 clock pulses, sensors Zo, 3 ... 3b random pulses, generating random flows of the application with predetermined laws, distributions, simulating b sources of information, prohibition element 4, k blocks 5 service phase simulations, model information processing links. Each block 5 contains a prohibition element b, the first 7, the second 8 and the third 9 elements OR, the reversible counter 10, the first and second counters 11, 12, the first 13 and the second 14 decoders, triggers 15-17, elements 18-20, generators 21-23 random time intervals, elements NOT 24-26, differentiating elements 27-29, switch 30. Optimization unit 31 contains register 32, first - fourth elements OR 33-36, first - third triggers 37-39, first - third adders 40-42, a decoder 43, the first - the third counters 44-46, the first fourth delay delay elements - 47-50, the first is the fifth differential The first elements 51 - 55, the first and second elements are And 56-57, the first and second elements of the prohibition 58, 59. The priority service unit 60 contains the prohibition element 61, the decoder 62, the group of elements And 63-65, the group of meters 66-68, the trigger 69, shift register 70, element group OR 71-73, element OR 74, switch 75, switching node 76, input node 77. FIG. 1.2 denotes the links: 78 is the output link of one of the elements And 63-65 of the group of the priority service unit 60 to the input of the switch 30 of the corresponding service phase modeling unit 5; 79 - connection of the zero output of the trigger 69 of the priority service unit with the control inputs of the prohibition element of the blocks 5; simulation of the service phase 80; communication of the output of the counters 12 of the block 5 with the inputs of the element OR 74 of the priority service block 60; 81 — coupling of the output of input node 77 with inputs of counters 12 of blocks 5; 82 - connection of the output of the element 4 of the prohibition of block 1 with the information input ele / 1enta 59 of the prohibition of the block 31 optimization; 83 shows the coupling of the output of the third flip-flop 39 of the optimization unit with the control input of the prohibition element 4 of the block 1 of the pulse-flux generators. If it is necessary to simulate a queuing system, the service phases in which are not connected in series, it is possible to switch Y to the inputs of the outputs YO Ho, X,. ,, Xq of blocks 5 in accordance with the topology of the graph. The outputs of the block of the flow generators are connected to the inputs Xa, X, .., Xv of the blocks 5. The outputs of the isolator, Y,. about . YJ is the last. The first block 5 is connected to the inputs Ze, Z,., c of the optimization block Zp. The device works as follows. In the initial state, the counters are 10 44 - 46, the adders 40 - 42 and the triggers 15, 16, 47, 38, 39, 69 are reset. In counter 11, 1 is recorded, the trigger 17 is in a single state. The output of the 1m switch 30 is connected with the high-order bit of the decoder 14, so that the queue of the request in the considered phase is set as maximum as possible. At the outputs of the generators 21 - 23 random time intervals, there are no signals. Using the input node 77, the following information is recorded. Counter 12 contains the permissible minimum queue of the quota for the phase in question, the register 32 recorded the allowable intensity (LD) of the quota flow at the system output, counters 66 - 68 recorded the phase numbers in in the order of changing the priority levels, namely: the phase number 6 is recorded in the counter 6, having the first priority level, the phase counter 67 having the second priority level, etc. In the switching unit 76, the inputs are connected to the same outputs. Switch 75 is open. The cyclic shift register 70 is one in zero-size bit. Flows of quotes with given distribution laws from the outputs of the generator block 1 are fed to the inputs of blocks 5; (, k). When receipts are received at the inputs of the element OR 7, the reversible counter 10 counts the number of requests for servicing and organizes the queue. A signal on the presence of a request is received from one of the outputs of the counter 10 through the element OR 8 to the inputs of the elements 18-20. The other inputs of the AND 18 element receive single signals from the output of the trigger 17 and the NOT 26 element. Therefore, the output of the AND 18 element is a signal that starts the service generator 23, simulating the process of servicing the application, and through the OR 9 element subtracts from the counter 10 unit The signal from the output of the generator 23 is inverted by the element HE 26 and closes the element AND 18, prohibiting the receipt of a new application for service. After the termination of the service, the signal differentiated by the differentiating element 29 enters the output of the YP phase. As soon as the queue reaches the maximum permissible value, determined by the high-order bit of the reversible counter 10 at the output of the commutator 30, a signal is added that increases the counter 11 by one. The signal from the output of the decoder 13 translates the trigger 16 into one state. A single signal from the output of the trigger 16 is fed to the input of the element And 19. The other inputs of the element And 19 receive signals from the outputs of the element OR 8, the generator 23 of the service and the element NOT 25. The first and second are received only if there are requests in the queue and the generator is busy 23, and the third in the event of a service generator 22 being out of service. The signal from the output of the AND 19 unit starts the service generator 22 and, through the OR element 9, decreases the quotation number in the queue by one. At the next overflow of the reversible counter 10, the shooter 30 again misses one pulse to the counter 11. The contents of the counter 11 are again increased by one and the signal from the corresponding output of the decoder 13 switches the corresponding trigger to the one state, including the next service threshold. Pulse flow from the outputs Ye, Y, ...,. . , the last link is sistegly through the inputs Zo., 2d,. . . ZP, the element OR 33 and the open element of the ban 58 enters the counter. The number of tests 44. The counting pulses from (n-1) outputs of the decoder 43 through the element OR 34 to the differentiating element 52 arrive at the counting input of the trigger 37 and transferring it alternately to a single and the zero state, And alternately open the elements And 56, 57.
С приходом первого импульса счета триггеры 38 и 37 устанавливаютс в единичное состо ние. Сигнал с единичного выхода триггера 38 открывает элемент запрета 59 и импульсы от тактового генератсча 2 поступают на входы элементов И 56, 57. Сигнал с единичного выхода триггера 37 открывает элемент И 56, в результате чего тактовь1е импульсы поступают на счетчик 45. Счетчик 45 подсчитывает тактовые импульсы до тех пор, пока триггер 37 не будет перебрсшен в нулевое состо ние еледующим импульсом счета. Таким образом счетчик 45 подсчитывает врем t между первым и вторым импульсами потока обслуженных за вок. Одновременно с единичного выхода триггера 37 через дифференцируквдий элемент 54, элемент ИЛИ 35 форютруетс сигнал Чтение, который, поступа на вход счетчика 46, считывает , его содержимое в сумматор 40. Так как в данный момент времени в счетчике 46 информации нет, сно, что в сумматор 40 информации не поступает.With the arrival of the first counting pulse, the triggers 38 and 37 are set to one. The signal from the single output of the trigger 38 opens the prohibition element 59 and the pulses from the clock 2 come to the inputs of the And 56, 57 elements. The signal from the single output of the trigger 37 opens the And 56, resulting in the clock pulses to the counter 45. The counter 45 counts the clock pulses until trigger 37 has been shifted to the zero state by a suitable count pulse. Thus, the counter 45 counts the time t between the first and second pulses of the flow served by the wok. Simultaneously from the single output of the trigger 37 through the differentiation element 54, the element OR 35 forms the signal Read, which enters the input of the counter 46, reads its contents into the adder 40. Since there is no information in the current time 46, it is clear that the adder 40 information is not received.
С приходом следующего импульса обслуженного потока триггер 37 устанавливаетс в нулевое состо ние.Сигнал с нулевого выхода триггера открывает элемент И 57, через который тактовые импульсы проход т на счетчик 46, подсчитыва врем ta между вторьм и третьим импульсами обслужен ного потока. Одновременно фоЕ 4Ируетс сигнал Чтение, который через элемент 55 и элемент ИЛИ 36 поступает на вход счетчика 45, считьдаа накопленную информацию в сумматор 40With the arrival of the next pulse of the served stream, the trigger 37 is set to the zero state. The signal from the zero output of the trigger opens the element 57, through which the clock pulses pass to the counter 46, counting the time ta between the second and third pulses of the served stream. At the same time, FOU 4Is read signal, which, through element 55 and element OR 36, is fed to the input of counter 45, counting the accumulated information into the adder 40
После счета (п-1) импульсов в сумматоре 40 накопитс суммарное врем между импульсами ( tj-f .,.+ 4- ttiM ) обслуженного потока. С приходом п-го импульса сигнал по витс на п-ном выходе дешифратора 43 и через элемент 51 устанавливает триггер 39 в единичное состо ние,обеспечива запрет на элементах запрета 4, 58. Триггер 38 устанавливаетс в нулевое состо ние, подава сигнал запрета на элемент запрета 59. Одновременно импульс с выхода элемента 51 через элементы ИЛИ 35, 36 поступает на входы Чтение счетчиков 45 46. Так как содержимое одного из них было уже считано (п-1 )-ым импульсом и в нем нет информации, то чтение происходит лишь из того счетчика , который подсчитал врем tj, между п-1 и п-ам импульсами. С приходом п-го импульса в сумматоре 40 находитс cyriMa ti .After counting (n − 1) pulses, adder 40 accumulates the total time between pulses (tj-f.,. + 4- ttiM) of the flow served. With the arrival of the p-th pulse, the signal is wired at the n-th output of the decoder 43 and through element 51 sets the trigger 39 to the one state, prohibiting the prohibition elements 4, 58. The trigger 38 is set to the zero state, giving the prohibition signal to the element prohibition 59. At the same time, the impulse from the output of element 51 through the elements OR 35, 36 goes to the inputs Reading counters 45 46. Since the contents of one of them have already been read out (n-1) -th pulse and there is no information in it, only the from the counter that calculated the time tj, between n-1 and n-th pulses. With the arrival of the nth pulse, cyriMa ti is found in the adder 40.
Импульс с выхода элемента 51, задержанный элементом задержки 48 на врем суммировани сумматором. 40 The pulse from the output of the element 51, delayed by the delay element 48 at the time summation by the adder. 40
двух последних чисел, поступает на вход Чтение счетчика 44 и сумматора 40. Число обслуженных за вок (п) переписываетс из счетчика 44 в сумматор 41, где производитс операци делени . В результате делени получаетс интенсивность Jt n/f U.the last two numbers, is fed to the input. Reading the counter 44 and the adder 40. The number of serviced customers (n) is rewritten from the counter 44 to the adder 41, where the division is performed. As a result of the division, the intensity Jt n / f U is obtained.
После задержки элементом 49 импульс Чтение переписывает содержимое сумматора 41 и информацию, содержащуюс в регистре 32 в сумматор 42. В сумматоре 42 величина интенсивности обслуженного потока за вок Л. , полученна в результате расчета, сравниваетс с допустимой интенсивностью (Aq) . При 3.- на выходе знакового разр да cyN iaTopa 42 по вл етс сигнал, который через дифференц11рующий элемент 53 поступает элемента задержки 47 и через открытый элемент запрета 61 - на сдвигающий вход циклического регистра сдвига 70. Единица наход ща с в нулевом разр де регистра сдвига 70, сдвигаетс на один разр д вправо. Сигнал, по вл ющийс на выходе первого разр да регистра сдвига 70, через узел 76 коммутации считывает содержимое счёчика 66. С выходов счетчика 66 информаци поступает через элемент ИЛИ 71-73 на входы дешифратора 62. На соответствующем выходе дешифратора 62 по вл етс сигнал, который через один из элементов И 63-65 поступает на выход 78i. (. ,k) и далее на вход 78t, (,k) соответствующего блока 5. Например,если первый уровень приоритета имеет второй блок 5, то с выходов счетчика 6 через элементы ИЛИ 71-73 на дёщифратор 62 поступает код числа два. На втором выходе дешифратора 62 по вл етс сигнал, который поступает на вход элемента И 64. С выхода элемента 47 задержки на входы элментов И 63-65 поступает сигнал, задержанный на врем определени приоритетной фазы. С выхода элемента И 64 сигнал поступает на выход 78г, на вход 78 второго блока 5 и далее на вход коммутатора 30„ При этом выход коммутатора 30 подключаетс к следующему в сторону уменьшени разр д дешифратора 14. Допустима длина очереди в фазе уменьшаетс на единицу. Сигнал, поступающий через элемент 50 задержки на вход тригтера 39, устанавливает этот триггер в нулевое состо ние и снимает сигналы запрета с элементов 4, 58. Устройство дл моделировани систем массового обслуживани возобновл ет работу.After a delay by element 49, a pulse Read rewrites the contents of adder 41 and the information contained in register 32 into adder 42. In adder 42, the intensity of the served flow of quotes L. compared with the allowable intensity (Aq). When 3.- at the output of the cyN iaTopa 42 bit bit, a signal appears which, through the trimming element 53, arrives at the delay element 47 and, through the open inhibit element 61, to the shift input of the cyclic shift register 70. The unit is in the zero-bit dereg. shift 70 is shifted one bit to the right. The signal appearing at the output of the first bit of the shift register 70 reads the contents of the counter 66 through the switching node 76. From the outputs of the counter 66, information flows through the OR element 71-73 to the inputs of the decoder 62. At the corresponding output of the decoder 62, a signal appears which through one of the elements And 63-65 enters the output 78i. (., k) and then to the input 78t, (, k) of the corresponding block 5. For example, if the first priority level has the second block 5, then from the outputs of the counter 6, the code number two is sent to the censor 62 through the OR 71-73 elements. At the second output of the decoder 62, a signal appears that arrives at the input of the element AND 64. From the output of the element 47 of the delay to the inputs of the elements 63-365, a signal is delayed during the time of determining the priority phase. From the output of the element 64, the signal goes to the output 78g, to the input 78 of the second block 5 and further to the input of the switch 30. At the same time, the output of the switch 30 is connected to the next downstream decoder 14. The length of the queue in phase decreases by one. The signal arriving through the entry delay element 50 of the trigger 39 sets this trigger to the zero state and removes prohibition signals from the elements 4, 58. The device for simulating queuing systems resumes operation.
вновь подсчитываетс величина : кГсравииваетс с Iq. При J.-.Xq на выходе сумматора 42 по вл етсй сигнал , который после дифференцировани элементом 53 поступает через открытый элемент 61 запрета на сдви гающий вход циклического регистра сдвига 70. Единица переписываетс из первого разр да во второй. С выхода второго разр да регистра сдвиг 70 через узел 76 коммутации па вход счетчика 67 поступает сигнал считы вающий содержимое счетчика.Допустим, второй уровень приоритета имеет фаз номер ft. С выходов счетчика 67 через элементы ИЛИ 71 - 73 на входы дешифратора 62 поступает код числа На k-oM выходе дешифратора 62 по вл етс сигнал, который поступает на вход элемента И 65. При по влении импульса на выходе элемента 47 задержки сигнал с выхода элемента И 65 поступает на выход 78к и далее на вход 78 k-ro блока 5. Коммутатор 30 этого блока уменьшает допустимую длину очереди в фазе на едини цу. Триггер 39 устанавливаетс в ну левое состо ние и снимает сигнал запрета с элементов 4, 58. Модель возобновл ет работу. Вновь вычисл етс величина 3- и сравниваетс с 3.j . Если ( уменьшение допустимой длины очереди на единицу происходит в фазе, имеющей следующий уровень приоритета. Циклический регистр сдвига 70 распредел ет управл ющие сигналы последовательно по всем заданным фазам системы массового обслуживани в соответствии с уровн ми приоритета фаз. Эта операци может повтор тьс циклически и заканчиватьс при выполнении услови Я Дс). В случае, если несколько фаз СМО имеют одинаковый уровень приоритета выход регистра сдвига 70, соответст вующий заданному уровню приоритета, подключаетс с помощью узла . 76 ком мутации к входам тех счетчиков, где записаны номера этих блоков. Например , если первый уровень приоритета имеет втора и седьма фазы, то выход первого разр да регистра сдвига 70 с помощью узла 76 коммутации под ключаетс к входам тех счетчиков, где записаны коды цифр два и семь. Это могут быть второй и седьмой «Сче чики. В том случае, если число фаз в системе массового обслуживани умен шено до г.. (т : k), количество разр дов циклического регистра сдвига должно быть уненьшено. Выход т-го разр да регистра сдвига 70 с помс ць узла 76 коммутации соедин етс с входом нулевого разр да регистра сдвига 70. С помощьй переключател 75 обеспечиваетс два режима работы устройства и в соответствии с этим решаетс две задачи. Если переключатель 75 разсмкнут, устанавливаетс указанный режим работы СМО. Если переключатель 75 заглкнут, то операци уменьшени допустимой длины очереди при выбранной по уровню приоритета фазе повтор етс до тех пор, пока очередь в рассматриваемой фазе не уменьшилс до занной. После этого (при условии ) действие передаетс в следующую по уровню приоритета фазу СМО. При этом устройство работает следугацим образом. Если при анализе интенсивности установлено , что . , то через элемент 61 запрета сигнал поступает на вход регистра сдвига 70, переписывает единицу из нулевого- разр да в первый. Этот хе сигнал через переключатель 75 устанавливает триггер 69 в единичное состо ние. При этом элемент 61 запрета закрываетс , а элемент запрета 6 открываетс . Из счетчика 66 информаци с номера фазы СМО, имеющей первый приоритет, через элемент ИЛИ 71- 73 поступает на дешифратор 62. На соответствующем выходе дешифратора по вл етс сигнал, который через соответствующий элемент И 63-65 поступает на вход 78 соответствующей фазы СМО. Коммутатор 30 этой фазы уменьшает допустимую длину очереди на единицу . Содержимое счетчика 12 увеличиваетс на единицу. Затем триггер 39 устанавливаетс в нулевое состо ние и модель возобновл ет работу. Рассчитываетс нова величина Я и сравниваетс с с , При вновь поступает сигнал на вход элемента 61 запрета и через элемент 47 задержки на чтение содержимого дешифратора 62. Поскольку 61 запрета закрыт, то сигнал поступает на вход 78t той же фазы СМО. Допус|тима длина очереди в этой фазе .уменьшаетс на единицу, а к содержиМому счетчика 12 прибавл етс едини;Ца . Когда счетчик 12 наполн етс (объем счетчика 12 равен числу вхо .доз коммутатора 30), на выходе его :старшего разр да по вл етс сигнал, который через выход 80{, , вход , элемент ИЛИ 74 устанавливает триггер 69 в нулевое cocтo ниei Элемент 61 запрета открываетс , а элемент запрета 6 закрываетс .Далее при приоритет передаетс следующей фазе (или следующим фазам) СМО. При на выходе сумматора 42 сигнал не вырабатываетс , поэтому триггер 39 сохран ет состо ние и элементы запрета 4, 58 останутс закрытыми. Процесс модеглировани заканчиваетс . Количество каналовthe value is again calculated: kG equals Iq. With J .-. Xq, the output of the adder 42 is a signal that, after being differentiated by element 53, passes through the open element 61 of the prohibition on the shift input of the cyclic shift register 70. The unit is rewritten from the first bit to the second. From the output of the second bit of the register shift 70, through the switching node 76 on the pa input to the counter 67, a signal is received that reads the contents of the counter. Suppose the second priority level has phase number ft. From the outputs of counter 67 through the elements OR 71 - 73, the code of the number goes to the inputs of the decoder 62 A signal arrives at the k-oM output of the decoder 62, which is fed to the input of the element 65. When a pulse appears at the output of the element 47, the signal from the output of the element And 65 goes to the output 78k and then to the input 78 of the k-ro block 5. The switch 30 of this block reduces the allowed queue length in phase by one. The trigger 39 is set to the zero state and removes the inhibit signal from elements 4, 58. The model resumes operation. The value of 3- is again calculated and compared with 3.j. If (a decrease in the permissible queue length by one occurs in a phase that has the next priority level. The cyclic shift register 70 distributes the control signals sequentially through all specified phases of the queuing system in accordance with the phase priority levels. This operation can be repeated cyclically and terminated when fulfilling the condition I DS). In case several phases of the QS have the same priority level, the output of the shift register 70, corresponding to the specified priority level, is connected with the help of the node. 76 com mutations to the inputs of those counters where the numbers of these blocks are recorded. For example, if the first priority level has the second and seventh phases, then the output of the first bit of the shift register 70 by the switching node 76 is connected to the inputs of those counters where the codes of digits two and seven are written. These can be the second and the seventh “Checks. In the event that the number of phases in the queuing system is reduced to g. (T: k), the number of bits of the cyclic shift register must be reduced. The output of the nth bit of the shift register 70 of the switching node 76 is connected to the zero-bit input of the shift register 70. Using the switch 75, two modes of operation of the device are provided and two tasks are solved accordingly. If switch 75 is open, the specified mode of operation of the QS is set. If the switch 75 is swapped, the operation of decreasing the allowable queue length at the phase selected at the priority level is repeated until the queue in the considered phase has decreased to the specified one. Thereafter (subject to) the action is transmitted to the next phase of the QS following the priority level. At the same time the device works in the same way. If the analysis of the intensity found that. then, through the prohibition element 61, the signal enters the input of the shift register 70, rewrites the unit from zero-bit to the first. This heh signal through switch 75 sets the trigger 69 to the one state. With this, prohibition element 61 is closed, and prohibition element 6 is opened. From the counter 66, information from the phase of the QS having the first priority through the OR element 71- 73 enters the decoder 62. At the corresponding output of the decoder, a signal appears that through the corresponding element 63-365 arrives at the input 78 of the corresponding phase of the QS. The switch 30 of this phase reduces the allowable queue length by one. The contents of counter 12 are incremented. Trigger 39 is then set to zero and the model resumes operation. The new value of I is calculated and compared to c. When the signal again arrives at the input of the inhibit element 61 and through the delay element 47 reads the contents of the decoder 62. Since the prohibition 61 is closed, the signal enters at the input 78t of the same QS phase. The permissible length of the queue in this phase is reduced by one, and one is added to the content of the counter 12; Ca. When the counter 12 is full (the volume of the counter 12 is equal to the number of inputs of the switch 30), the output of the high-order bit is a signal that through the output 80 {, input, the OR 74 element sets the flip-flop 69 to zero 61 prohibitions are opened, and prohibition 6 is closed. Next, priority is transferred to the next phase (or next phases) of the QS. At the output of the adder 42, the signal is not generated, so the flip-flop 39 keeps the state and the inhibit elements 4, 58 remain closed. The modulation process is over. Number of channels
Обслуживани в каждом звене системы равно cL +1, где оц; показание .счетчика 11 в i-й фазе СМО.Service in each link of the system is equal to cL +1, where ots; reading. counter 11 in the i-th phase of the QS.
Введение новых блоков и св зей между ними поэвсЗл ет повысить точность моделировани .The introduction of new blocks and the links between them makes it possible to increase the accuracy of modeling.
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU823454286A SU1067508A1 (en) | 1982-06-17 | 1982-06-17 | Device for simulating queueing systems |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU823454286A SU1067508A1 (en) | 1982-06-17 | 1982-06-17 | Device for simulating queueing systems |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| SU1067508A1 true SU1067508A1 (en) | 1984-01-15 |
Family
ID=21017115
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| SU823454286A SU1067508A1 (en) | 1982-06-17 | 1982-06-17 | Device for simulating queueing systems |
Country Status (1)
| Country | Link |
|---|---|
| SU (1) | SU1067508A1 (en) |
-
1982
- 1982-06-17 SU SU823454286A patent/SU1067508A1/en active
Non-Patent Citations (1)
| Title |
|---|
| 1. Авторское свидетельство СССР № 347763, кл. G 06 G 7/48, 1971, 2, Авторское свидетельство СССР 926663, кл. G 06 F 15/46, 1978 (прототип). * |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Greenberg et al. | Deflection routing in hypercube networks | |
| Weller et al. | Scheduling nonuniform traffic in a packet-switching system with small propagation delay | |
| WO1993018600A1 (en) | A method and a device for monitoring channel split data packet transmission | |
| US3366737A (en) | Message switching center for asynchronous start-stop telegraph channels | |
| SU1067508A1 (en) | Device for simulating queueing systems | |
| Cao | The maximum throughput of a nonblocking space-division packet switch with correlated destinations | |
| Papantoni-Kazakos et al. | A protocol for random multiple access of packets with mixed priorities in wireless networks | |
| Chang et al. | The behavior of a finite queue with batch Poisson inputs resulting from message packetization and a synchronous server | |
| SU1354203A1 (en) | Device for simulating information commutating units | |
| SU926663A1 (en) | Device for mass service system simulation | |
| SU922757A1 (en) | Device for simulating message routes and control of switching process in communication system | |
| SU1049916A1 (en) | Device for simulating polyphase queueing system | |
| SU935940A2 (en) | Apparatus for generating address of message switching centre | |
| SU1108456A1 (en) | Device for simulating queueing systems | |
| SU959087A1 (en) | Device for probabilistic simulating of queueing system | |
| SU1312599A1 (en) | Device for simulating the queueing systems | |
| SU1020830A1 (en) | Device for simulating adaptive computer systems | |
| SU1644156A1 (en) | Multiuser servicing system simulator | |
| SU1024929A1 (en) | Device for simulating servicing requests with different priorities | |
| SU940198A1 (en) | Information receiving and transmitting device | |
| SU415674A1 (en) | DEVICE FOR MODELING MASS SERVICE SYSTEMS | |
| Brown et al. | Poisson approximations for telecommunications networks | |
| SU1418730A1 (en) | Device for simulating mass service systems | |
| SU1272339A1 (en) | Device for simulating computer systems | |
| SU1658168A1 (en) | Data acquisition abd transmission system simulator |