SU1045403A1 - Накапливающий двоичный счетчик - Google Patents

Abstract

НАКАПЛИВАЮЩИЙ ДВОИЧНЫЙ СЧЕТЧ1Ж, содержащий входную шину, блок синхронизации, первый пороговый элемент ИЛИ, два пороговых элемента И , элемент НЕ и первую линию за:держки , вход которой соединен с выходом первого порогового элемента ;ИЛЙ первый вход которого соединён с выходом первого порогового эле- ; мента И,- выход элемента НЕ соединен .с первым вхрАсмл второго порогового , элемента И входна  шина соединена с зходом блока синхронизации, о тл и ч а ю и и и с   тем, что, с целью повышени  быстродействи , в него введе.ны втора  лини  задержки , св занна  с первой линией задержки неуравновешенной электромаг-. : ниткой св зью, второй пороговый элемент ИЛИ, два усилител  и .аттенюатор , вход которого соединен с первым входом первого порогового элемента И и с выходом первой линий задержки, выход второй линии задержки соединен с инверсным входом первого усилител  и с входом второго усилител , выход которого соединен с вторым входом первого порогового элемента И, выход которого .соединен с первым входом второго порогового элемента ИЛИ, выход которого соединен с BTopt i входе второго порогового элемента И, выход которого соединен с вхрдом второй линии задержки , выход первого усилител  соединен с вторыми входами первого и второго пороговых элементов ИЛИ, выходы блока синхронизации и аттенюатора соединены соответственно с третьим входом первого порогового элемента ИЛИ и с входом элемента lil НЕ. СП 4 О СО

Description

-Изобретение относитс  к импульсной технике, а именно к счетчикам .импульсов, в которых импульсы .непрерывно циркулируют в замкнутом шлейфе , содержащем линии задержки, и может быть применено в вычислительной технике и радиоприемной аппаратуре с цифровой -обработкой информации ....

Известен двоично-дес тичный счетчик импульсов, содержащий замкнутый контур циркул ции импульсов, образованный полусумматорс и, подключенным входом А и выходом S к линии задержки . Вход В и выход С полусумматора , соединенные с однобитовой линией задержки и элементом ИЛИ, образуют цепь переноса импульса в .следующий разр д Cl.

Недостатком данного устройства  вл етс  наличие цепи переноса импульса в следующий разр д, что ведет к снижению быстродействи .

Известен накапливающий двричный счетчик., содержащий линию задержки , три элемента И, элемент НЕ, триггер,.элемент ИЛИ, элемент задержки и блок синхронизации. Первый элемент И входами соединен с выходом линии задержки и .нулевым выходом триггера. Выход первого элемента И подключен к первому входу элемента ИЛИ, выход которого соединен с входом линии задержки. Второй элемент И входами соединен через элемент НЕ с выходом линии задержки и единичным выходом триггера, выход второго элемента И соединен с вторым входом элемента ИЛИ и через элемент задержки с нулевым входом триггера. Третий элемент И входом соединен с выходом блока-синхронизации , а выходом с единичным входом триггера, входна  шина соединена с входом блока синхронизации. В данном устройстве сокращено количество элементарных логических элементов , тем самым уменьшено врем  обработки импульса, т.е. увеличено быстродействие счетчика С2 .

Однако наличие цепи переноса импульса в следующий разр д, образованной вторым элементом и, элементом задержки,и триггером, ведет к снижению быстродействи  счетчика.

Цель изобретени  - повьанение быстродейс.тви .

Поставленна  цель достигаетс  тем, что в накапливающий двоичный счетчик, содержащий входную шину, блок (синхронизации, первый пороговый элемент ИЛИ, два пороговых элемента И, элемент НЕ и первую линию задержки, вход которой соединен с выходом первого порогового элемента ИЛИ, первый вход которого соединен с выходе первого порогового элемента И, выход элемента НЕ соединен с первым входом второго пороговрго элемента И, входна  шина соединена с входом блока синхронизации,вве-i дены втора  лини  задержки, св занна  с первой линией задержки неурав новешенной электромагнитной св зью, второй пороговый элемент ИЛИ, два усилител  и аттенюатор, вход которого соединен с первым входом первого порогового элемент-а И и с выходом первой линии задержки, выход второй линии задержки соединен с инверсным входом первого усилител  и с входом.второго усилител , выход которого соединен с вторым входом первого порогового элемента И, выхо которого соединен с первым входом второго порогового элемента ИЛИ, выход которого соединен с вторым входом второго порогового элемента И, выход которого соединен с входом второй линии задержки, выход первого усилител  соединен с вторыми входами, первого и второго пороговых элементов ИЛИ, выходы блока синхронизации и аттенюатора соединены сооветственно с третьим входом первого порогового элемента ИЛИ и входом элемента НЕ.

На фиг. 1 представлена схема накапливающего двоичного счетчика; :на .фиг. 2 и 3 - эпюры сигналов в характерных точках устройства.

Схема содержит св занные линии 1 и 2 задержки, логический блок 3, блок 4 синхронизации, усилители. 5 и 6, аттенюатор 7, элемент НЕ 8, пороговые элементы И 9 и 10, пороговые элемен ты ИЛИ 11 и 12, выходную шину 13 и входную шину 14.

Выход элемента ИЛИ 11 соединен с выходной шиной- 13 и с входом линии 1 задержки, выход которой соединен с входом аттенюатора 7 и с первым входом элемента И 10, выход которого соединен с первыми входами элементов ИЛИ 11 и 12, выход последнего из которых соединен с первым входом элемента И 9, второй вход которого соединен с выходом элемента НЕ 8, вход которого соединен с выходом аттенюатора 7, выход элемента И 9 соединен с входом линии 2 задержки, выход которой соединен инверсным входом усилител  5 и с входом усилите:л  б, выход которого соединен с вторым входом элемента И 10, выход усилител  5 соединен с вторыми входами элементов ИЛИ 11 и 12, входна  шина 14 соединена с входом блока- 4 синхронизации, выход которого соедрнен с третьим входом элемента ИЛИ 11.,

Логический блок 3 содержит усилители 5 и б, аттенюатор 7, элемент НЕ 8, элементы И 9 и 10 и элементы ИЛИ 11 и 12.

.На фиг, 2 обозначены эпюры 15-23 сигналов соответственно на выходе блока 4 синхронизации на входах св зных линий 1 и 2 задержки, на выходах линий 1 и 2 задержки, на выходе усилител  5, выходе элемента И10, на выходе элемента НЕ 8 и на выходе элемента ИЛИ 12.

На фиг. 3 обозначены эпюры 24-27 сигналов соответственно на выходах св занных линий 1м 2 задержки.и на выходах линий 1,2 задержки.

Накапливающий двоичный счетчик ч работает следующим образом.

До поступлени  на входную шину 14 счетчика счетных шлпульсов по св занным лини м 1 и 2 не распростран етс  ни один импульс. При этом на входы усилителей 5 и б и аттенюатора 7 подаютс  потенциалы, соответствующие логическому нулю. Следовательно , на вход элемента НЕ 8 также поступает логически О, а на его выходе будет логическа  1, Котора  подаетс  на вход элемента И 9. На другой вход элемента И 9 с выхода усилител  б через элемент И 10 и элемент ЙЛ.И 12 поступает логический О. На выходе элемента И 9 также будет логическа  1. С выхода усилител  5 и с выхода элемента Н 10 на вход элемента 11 ИЛИ подаетс  логический О А поскольку счетные шлпульсы с блока 4 синхронизации не поступают, то на всех входах элемента ИЛИ 11 будет логический О и, следовательно, на его выходе также будет логический О. Таким образом, на входы св занных линий 1 и 2 импульсы не подаютс  и нулев-ое состо ние счетчика  вл етс  устойчивым.

Пусть в момент-tg (фиг, 2, эпюра 15) с блока 4 синхронизации на вход элемента ИЛИ 11 подаетс  счетный импульс, тогда на входе линии 1 задержки (фиг. 2, эпюра 16) через врем  Т, определ емое суммарной задержкой в .логическом блоке 3 по вл етс  импульс положительной пол рности амплитуды А , На выходе линии 2 задержки (фиг. 2, эпюра 17) потенциал остаетс  равным нулю. При таком несимметричном возбуждении импульс, поданный на вход линии 1 задержки, при прохождении по св занным .пини м распадаетс  на лае пары импульсов. Это обусловлено неуравновешенностью электромагнитной св зи между лини ми, в результате чего синфазные и пр.отивофазные импульсы распростран ютс  в лини х с разной скоростью: синфазные со скороетьюVg противофазные со скоростью Электрическа  и магнитна  составл ющие св зи между лини ми 1 и 2, имеющими длину L , выбраны таким образом, что раз-.

ница между временем задержки

Г .. синфазных и временем

задержки Т2 Ь/У„едд

проти-вофазных импульсов св занн.1х лини х равна

Т,,

где Т период следовани  кодовых импульсов.

Таким образом, на выходах св занных линий 1 и 2 (фиг, 2, эпюры 18 и 19 ) через врем  .-i-f после подачи счетного импульса {по в т-. с  импульсы положительной пол рности с амплитудой А/2 (считаем, что потери в лини х отсутствуют), меньшей напр жени  срабатывани пороговых элементов 10-12, Поэтому на выход элемента И 10 импульс не пройдет и на входах элемен.тов 11 и 12 ИЛИ останутс  логические О (фиг, 2, эпюра 21), Положительный импульс с выхода линии 2 задержки, пройд  через инвертирующий усилитель 5, станет отрицательным, т.е. будет ниже логических элементов ИЛИ 11 и 12. Если при этом в момент tg + T с блока 4 синхронизации не поступает следук)щий счетный импу-льс, то на всех входах элементов ИЛИ 11 и 12 будут логический 0. С выхода элемента ИЛИ 12 логический . О поступает на вход элемента И.9, следовательно на выходе также останетс  логический 0.

Таким образом, импульсы положительной пол рности с амплитудой А/2, поступающие в монент времени на входы логического блока 3 через него не пройдут.

Далее через врем  Д-Ь, Т, (фиг, 2 эпюры 18 и 19) после по влени  синфазной пары импульсов на выходе св занных линий1 и 2 по витс  противофазна  пара импульсов с амплитудами (А/2) на выходе линии 1 и (-А/2) на выходе линии 2. Положительный и.мпульс поступает на вход аттенюатора 7, в котором его амплитуда еще уменьшаетс , в результате на входе элемента НЕ 8 будет логический О, поэтому  а выходе элемета НЕ 8 остаетс  логическа  1 (фиг. 2 , эпюра 22), Отрицательный импульс амплитуды (А/2/) с выхода линии 2 поступает на инвертирующий усилитель 5, имеющий коэффициент усилени  2. На выходе усилител - 5 по витс  положительный импульс амплитуды А большей (фиг. 2, эпюра 20), который поступает на входы элементов или 11 и 12, При этом на выходах элементов ИЛИ 11 и 12 по вл етс  логическа  1 (фиг. 2, эпюры 16 и 23), котора с выхода элемента ИЛИ 12 поступает на вход элемента И 9, на другом входе которой также присутствует

логическа  1. Следовательно, на выходе элемента И 9 по витс  логическа  1 (фиг. 2, sriropaj 17 К Таким Образом, логический блок 3 преобразует противофазную пары импульсов с амплитудами {А/2) и (-А/2) в синфазную пару с амплитудами 1 и 2 фиг. 2, эпюры 16 и 17 в момент ifl + T-t-T . т и распростран етс  вдоль св занных линий 1 и 2, со скоростью Vjjj,|c тр. и по вл етс  на выходах линий 1 и момент (фиг. 2, эпюры 18 и 19). Импульс с выхода линии 1 задержки поступает на вход аттенюатора 7, после прохождени  которого амплитуда импульс оказываетс  меньше Uf,op и, следовательно , на вход элемента НЕ 8 подаетс  логический О, а на его выходе будет логическа  1. Импульс с выхода линии 2 задержки проходит через неинвертирующий усилитель б с коэффициентом усилени  kg /2. На вход И 10 поступает импульс с выхода линии 1 задержки, имеющий амплитуду А, следовательно,- на выходе элемента И 10 по витс  логическа  1, котора  поступает на входы элементов ИЛИ, 11 и 12 (фиг. 2, эпюры 20 и 21 ), поэтому на их выходах также будет логическа  1.

Таким образом, на оба входа элемента И 9 поступает логическа  1

Логический блок 3 синфазную пару импульсов с амплитудой А пропускает без изменени  и, следовательно така  пара может циркулировать по .цепи, образованной логическим блоком 3 и св занными лини ми 1 и 2 1не6граничённо долго, до тех пор, пок не подан .новып -сметный импульс .

Стабильность амплитуды циркулирующих импульсов обеспечиваетс  логическими элементами 9 и 11, на выходах которых при превышении входного порогового уровн  формируетс  сигнал посто нной амплитуды.

Логические элементы 9 и 11 выполн ютс  со стробированием от блока 4 синхронизации (по аналогии с прототипс л цепи стробировани  не показаны ). После стробировани  импульсы поступают соответственно на входы св занных линий 1 и 2 одновременно и равными по амплитуде и длительности (при условии идентичности параметров логических элементов). За счет ограничени  полосы пропускани  св занных линий 1 и 2 в области высоких частот происходит раст гивание проход щих через них импульС9В , вследствие чего исключаетс  возможность несовпадени  импульсов стробировани  с импульсами, циркулирующими по петле запаздывающей обратной св зи.

Услови  устойчивой циркул ции в счетчике идеально синфазных импульсов совпадают с услови ми устойчивой циркул ции импульсов в обычном рециркул торе с синхронизацией.

Если в некоторый момент времени i. (фиг. 2 , эпюра 15 с блока 4 синхронизации поступает новый счетный импульс, то он, как и первый импульс, в процессе первой циркул ции распадетс  на две пары импульсов . Синфазна  пара, по вл юща с  на выходах линий 1 и 2 задержки в момент tp + (n-t-1) Т (.фиг. 2, эпюры 18 и 19), не проходит через логический блок 3, и в этот момент может быть подан следующий счетный импульс. Противофазна  пара-,оставша с  от одиночного импульса, по витс  на выходах св занных линий 1 и 2 задержки в момент ( + )Т--Т т.е. одновременно с по влением однофазной пары импульсов с амплитудой А, циркулирующих в счетчике после подачи импульса младшего разр да . Таким образом, в момент , ig + (ii4-l)T+ Tf, на входе логического блока 3 (фиг. 2, эпюры 18 и 19) поступает сигнал, представл ющий собой суперпозицию двух пар импульсов: синфазной с амплитудами А и противофазной с амплитудами (А/2) и (-А/2). При этом на вход усилител  6 поступает импульс с амплитудой А . На выходе усилител  б будет импульс амплитуды Д бол

.шей и

На вход аттенюатора 7

пор

и элемента И 10 поступает импульс амплитуды А+А/2 1,5А. Таким образом на входах элемента И 10 будут логические 1, следовательно, на ее выходе (фиг. 2, эпюра 21) и на выхо дах элементов ИЛИ 11 и 12 по витс  логическа  1 (фиг. 2, эпюры 16 и 23 ), котора  проходит на вход линии 1 задержки и на вход элемента И 9. Коэффициент ослаблени  аттенюатора 7 выбираетс  таким, чтобы импульс с амплитудой 1,5А, пройд  аттенюатор 7, имел амплитуду, большую и пор- Тогда на выходе элемента НЕ 8 по витс  логический О, который подаетс  на вход элемента И 9 (фиг. 2, эпюры 19), на выходе которой будет та;кже логический О (фиг. 2, эпюра 17). Таким образом, при приступлении на вход логическог блока 3 одновременно двух пар импульсов на вход св занных линий 1 и 2 задержки (фиг. 2, эпюры 16 и 17 ) поступает одиночный импульс, который далее преобразуетс  подобно первому счетному импульсу. В результате-в счетчике останетс  Циркулировать одна пара импульсов с амплитудой А и вpeмeнны 4 положением iff КТ-«-2Т , что соответствует

числу число поступивших с момента ip счетных импульсов) в последовательном двоичном коде, у которого млад1иий разр д занимает временное положение следующий t + КТ +2Т, и т.д. Таким образом , данна  схема накапливамщего двоичного счетчика осуществл ет перенос логической 1 в следующий разр д. Если этот разр д свободен, то процесс переноса заканчиваетс , если же в .этом разр де уже находитс  логическа  1, то она стираетс  и за следующий период циркул ции переноситс  в более старший разр д. Этот процесс повтор етс  до тех пор пока логическа  1 не займет свободный разр д.

На стабильность работы счетчика существенно вли ет разброс параметров элементов логического блока 3 (уровней логической 1, логического О и времен задержки .включени логических схем ), который приводит к неидентичности импульсов синфазной пары на входах св занных линий 1- и 2.

Дл  того, чтобы определить допустимую в.еличйну разброса, рассмотрим прохождение двух последовательных пар синфазных импульсов через св занные линии задержки. s.

Если на входы линий 1 и 2 в момент , t. и t поступают две пары неидеально синфазных импульсов (фиг. 3, эпюры 24 и 25), то через врем  Т на выходах линий 2 и 1 по в тс  две синфазные пары импульсов равной амплитуды t +Л )/2 и со сдвигом на Т относительно них две противофазные пары с амплкту ами (фкг. 3 эпюры 26 и 27). По вление противофазной пары на выходах линий обуслолено только не.идентичностью импульсов на входах линий 1 и 2, т.е. в конечном счете, разбросом параметров элементов логического блока.3. В момент времени t произойдет наложение синфазной и противофазной пар, в результате чего форма и амплитуда импульсов второй синфазной пары снова станут неодинаковыми (фиг. 3, зпюры 26 и 27).

Кроме разброса параметров элементов логического блока различие в амплитудах синфазной пары на выходах линий 1 и 2 могут быть вызваны неравенством волновых сопротивлений св занных линий. Частично они могут быть скомпенсированы подбором коэффициентов усилени  усилителей 5 и б и коэффициента затухани  аттенюатора 7. Кроме того, отклонени  волновых .сопротивлений от номинального значени  обычно невелики , поэтому вли ние сопротивлений св занных линий на стабильность

работы схемы можно не учитывать. Ол нако кроме разброса волновых сопро . тивлений погрешность в изготовлении св занных линий вызывает отклонение времен задержки импульсов от тре-5 буемой величины Т. . Если это:,

отклонение не превышает Т (0,24 Of5lt. , где tuc - длительность импульсов синхронизации (строб-импульсов ), счетчик продолжает устой0 чиво работать. Если счетчик обла дает емкостью восемь бит, дл  него; в петле циркул ции должно :умещатьс  дев ть импульсов, относительна  погрешность времени задержки лТ:, /Т. ,

5 не должна превышать {0,2-0, , 5-2,5% .(считаем, что )«

Допустимые величины относительных -погрешностей параметров элементов логического блока 3 (cf - коэф/1 фициента затухани  аттенюатора 7,

сС - пороговых напр жений логичес- . .ких элементов, ц коэффициента . усилени  инвертирующего усилител  5) и амплитуд импульсов на его вхо5 Де iffy определ ютс  из следующих требований: - максгш льна  амплитуда () импульсов (фиг. 3, эпюра 26, момент времени t,) после прохождени  аттенюатора 7 с максимально допустимым коэффициентом

затухани  K-j {-1+сГц) не должна древышать значени  порогового напр жени  ( 0 .элемента НЕ 8

5 А(,)К,()и„ор{ - и) .

минимальна  амплитуда 1,5А (1-cfд cynwapHoro импульса на выходе линии 1 после прохождени  аттенюатора 7 с

Q минимально допустимым коэффициенте затухани  Ik (I-cfj ) должна оставатьс  больше ьтаксимального значени  порогового напр жейи  ПОР ( элемента НЕ 8 минимальна  амплитуда А () импульса (фиг. 3, эпю5 ра 27, момент времени -tg) должна превышать максимальное значение порогового напр жени  Upop () элемента И 10

0 (-)VP(U)

амплитуда А сГ паразитного отрицательного выброса на выходе св занных линий (фиг. 3, эпюра 27), момент времени t после прохождени  ин5 вертирующего усилител  5 с макси- . мально допустимым коэффициентом уси- лeнк Kg( tff не должна превышать минимального значени  порогового напр жени  и« {l-cT,.) элемен0 та Ш1Н 11 . «

)Следовательно , самым жестким тре|бовавием  вл етс  второе условие.

Дл -его(выполнени  I при равенстве от носительных погрешностей - Г fи номинальных значений Unop 0,75 А; Ку 2; -, 0,6 необходимо , чтобы разброс перечисленных параметров логического блока 3 не превышал б%. Это необходимо учитывать при выборе элементной базы дл  изготовлени  счетчика.

. Таким образом, частота следовани импульсов в пачке, т.е. минимальное рассто ние Тр между импульсами соседних разр дов определ етс  собственным быстродействием логических . У прототипа же эта величина ограничиваетс  суммарным запаздыванием импульса в цепи переноса, включающей в себ  не менее трех последовательно соединенных логических схем. Поэтому частота следований импульсов в схеме прототипа существенно ниже предельного быстродейстВИЯ используемых логических схем. Поскольку в предлагаемом счетчике минимальный период подачи счетных импульсов T(l-«-N)Tf, , где N количество разр дов числа, то уменьшение величины Т, позвол ет уменьшить период Т при сохранении количества разр дов N . Таким образом, предлагаема  схема счетчика позвол ет обойтись без цепи переноса и

вследствии этого повысить быстродействие .

Claims (1)

1. НАКАПЛИВАЮЩИЙ ДВОИЧНЫЙ СЧЕТЧИК, содержащий входную шину, блок синхронизации, первый пороговый элемент ИЛИ, два пороговых элемента И , элемент НЕ и первую линию задержки, вход которой соединен с выходом первого порогового элемента ИЛИ, первый вход которого соединён с выходом первого порогового элемента И,· выход элемента НЕ соединен с первым входом второго порогового _; элемента И, входная шина соединена с входом блока синхронизации, о тдичающий с я тем, что, с целью повышения быстродействия, в него введены вторая линия задержки, связанная с первой линией задержки неуравновешенной электромагнитной связью, второй пороговый элемент ИЛИ, два усилителя и аттенюатор, вход которого соединен с первым входом первого порогового элемента И и с выходом первой линий задержки, выход второй линии задержки соединен с инверсным входом первого усилителя и с входом второго усилителя, выход которого соединен с вторым входом первого порогового элемента И, выход которого .соединен с первым входом второго порогового элемента ИЛИ, выход которого соединен с вторьЛи входом второго порогового элемента И, зыход которого соединен с вхсудом второй линии задержки, выход первого усилителя соединен с вторыми входами первого и второго пороговых элементов ИЛИ, /выходы блока синхронизации и аттенюатора соединены соответственно с третьим входом первого порогового элемента ИЛИ и с входом элемента НЕ.

   ~ SU Л 045403