Изобретение относитс к микроэлектронике и предназначено дл использовани в быстродействующих цифровых схемах на переключател х Тока. Известен элемент исключительное ЛЕ-ИЛИ, СОСТОЯЩИЙ из двух. ТТЛ вент лей и имеющий один выход 1. Недостатки данного элемента малое быст Ьодействие и отсутствие парафазного выхода. . Наиболее близким к предлагаемом вл етс логический элемент ИСКЛЮЧИТЕЛЬНОЕ ИЛИ/НЕ-ИЛИ, СОСТОЯЩИЙ Из двух одно русных ЭСЛ, вентилей и содержащий семь транзисторов и резисторы , первую и вторую щины питани , первый и второй логиче-ские выходы, пр мой и инверсный выходы эмиттеры третьего и, четвертого тра зисторов соединены с пр мым выходо и через четвертый резистор - с пер вой шиной питани ,. коллекторы соед нены- с второй шиной питани , а баз соответственно с коллектором первого трапзистора и через первый ре зистор с второй шиной питани . Недостатками известной схемы в л ютс необходимость подключени к схеме входных сигналов в пр мой и инверсной форме и повышенное пот ребление мощности, вызванное.необходимостью использовани специального источника опорного напр же ни дл получени опорного напр жени EJJ . Цель-изобретени - снижение Потребл емой мощности и расширение логических возможностей. Поставленна цель достигаетс тем, что в логический элемент ИСКЛЮЧИТЕЛЬНОЕ ИЛИ, содержащий семь транзисторов и резисторы, первую и вторую шины питани , первый к вто рой логические входы, пр мой и инверсный выходы, причем эмиттеры. тре тьего и четвертого транзисторов сое диненц с пр мым выходом и через четвертый резистор с первой шиной питани ,, коллекторы соединены с вторюй шиной питани , а базы соответственно с коллектором первого транзистора и через первый резисто с второй шиной питани и с коллектором в.торого транзистора и через третий резистор с второй шиной питани , .коллектор п того транзистора соединен с второй шиной питани база - через второй резистор с вто рой шиной питани , эмиттер соедине с инверсным выходом и через седьмо резистор - с первой шиной питани , эмиттер первого транзистора через п тый резистор/соединен с первой шиной питаниг, а база - с первым логическим входом, эмиттер второго ;транэистора соединен чеоез шестой оеэистор с первой шиной питани . введены восьмой и дев тый диоды оттки, восьмой и дев тый редисторы , причем базы шестого и седьмого транзисторов соединены соответственно через восьмой и дев тый резисторы с второй шиной питани и через пр мосмещенные дев тый и восьмой диоды Шоттки с объединенными эмиттерами седьмого и второго,шестого и первого транзисторов соответственно коллекторы шестого и седьмого транзисторовсоединены с базой п того транзистора, а второй логический вход соединен с базой второго транзцртора, На чертеже представлена принципиальна схема логического элемента ИСКЛЮЧИТЕЛЬНОЕ ИЛИ. Логический элемент содержит транзисторы 1-7,. эмиттеры транзисторов 1,6 и 7,2 объединены и через диоды 8 и 9 подключены соответственно к базам транзисторов 7 и 6, резисторы , коллекторы транзисторов б и 7 соединены с базой транзистора 5, пр мой и инверсный выходы 19 и 20, соединеннь1е соответственно с эмиттером транзисторов 3, 4 и эмиттером транзистора 5, первый и второй входы 21 и 22, подключенные соответственно к базам транзисторов 1 и 2, первую и вторую шины 23 и 24. При подаче на входы одновременно высоких или низких потенциалов, соответствующих отрицательной логике и имеющих уровни ЭСЛ, базы транзист .оров 1 и 2 наход тс под более высоким потенциалом, чем базы транзисторов б и 7 поскольку падение напр жени на открытом .диоде Шоттки , составл ющее 0,4-0,5 В,меньше, чем падение напр жени на открытом переходе, составл ющее 0,70 ,8 В. Таким образом, ток ЭСЛ вентилей протекает через транзисторы 1 и 2 и на выходе 20 (А+В) формируетс высокий потенциал, а на выходе 19 () - низкий. Рассмотрим случай подачи высокого потенциала на вход 21 низкого на вход 22 (случай, когда на вход 21 подан низкий потенциал, ана вход .22 - высокий вл етс аналогичным ) . База транзистора1 будет находитьс , под более высоким потенциалом , чем. база транзис.тора .6, и база транзистора 7 под -более высоким потенциалом, чем база4транзистора 2. Таким образогТ, токи ЭСЛвентилей будут протекать через транзисторы 1 и 7. База транзисторов 4 будет находитьс под высоким потенциалом , а база транзистора 3 под низкШУ. На выходе 19 (А+В) формируетс высокий потенциал, а на выходе 20 (A-fB) - низкий, погскольку через резистор 11 протекает ток ЭСЛ-вентил . Прежлагаема схема выполн ет функции логического элемента ИСКЛЮЧИТЕЛЬНОЕ ИЛИ.The invention relates to microelectronics and is intended for use in high-speed digital circuits on Current switches. Known element exclusive LE-OR, consisting of two. TTL fans and having one output 1. The disadvantages of this element are low speed and no paraphase output. . The closest to the proposed is the logical element EXCLUSIVE OR / NON-OR, CONSISTING Of the two one-color ECL, the gates and containing seven transistors and resistors, the first and second power supply lines, the first and second logic outputs, the direct and inverse outputs of the emitters The third and fourth transistors are connected to the direct output and, via the fourth resistor, to the first power rail,. the collectors are connected to the second power rail, and the bases, respectively, to the collector of the first trampistor and through the first resistor to the second power rail. The disadvantages of the known circuit are the necessity of connecting the input signals in the direct and inverse form to the circuit and the increased power consumption caused by the need to use a special reference voltage source to obtain the reference voltage EJJ. The purpose of the invention is to reduce power consumption and expand logical capabilities. The goal is achieved in that the logical element is EXCLUSIVE OR, containing seven transistors and resistors, the first and second power lines, the first to the second logic inputs, the forward and inverse outputs, and the emitters. the third and fourth transistors are connected to the direct output and through the fourth resistor with the first power bus, the collectors are connected to the second power bus, and the bases respectively with the collector of the first transistor and through the first resistor with the second power bus and collector of the second transistor and through the third resistor with the second power line, the collector of the fifth transistor is connected to the second power line base — through the second resistor to the second power line, the emitter is connected to the inverse output, and through the seventh resistor — to the first power line audio, the emitter of the first transistor through a fifth resistor / coupled to a first bus pitanig and base - a first logic input, the second emitter; traneistora cheoez sixth oeeistor connected to the first power bus. the eighth and ninth outflow diodes, the eighth and ninth redistors are introduced, the bases of the sixth and seventh transistors are connected via the eighth and ninth resistors, respectively, to the second power bus and through the forward-shifted ninth and eighth Schottky diodes to the combined emitters of the seventh and second, sixth and the first transistors, respectively, the collectors of the sixth and seventh transistors are connected to the base of the fifth transistor, and the second logic input is connected to the base of the second transistor. Figure 1 is a schematic diagram of the logic eskogo element EXCLUSIVE OR. The logic element contains transistors 1-7 ,. the emitters of transistors 1.6 and 7.2 are combined and through diodes 8 and 9 are connected respectively to the bases of transistors 7 and 6, resistors, collectors of transistors b and 7 are connected to the base of transistor 5, direct and inverse outputs 19 and 20, connected respectively the emitter of transistors 3, 4 and the emitter of transistor 5, the first and second inputs 21 and 22, connected respectively to the bases of transistors 1 and 2, the first and second buses 23 and 24. When simultaneously applied to the inputs high or low potentials corresponding to negative logic and having ECL levels, tra bases Nzistors 1 and 2 are at a higher potential than the bases of transistors b and 7, since the voltage drop on an open Schottky diode, which is 0.4-0.5 V, is less than the voltage drop on an open junction, 0.70, 8 V. Thus, the ECL current of the valves flows through transistors 1 and 2 and a high potential is formed at the output 20 (A + B) and a low potential at the output 19 (). Consider the case when high potential is applied to input 21 low to input 22 (the case where low potential is applied to input 21, the input .22 — high is similar). The base of the transistor 1 will be at a higher potential than. The base of the transistor .6., and the base of the transistor 7 are at a higher potential than the base4 of the transistor 2. Thus, the currents of the ESL switches will flow through transistors 1 and 7. The base of transistors 4 will be at a high potential and the base of transistor 3 will be under low. A high potential is formed at the output 19 (A + B), and a low potential is formed at the output 20 (A-fB), so the ESL-valve flows through the resistor 11. The preceding circuit performs the logic element functions EXCLUSIVE OR.
Использование изобретени позволит реализовать функции ИСКЛЮЧИТЕЛЬНОЕ ИЛИ/НЕ-ИЛИ на переключател х тока без использовани специального опорного напр жени в одном из плеч переключател , что позвол ет отказатьс от использовани The use of the invention will allow the implementation of the functions EXCLUSIVE OR / NOT-OR on the current switches without using a special reference voltage in one of the arms of the switch, which allows you to refuse to use
специальных источников опорного напр жени . Это приводит к уменьшению потребл емой мощности элемента в 1,5-2 раза. Логический элемент также расшир ет логические возможности путем исключени необходимости подачи входных сигналов в пр мой и инверсной форме, что упрощает трассировку при использовании предлагаемой схемы в составе БИС.special sources of reference voltage. This leads to a decrease in the power consumption of the element by 1.5–2 times. The logical element also expands the logical possibilities by eliminating the need to supply input signals in direct and inverse form, which simplifies tracing when using the proposed circuit as part of an LSI.