SU1037429A1 - Дискретно-адресна система св зи - Google Patents

Abstract

даСКРЕТНО-АДРЕСНАЯ СИСТЕМА СВЯЗИ, содержаща  на передающей стороне усилитель низкой частоты, выход которого соединен с модулирующим блоком, выходом подключенным к входу элемента задержки, выход которого соединен соответственно с входами трех стробирующих блоков, а выходы стробирующих блоков соединены с входом группового усилител , выход которого соединен с входом Усилител  мощности, и три блока формировани  сетки частот, а на Приемной стороне - усилитель высбкой частоты, выход которого соединен с гетеродинным блоком, выходом соединенным с входом усилител  промежуточной частоты, выход которого подключен к входам трех адаптивных согла

Description

Изобретение относитс  к радиотехнике и предназначено дл  использовани  передачи дискретной и непрерывной информсщии по радиорелейным лини м св зи.

Известны дискретно-адресные систе мы св зи, в которых разделение сигналов различных корреспондентов осуществл етс  разнесением по частоте, времени либо путем кодировани  IJОднако такие системы обладают относительно низкой помехоустойчивостью в каналах с сосредоточенными по спектру помехами.

Наиболее близким техническим решением к изобрететению  вл етс  дискретно-адресна  система св зи, содержаща  на передающей стороне усилитель низкой Частоты, выход которог соединен с модулирующим блоком, выходом подключенным к входу элемента задержки, выход которого соединен соответственно с входами трех стробирующих блоков, а выходы стробирующих блоков .соединены с входом группового усилител , выход которого соединен с входом усилител  мощности, и три блока формировани  сетки частот , а на приемной стороне - усилитель высокой частоты, выход которого соединен с гетеродинным блоком,выходом соединенным с входом усилител  промежуточной частоты, выход которого «подключен к входам трех адаптивных согласованных фильтров, и три детектора , причем выходы двух детекторов подключены к входам линий задержки , выходы которых соединены с первыми входами соответствующих первого и второгс элементов И, к вторым входам которых подключен выход третьего детектора, а выходы первого и второго элементов И соединены соответственно с первым и вторым входами третьего элемента И, выход которого через последовательно соединенные ИМПУЛЬСНО-ШИРОТНЫЙ ДИСКрИМИНатор и детектор соединен с усилителем низкой, частоты 2 .

Однако данна  дискретно-адресна  система св зи не обеспечивает помехозащищенности при воздействии сосре доточенных помех или при их относительно быстрых замирани х.

Цель изобретени  - повышение помехоустойчивости .

Поставленна  цель достигаетс  тем, что в дискретно-адресную систему св зи, содержащую на передающей стоооне усилитель низкой частоты, выход которого соединен с модулирующим блоком, выходом подключенным к входу элемента задержки, выход которого соединен соответственно с входами трех стробирующих блоков, а выходы стробирующих блоков соединены с входом группового усилител , выход которого соединен с входом усилител  мощности, и три блока формировани  сетки частот, ана приемной стороне - усилитель высокой частоты, выход которого соединен с гетеродинным блоком, выходом соединенным с входом усилител  промежуточной частоты , выход которого- подключен к входам трех адаптивных согласованных фильтров, и три детектора, причем выходы двух детекторов подключены к входам линий, задержки, выходы которых соединены с первыми входами соответствующих первого и второго элементов И, к вторым входам которых подключен выход третьего детектора , а выходы первого и второго элементов И соединены соответственно с первым и вторым входами третьего элемента И, выход которого через последовательно соединенные импульсноширотгалй дискриминатор и детектор соединен с усилителем низкой частоты введены на передакнцей стороне три блока фазовращателей, а также приемник командных сигналов, дешифратор командных сигналов и управл ющий блок, которые соединены последовательно , при этом выход каждого из трех блоков формировани  сетки частот через соответствующий блок фазовращателей ,. вход управлени  которого соединен с выходом управл ющего блока , подсоединен к дополнительному входу соответствующего стробирующего блока, и на приемной стороне введены три блока фазовращателей, а также блок измерени  частоты сосредоточенной помехи, блок управлени , шифратор командных сигналов и передатчик команд, которые соединены последовательно, при этом выход каждого из трех адаптивных согласованных фильтров через соответствующий блок фазовращателей, управл ющий вход которого подсоединен к выходу блока управлени , подключен к входу соответствующего детектора.

На фиг. 1 приведена структурна  электрическа  схема передаюй1ей стороны на фиг. 2 - структурна  электрическа  схема приемной стороны предлагаемой дискретно-адресной системы св зи.

Дискретно-адресна  система св зи содержит на передающей стороне (.фиг. 1 усилитель 1 низкой частоты, модулирующий блок 2, элемент задержки 3, три блока 4 формировани  сетки частот, три блока-5 фазовращателей , три стробирующих блока б, групповой усилитель 7, усилитель 8 мощности , приемник 9 командных сигналов дешифратор 10 командных сигналов и управл ющий блок 11. На приемной стороне (фиг. 2) дискретно-адресна  система св зи содержит усилитель 12 высокой частоты, гетеродинный блок 13, усилитель 14 промежуточной частоты , три адаптивных согласованных фильра 15, три блока 16 фазовращателей , три детектора 17, две линии задержки 18, элементы И 19-21, ймпульсно-широтный дискриминатор 22, декодерi 23, усилитель 24 низкой частоты, блок 25 измерени  частоты сосредоточенной помехи, блок 26 управлени , шифратор 27 командных сигналов и передатчик 28 команд.

Дискретно-адресна  система св зи работает следующим образом;

На передающей стороне звуковой сигнал с помощью усилител  1 низкой частоты и модулирующего блока 2 преобразуетс  в модулированную импульсную последовательность котора  подаетс  на элемент задержки 3. где каждый информационный импульс получет определенную задержку, т.е. на выходах элемента задержки 3 по вл - ютс  импульсы, сдвинутые по времени относительно друг друга, соответствющие входному информационному импульсу . Далее эти импульсы подаютс  на управл ющие входы стробирующих блоков 6, с выходов соответствующих блоков 5 фазовращателей поступают напр жени  поднесущих частот, фор-, мируемых блоками 4 формировани  сетки частот. При этом сигналы на выходах стробирующих блоков 6 представл ют собой cyMNttj отрезков гармоник длительностью Т: кп,Z (i. соз(КШо1+%) ,,3 ,т.

11

где К - целые числа, )

Назначение блоков 5 фазовращателей заключаетс  в выборе соответствующего кода начальных фаз , который обеспечивает малый пик-фактор сигналов и подавление сосредоточенных по спектру помех. С выходо стробирующих блоков 6 сигналы ) поочередно поступают на вход груп119ВОГР усилител  7, и далее сформированный усилителем 8 мощности многочастотный сигнал излучаетс  антенной передатчика. На приемной стороне сигнал усиливаетс  усилителем 1 высокой частоты, преобразуетс  гетеродинным блоком 13 в напр жение промежуточной частоты. С выхода усилител  14 прин тый сигнал поступает на входы адаптивных согласованных фильтров 15 и далее на входы соответствующих блоков 16

фазовращателей, которые осуществл ют когерентное сложение выходных напр жений каждого адаптивного согласованного фильтра 15. С выходов блока 16 фазовращателей сигналы детектируютс , соответствующими детекторами 17 и подаютс  дл  первого и . третьего подканалов через соответствующие линии задержки 18, а дл  второго подканала - непосредственно

0 на элементы И 19 и 20 и далее на .элемент И 21. С выхода элемента И 21 информационные импульсы поступают на импульсно-широтный дискриминатор 22, затем на декодер 23 и усилитель 24 низкрй частоты. В

5 рассмотренном режиме дискретно-адресна  система св зиработает ПРИ отсутствии сосредоточенных по спектру помех.

0

При по влении сосредоточенной помехи в любом пойканале либо во всех трех подканалах блок 2§ измерени  частоты осуществл ет измерение их несущих частот и подает сигнал, содер5 жащий информацию и значение этих несущих частот, в блок 26 управлени . По этому сигналу блок 26 управлени  измен ет значени  начальных фаз в блоках 16 фазовращателей и переда0 ет сигнал об используемом фазовом коде в шифратор 27. Шифратор 27 формирует соответствующий командный сигнал, который с его выхода поступает в передатчик команд 28 и далее по

5 каналу обратной св зи передаетс  на передающую сторону дискретно-адресной системы св зи. На .передающей стороне (фиг. 1) командный сигнал принимаетс  приемником 9 командных сиг0 налов и дешифрируетс . С выхода дешифратора 10 сигнал об используемом коде поступает в управл ющий блок 11, который соответствующим образом измен ет код начальных фаз в блоках 5 фазовращателей. Далее процесс пе5 редачи информации осуществл етс  сигналами Z(t), но с, соответственно измененными начальными фазами. При этом выбранный код начальных фаз обеспечивает дополнительное подавле0 ние сосредоточенной помехи до входов детекторов 17.

Предлагаема  дискретно-адресна  система св зи обеспечивает nOBbmieiwe помехоустойчивости при действии со5 средоточенных помех с измен ющейс  амплитудой.

.e

Claims (1)

1. ДИСКРЕТНО-АДРЕСНАЯ СИСТЕМА СВЯЗИ, содержащая на передающей стороне усилитель низкой частоты, выход которого соединен с модулирующим блоком, выходом подключенным к входу элемента задержки, выход которого соединен соответственно с входами трех стробирующих блоков, а выходы стробирующих блоков соединены с входом группового усилителя, выход которого соединен с входом усилителя мощности, и три блока формирования сетки частот, а на приемной стороне - усилитель высокой частоты, выход которого соединен с гетеродинным блоком, выходом соединенным с входом усилителя промежуточной частоты, выход которого подключен к входам трех адаптивных согладЬванных фильтров, и три детектора, причем выходы двух детекторов подключены к входам линий задержки, выходы которых соединены с первыми входами соответствующих первого и второго элементов И, к вторым входам которых подключен выход третьего детектора, а выходы первого и второго элементов И со единены соответственно с первым и вторым входами третьего элемента И, выход которого через последовательно соединенные импульсно-широтный дискриминатор и детектор соединен с усилителем низкой частоты, отличаю щча я с я тем, что, с целью повышения Помехоустойчивости, введены на передающей стороне три блока'фазовращателей, а так же приемник командных сигналов, дешифратор командных сигналов и управляющий блок, которые соединены _β последовательно, при этом выход каж- © дого из трех блоков формирования сетки частот через соответствующий блок фазовращателей, вход управления которого соединен с выходом управляющего блока, подсоединен к дополнительному входу соответствующего стробирующего блока, и на приемной стороне - три блока фазовращателей , а также блок измерения частоты сосредоточенной помехи, блок управления, шифратор командных сигналов и передатчик команд, которые соединены последовательно, при этом выход каждого из трех адаптивных согласованных фильтров через соответствующий блок' фазовращателей , управляющий вход которого подсоединен к выходу блока управления. подключен к входу соответствующего детектора.