SU1037274A1 - Statistical analyzer - Google Patents
Statistical analyzer Download PDFInfo
- Publication number
- SU1037274A1 SU1037274A1 SU823411668A SU3411668A SU1037274A1 SU 1037274 A1 SU1037274 A1 SU 1037274A1 SU 823411668 A SU823411668 A SU 823411668A SU 3411668 A SU3411668 A SU 3411668A SU 1037274 A1 SU1037274 A1 SU 1037274A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- channel
- input
- counter
- channels
- Prior art date
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
СТАТИСТИЧЕСКИЙ АНАЛИЗА-, ТОР, содержащий, первый элемент ИЛИ, блок регистрации и измерительных каналов, каждый из которых содержит накопитель- ный счетчик, элемент И, цифровой компаратор , выход которого подключен к выходу элемента задержки своего канала и к соответствующему входу первого элемента ИЛИ, выход элемента задержки в каждом канале подключен к первому йхоцу. пам ти своего канала, вторьш входы триггеров пам ти всех каналов объединены и подключены к выходу первого элемента ИЛИ, отличаю .. -1 I --.И щийс тем, что, с целью повышени точности и расширени функциональных возможностей за счет автоматизации процесса измерений, в него введены второй элемент ИЛИ счетчик импульсов, дополнительный элемент задержки и в каждый измерительный канал - формирователь импульсов , вход которого соединен с выходом .триггера пам ти своего канала, .а вьЕход формировател импульсов соединен с информационным входом накопи- тельного счетчика своего канала и t соот ветствующим входом второго элемента ИЛИ, выход которого соединен с входом счетчика 1мпульсов, выход которого подключен к управл ющим входам элементов I И всех измерительных каналов и к вхо (Л ду дополнительного элемента задержки, выход которого подключен к установочным входам накопительных счетчиков всех измерительных каналов, выход накопительного счетчика в каждом канале соединен с инфopмaциoнны входом элемента И своего канала, выход котороГю в каждом канале соединен с соответствуюс щим входом блока регистрации. ю 1STATISTICAL ANALYSIS-, TOR, containing the first element OR, a block of registration and measuring channels, each of which contains a storage counter, the element AND, a digital comparator whose output is connected to the output of the delay element of its channel and to the corresponding input of the first element OR, the output of the delay element in each channel is connected to the first one. the memory of its channel, the second inputs of the memory triggers of all channels are combined and connected to the output of the first element OR, distinguishing .. -1 I -. The fact is that, in order to increase accuracy and enhance functionality by automating the measurement process, The second element OR pulse counter, an additional delay element, and in each measuring channel, a pulse shaper, whose input is connected to the output of the memory trigger of its channel, are entered into it. The output of the pulse shaper is connected to the information input a storage counter of its channel and t the corresponding input of the second element OR, the output of which is connected to the input of the counter 1 of pulses, the output of which is connected to the control inputs of the elements I and of all measuring channels and to the input (L of an additional delay element whose output is connected to the installation inputs of the cumulative counters of all measuring channels, the output of the cumulative counter in each channel is connected to the information input of the element AND its channel, the output of which in each channel is connected to the corresponding at the entrance of the registration unit. u 1
Description
103 Изо6рвте1гае относитс к специализировшшым средствам цифровой вычислительной техники и предназначено дл сшределе1га опенки плотности веро тностей случайных процессов. Известно устройство дл определени плотностей веро тностей, соДержамее элементы аадерлоси, блок пам ти, элементы И и ИЛИ, блок вьщелени экстремума, схему выбора адреса, блок сравнени , блок оперативной пам ти, блок переноса кода, блок задани программы и блок сравнени 1 , Недостатком этого устройства вл етс его слолаюсть. НаиСтолее &й1зки л техническюл решедшем изобретению 51вл етс статистинескнЙ акагтзатор реализаций случайных процессов, представленных в виде кодо ных комбинаций, поступаюхшис через разлкг тгые промежутки времени, содержащий генератор тактовых ш,отульсов, элемент ИШ1 и в каждом канале - цифровой компаратор , элемент задержки, подключенный входом к выходу цифрового компаразгора,103 Of course, it refers to the specialized means of digital computing and is intended for use in the probability density of random processes. A device for determining the densities of probabilities is known, including the aaderlosi elements, the memory unit, the AND and OR elements, the extremum detection unit, the address selection circuit, the comparison unit, the operational memory unit, the code transfer unit, the program setting unit and the comparison unit 1, Disadvantage this device is its hardness. NaiStolee & y1zki l tehnicheskyul reshedshem invention 51vl is statistinesknY akagtzator realizations of random processes presented in the form Kodo GOVERNMENTAL combinations postupayuhshis through razlkg tgye intervals comprising a generator clock br, otulsov, ISH1 element and in each channel - a digital comparator, the delay element, connected by the input to the output of the digital comparator,
а выходом- - к единггчному входу триггера пам ти/ нулевой вход которого соеди-. нен с выходом элемента ИЛИ, подключен- ного входами к выходам канальных цифровых компараторов, а выход триггера пам ти соединен с первым входом элемента И, второй вход которого подключен к выходу генератора тактовых импульсов, а выход к входу накопительного счетчика 2 . ,,,,,« Гот Недостатком известного устройства ивл етс то, что оно не позвол ет получить непосредственные отсчеты оненки плотностей веро тностей и не контролирует необходимый дл усреднени объем выборки N, что может привести к росту статистической погрешности измерений. Кроме того, в нем не обеспечиваетс автомат1«еское проведение цикла измерений . Целью изобретени 5шл етс повьш1еки точности и расшггрени функциональных возмо шос1 й устройства за счет автоматизалии процесса измерений и получеКИЯ непосредственных отсчетов оценки шютности веро тностей. Эта цель достигаетс тем, что в cTa |тистическ1й анализатор, содержащий первый элемент ИЛИ, блок регистрации и П измериа-ельных каналов, каждый из ко торых содержит накопительный счетчик, элемент И, цифровой компаратор, выход которого подключен к выходу элементаand output- to the single-input memory trigger / zero input of which is connected. is connected with the output of the OR element connected by inputs to the outputs of the channel digital comparators, and the output of the memory trigger is connected to the first input of the AND element, the second input of which is connected to the output of the clock generator, and the output to the input of the cumulative counter 2. ,,,,, “The disadvantage of the known device is that it does not allow to obtain direct readings of probability densities and does not control the sample size N necessary for averaging, which can lead to an increase in the statistical error of measurements. In addition, it does not provide an automatic measurement cycle. The aim of the invention is to determine the accuracy and expansion of the functional possibilities of the device by automating the measurement process and obtaining direct readings for evaluating the likelihood of probabilities. This goal is achieved by the fact that in a cTa | a statistical analyzer containing the first OR element, a registration unit and P measuring channels, each of which contains a cumulative counter, AND element, a digital comparator, the output of which is connected to the output element
мационным входом элемента И своего канала, выход которого в каждом канале соединен с соответствующим входом блока регистрации.the input of the element And its channel, the output of which in each channel is connected to the corresponding input of the registration unit.
На чертеже дана структурна схема iстатистического анализатора.The drawing is a structural diagram of the statistical analyzer.
Атлизатор содер жт вход 1, первый элемент ИЛИ 2,п измерительных кана-. 42 задержки своего кднала и к соответствуютему входу первого элемента ИЛИ, вы к д элемента задержки в каждом канале подключен к первому входу триггера пам ти своего канала, вторые входа триггеров nai/iHTVi всех каналов о&1)единены и подключены к выходу первого элемента ИЛИ, введены второй элемент ИЛИ, счетчик импульсов, дополнительный элемент задержки и в каждый измерительньА каС, нал - формирователь Пvlпyльcoв, вход кочхзрого соешшен с выходом триггера пам ти своего канала, а выход формировател импульсов соединен с информационгшш входом иа сопительного счетчика своего канала и с соответствующим входом Bitjporo элемента ИЛИ, выход которого соединен с входом счетчика импульсов , выход которого подключен к управ л ющнм входам элементов И всех измерительных каналов и к входу дополнительного элемента задержки, выход которого подключен к установочным входам накопителыпых счетчиков всех измерительных каналов, выход накопительного счетчика в каждом канале соединен с инфор;лов 3, в состав каждого из которйк вхо ...- д т цифровой компаратор 4, элемент 5 задержки, триггер 6 пам ти, формировал, тель 7 импульсов, накопительный счетчик 8 и элемент И 9, блок 10 регистрации, второй элемент ИЛИ 11, счетчик 12 импульсов , дополнительный элемент 13 задержки . А1{ализатор работает следуюним обрааом . Со входа 1 ана тизатора последовательность кодовых комб1шаций, соответствутощих ординате случайного процесса, поступает на вход цифровых компараторов 4. Один из компараторов при по влении кодовой комбинации, принадлежащей образованному им дифференциальному коридору , формирует на своем коридоре им- пульс. Этот импульс через элемент ИЛИ 2 устанавливает в нулевое состо ние . все триггеры 6 пам ти и с задержкой в элементе 5 задержки переводит в едиЯичное состо ние соответствующий триггер б пам ти.The calibrator contains input 1, the first element OR 2, and n measuring channels. 42 delays of one kdnala and to the corresponding input of the first element OR, you are connected to the first input of the memory trigger of your channel, the second inputs of the nai / iHTVi triggers of all the channels of & 1) are connected and connected to the output of the first element OR , the second OR element, the pulse counter, the additional delay element and each measuring CAU, cash — Shaper Pvpulsov, the input of the short-term connection with the trigger output of the memory of its channel, and the output of the pulse shaper of the pulse generator are connected to the information input and a counterpart of its own channel and with the corresponding input Bitjporo of the OR element, the output of which is connected to the input of the pulse counter, the output of which is connected to the control inputs of the AND elements of all measuring channels and to the input of the additional delay element, the output of which is connected to the installation inputs of accumulative counters of all measuring channels, the output of the cumulative counter in each channel is connected to information 3, the composition of each of which includes ...- d digital comparator 4, delay element 5, trigger 6 memory, for I registered, 7 pulses, an accumulator counter 8 and an AND 9 element, a registration unit 10, a second element OR 11, a pulse counter 12, an additional delay element 13. A1 {The analyzer works as follows. From the input of the analyzer 1, a sequence of code combinations corresponding to the ordinate of the random process is fed to the input of digital comparators 4. One of the comparators, when a code combination belonging to the differential corridor formed by it, forms an impulse on its corridor. This pulse through the element OR 2 sets to the zero state. all memory triggers 6 and with a delay in delay element 5 translate to the same state the corresponding memory trigger.
Длифельностъ задержки в элементе 5 выбираетс меньше минимального интервала между соседним к значени ми случабного процесса. Сигнал с выхода триггера б поступает на формироватеЛЯ 7 импульсов, который формирует стандартный импульс при переходе триггера 6 пам ти в единичное состо5шие. Импуль с вхлхода формировател 7 поступает на информационный вход соответствующего аакопительного счетчика 8, где подсчитываетс накопленное значение ординат случайного процесса в соответствующем :дифференциальном коридоре, а через элемент ИЛИ 11 - на счетчик 12 импульсов ..The delay time in element 5 is chosen to be less than the minimum interval between adjacent values of the case process. The signal from the output of trigger b goes to the driver of 7 pulses, which forms a standard pulse when the trigger 6 of the memory goes to one. The impulse from the driver 7 is fed to the information input of the corresponding accumulator counter 8, where the accumulated value of the ordinates of the random process in the corresponding: differential corridor is calculated, and through the element OR 11 - to the counter 12 pulses.
Счетчик 12 подсчитыватывает общее количество значений случайного процесса обрабатьшаемых в любом канале. Когда он сосчитает N значений случайного процесса , на его выходе образуетс импульс переполнени , который открьгоает элементы И 9 всех измерительных каналов, и : значени , накопленные в накопительных счетчиках 8, пропорциональные оценке плотности веро тностей,/поступают наCounter 12 counts the total number of random process values processed in any channel. When it counts the N values of a random process, an overflow pulse is generated at its output, which opens the elements AND 9 of all measurement channels, and: the values accumulated in accumulative counters 8, proportional to the estimated probability density, / arrive at
блок 10. Через-врем задержки; формируемое элементом 13 задержки, импульс с выхода счетчика 12. поступает ва установочные вхошл накопительных счетчиков 8 и устанавливает их в нулевое состо ние После переполнени счетчик 12 также находитс в нулевом состо нии. На этом один цикл измерений заканчиваетс . Схе ма готова к новому циклу измерений.block 10. After-time delay; formed by the delay element 13, the pulse from the output of the counter 12. enters the installation inputs of the accumulative counters 8 and sets them to the zero state. After overflow, the counter 12 is also in the zero state. This completes one measurement cycle. The circuit is ready for a new measurement cycle.
Объем счетчика 12, равный объему выборки N , выбирают из услови N Ю число а соответствует положению зап той в показании накопительнсаго счетчика. Таким образом, на блок 1О регистрацсга поступают пр мые отсчеты значений шкусности веро тностей исследуемого чайного процесса.The volume of the counter 12, equal to the sample size N, is chosen from the condition N o the number a corresponds to the position of a comma in the indication of the accumulative counter. Thus, direct readings of the number of pieces of probabilities of the tea process under study are received at block 1O of the registration.
Применение предлагаемого аналнзато ра позволит автоматизировать циклы вздмерен 1й , получать и регистрировать непосредственные oTC4eTbJ плотности веро тностей и тем самым повысить оперативность анализа, а также обеспечить заданную точность 1сзмерени путем на ,менени объема выборки.The application of the proposed analyzer will allow automating the first zero cycles, obtaining and registering direct oTC4eTbJ probability densities and thereby increasing the efficiency of the analysis, as well as ensuring the specified accuracy of 1s measure by changing the sample size.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU823411668A SU1037274A1 (en) | 1982-03-24 | 1982-03-24 | Statistical analyzer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU823411668A SU1037274A1 (en) | 1982-03-24 | 1982-03-24 | Statistical analyzer |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1037274A1 true SU1037274A1 (en) | 1983-08-23 |
Family
ID=21002628
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU823411668A SU1037274A1 (en) | 1982-03-24 | 1982-03-24 | Statistical analyzer |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1037274A1 (en) |
-
1982
- 1982-03-24 SU SU823411668A patent/SU1037274A1/en active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1037274A1 (en) | Statistical analyzer | |
SU1307441A1 (en) | Device for holding time position of signal | |
SU1636828A1 (en) | Recirculating measuring time to number converter | |
SU1049860A1 (en) | Standard time signal gate | |
SU1366988A1 (en) | Time-interval meter | |
SU1013905A1 (en) | Device for determination process for repetitive pulse center of gravity | |
SU1649465A1 (en) | Frequency deviation meter | |
RU2101747C1 (en) | Device for measuring time intervals in range finders | |
SU516046A1 (en) | Statistical time interval analyzer | |
SU1322162A1 (en) | Device for measuring initiation sensitivity of reception device | |
SU1425429A1 (en) | Device for measuring length of bodies in process of their carrying on conveyer | |
SU934485A1 (en) | Arithmetical average determining device | |
SU945819A1 (en) | Radio pulse basic frequency digital meter | |
SU1458835A1 (en) | Apparatus for tolerance frequency monitoring | |
SU1049861A1 (en) | Device for measuring time intervals | |
SU1541484A1 (en) | Apparatus for recording weak light fluxes | |
SU920743A1 (en) | Device for measuring random process voltage amplitude | |
SU1075270A1 (en) | Statistical analyser | |
SU1128219A1 (en) | Digital meter of single time intervals | |
SU359998A1 (en) | DEVICE FOR MEASURING INTERVALS OF TIME | |
SU535574A1 (en) | Device for checking pulse counters | |
SU1661716A1 (en) | Device for time interval measurement | |
SU1462102A1 (en) | Coating thickness gauge | |
SU1425834A1 (en) | Device for measuring ratio of time intervals | |
SU922876A1 (en) | Storage unit monitoring device |