SU1030952A1

SU1030952A1 - Glass d power amplifier

Info

Publication number: SU1030952A1
Application number: SU813300178A
Authority: SU
Inventors: Владимир Александрович Александров; Ашот Араратович Алексанян; Вадим Анатольевич Майоров; Василий Александрович Галахов
Original assignee: Предприятие П/Я В-2962; Ленинградский Политехнический Институт Им.М.И.Калинина
Priority date: 1981-06-10
Filing date: 1981-06-10
Publication date: 1983-07-23

Abstract

УСИЛИТЕЛЬ М081НОСТИ КЛАССА Д, соде|эжащий последовательно соединенные входной сумматор, первый вход которого вл етс входом усилител мощности класса Д, релейный элемент, первый элемент совпадени , двухтактный ключевой- усилитель мощности и выходной фильтр нижних частот, выход которого соединен с выходом усилител мощности класса Д и через четырехполюсник обратной св зи - с вторым входбм входного сумматора, а также последовательно соединенные первый сум-, матор логических сигналов, первый ин-; вертор, второй сумматор логических сигналов и селектор длительности паузы , при этом первый эход первого сумматора логических сигналов соединен с.выходом релейного элемента, а второй вход первого сумматора логических сигналов соединен с другим входом первого элемента совпадени и выходом счетного триггера, а выход первого инвертора соединен с другим входом двухтактного ключевого усилител модности, отличающийс тем, что, с целью расширени динамического диапазона выходных сигналов, в него введены первый и второй компараторы , второй элемент совпадени , второй инвертор и третий сумматор логических сигналов, причем входы компараторов подкшочены к первому входу входного сумматора, а выходы - соответственно к первому и второму входам второго элемента совпадени , выW ход которого соединен с первым входом третьего сумматора логических сигналов , второй вход третьего сумматора логических сигналов соединен с еыходом селектора длительности паузы, а выход - с входом счетного триггера, выход второго cyi«4aTojpa логических со о со сигналов через второй инвертор соединен с третьим входом второго элемента совпадени . СП юCLASS D M081 AMPLIFIER, containing serially connected input adder, the first input of which is an input of a class D power amplifier, relay element, the first match element, two-stroke key power amplifier and an output low-pass filter whose output is connected to the output of a class power amplifier D and through the two-way feedback loop - with the second input of the input adder, as well as the first sum, the matrix of logical signals, the first one; a second signal logic adder and a pause selector, the first ejector of the first logic signal adder is connected to the output of the relay element, and the second input of the first logic adder is connected to another input of the first match element and the output of the counting trigger, and the output of the first inverter is connected with another input of a push-pull modality key amplifier, characterized in that, in order to expand the dynamic range of the output signals, the first and second comparators are entered into it, W The coincident element, the second inverter and the third adder of logic signals, the comparators' inputs are connected to the first input of the adder, and the outputs respectively to the first and second inputs of the second coincidence element, the output of which is connected to the first input of the third adder of logical signals, the second input of the third the adder of logical signals is connected to the output of the selector of the pause duration, and the output is connected to the input of the counting trigger; the output of the second cyi "4aTojpa logical signal from signals through the second inverter is connected with the third input of the second match item. JV Yu

Description

Изобретение относитс к электротехнике и радиотехнике и предназначено дл использовани в радиотехнических устройствах средней и большой мощ ности, в частности в гидроакустичес .ких усилител х мощности, громкоговор щих устройствах, коллекторых модул торах передатчиков и т.д.The invention relates to electrical engineering and radio engineering and is intended for use in medium and high power radio engineering devices, in particular, in hydroacoustic power amplifiers, loudspeakers, collector modulators of transmitters, etc.

Известен усилитель мощности клас ,са Д, содержащий последовательно соединенные входной сумматор, первый вход которого вл етс входом усилител мощности класса Д, релейный элемент , первый элемент совпадени , двухтактный ключевой усилитель.мощности и выходной фильтр нижних частот, выход «которого соединен с выходом усилител мощности класса Д, и через четырехполюсник о братной св зи с вторым входом входного сумматора, а также последовательно соединенные первый сумматор логичес« 1Х сигналов, первый инвертор, второй сумматор логических сигналов и селектор длительности паузы, при этом первый вход первого сумматора логических сигналов соединен с выходом релейного элемента , а втррой вход первого сумматбралогических сигналов соединен с другим входом первого элемента совпадени и выходом счетного триггера, а выход первого инвертора соединен с другим входом двухтактного ключевого усилител мощности Cl 1A known Class A, C A power amplifier, containing a series-connected input adder, the first input of which is the input of a Class D power amplifier, a relay element, the first match element, a push-pull key amplifier power and an output low-pass filter, the output of which is connected to the output of the amplifier power class D, and through the quadrupole of brotherly communication with the second input of the input adder, as well as serially connected the first adder logical "1X signals, the first inverter, the second adder logical their signals and a pause selector, the first input of the first logic signal adder is connected to the output of the relay element, and the first input of the first summatrix signals is connected to another input of the first match element and the output of the counting trigger, and the output of the first inverter is connected to another input of the two-stroke key amplifier power Cl 1

Недостаток известного усилител мощности класса Д заключаетс а высоком уровне искажений выходных сигналов при их малом уровне, так как в этом режиме работы селектор длительности паузы поддерживает минимальную частоту перек/вочений двухтактного ключевого усилител мощности, что приводит к ограничению динамического диапазона выходных сигналов.A disadvantage of the known Class D power amplifier is a high level of distortion of the output signals at their low level, since in this mode of operation the pause selector maintains the minimum frequency of the push-pull key power amplifier, which limits the dynamic range of the output signals.

Целью изобретени вл етс увеличение динамического диапазона выходных сигналов.The aim of the invention is to increase the dynamic range of the output signals.

Поставленна цель достигаетс тем, что в усилитель мощности класса Д, содержащий последовательно соединенные входной сумматор, первый вход которого вл етс входом усилител мощности класса Д, релейный элемент, перЁый элемент совпадени , двухтактнь1й ключевой усилитель мощности и выходной фильтр нижних частот, выход которого соединен с выходом усилител мощности класса Д и через четырехполюсник обратной св зи. - с вторым входом входного сумматору, а такжеThis goal is achieved by the fact that a class D power amplifier containing a series-connected input adder, the first input of which is the input of a class D power amplifier, a relay element, the first matching element, a two-stroke key power amplifier and an output low-pass filter, the output of which is connected to the output of a class D power amplifier and through a quadrupole feedback. - with the second input of the adder, as well as

последовательно соединенные первый сумматор логических сигналов, первый инвертор, второй сумматор логических сигналов и селектор длительности паузы, при этом первый вход первого сумматора логических сигналов соединен с выходом релейного элемента , а второй вход nisfpBoro сумматора логических сигналов соединен с другим входом первого элемента совпадени и выходом счетного триггера, а выход первого инвертора соединен с другим входом двухтактного ключевого усилител МО1ЧНОСТИ, введены первый и второй компараторы, второй элемент совпадени , второй инвертор и третий сумматор логических сигналов, причем входы компараторов подключены к первому входу входного сумматора, а выходы - соответственно к первому и второму входам второго элемента совпадени , выход которого соединен с первым входом третьего сумматора логических сигна Ьа, второй вход третьего сумматора логических сигналов соединен с выходом селектора длительности паузы, а выход - с входом счетного триггера, выход второго сумматора логических сигналов через второй инвертор соединен с третьим входом второго элемента совпадени .the first logical signal adder, the first inverter, the second logic adder and the pause selector are connected in series, the first input of the first logic adder is connected to the output of the relay element, and the second input of the nisfpBoro logic adder is connected to another input of the first matching element and the output of the counting the trigger, and the output of the first inverter is connected to another input of the push-pull key amplifier, the first and second comparators are introduced, the second element of the match , the second inverter and the third logic adder, the comparators being connected to the first input of the input adder, and the outputs respectively to the first and second inputs of the second coincidence element, the output of which is connected to the first input of the third logic adder la, second input of the third logic adder connected to the output of the selector pause, and the output - to the input of the counting trigger, the output of the second logic adder through the second inverter is connected to the third input of the second element match match.

На чертеже приведена структурна электрическа схема устройства.The drawing shows a structural electrical circuit of the device.

Она содержит источник Л усиливаемого сигнала, входной сумматор 2, релейный элемент 3, первый элемент Ц совпадени , первый сумматор 5 логических сигналов, первый инвертор 6, двухтактный ключевой усилитель 7 мощности , выходной фильтр 8 нижних частот , нагрузку $, четырехпогйосники 10 обратной св зи, второй сумматор 11 логических сигналов, селектор 1. длительности паузы, счетный триггер 13, третий суммато1э 14 логических сигналов , второй инвертор 15 второй элемент 16 совпадени , первый 17 и второй 18 компараторы. ; Устройство работает следующим образом . .It contains the source L of the amplified signal, the input adder 2, the relay element 3, the first element C coincidence, the first adder 5 logic signals, the first inverter 6, a push-pull key power amplifier 7, an output filter 8 of the lower frequencies, a load $, four-loop feedback 10 , the second adder 11 of the logic signals, the selector 1. the pause duration, the counting trigger 13, the third summator 14 of the logic signals, the second inverter 15, the second element 16 of the match, the first 17 and the second 18 comparators. ; The device works as follows. .

Если усиливаемый сигнал находитс между напр жени ми срабатывани первого 17 и второго 18 компараторов, то выходные напр жени этих схем,-поступа на входы второго элемента 16 совпадени , обеспечивают прохождение через него и через третий сумматор И сигнала Q выхода инвертора 15 на счетный вход .триггера 13, который , срабатыва по каждому переключению .релейного элемента 3 обеспечивает поочередное включсЕНие плеч двухтактного ключевого усилител 7 мощности . Одновременно противо({ азное переключение плеч двухтактного ключевого усилител 7 мощности позвол ет увё личить скорость изменени сигнала на выходе выходного фильтра 8 нижних частот, и, тем самым повысить частоту переключений при малых уровн х усиливаемого сигнала. Вследствие этого уменьшаютс искажени выходного сигнала и значительно расшир етс его динамический диапазсж. При превышении входным сиг 4алом положительного порогового напр жени напр жение с выхода nepBdro компаратора 17 закры вает прохождение сигйала с выхода второго сумматора 11 через второй инвертор 15, через второй элемент 16 совпадени и третий сумматор I на счетный вход триггера 13, выходное напр жение которого обеспечивает работу только одного плеча двухтактного клочевого усилител 7 мощности, что улучшает его энергетические характеристики . При отрицательном входном сигнале, превышающем пороговое напр жение , прохождение сигнала с выхода третьего сумматора 1 на счетный вход триггера 13 запрещаетс выходным напр жением второго компаратора 18. В этом случае выходное напр жение счетного триггера 13 обеспечивает работу другого плеча двухтактного , ключевого усилител 7 мощности. Экономический эффект от использовани предложенного технического решени заключаетс в уменьшении искажени выходных сигналов при малом уровне и в увеличении за счет этого расширенного динамического диапазона.If the amplified signal is between the response voltages of the first 17 and second 18 Comparators, the output voltages of these circuits, the input to the inputs of the second coincidence element 16, ensure the passage through it and through the third adder AND of the output Q signal of the inverter 15 to the counting input. trigger 13, which is triggered by each switch of the relay element 3, provides alternately switching the arms of the push-pull key power amplifier 7. At the same time, the opposite ({switching the shoulders of the push-pull power key amplifier 7) allows to increase the rate of change of the signal at the output of the output low-pass filter 8, and thereby increase the switching frequency at low levels of the signal being amplified. As a result, the distortion of the output signal and the widening its dynamic range. When the input signal exceeds a positive voltage of 4m, the voltage from the nepBdro output of the comparator 17 closes the passage of the sigal from the output of the second Odmator 11 through the second inverter 15, through the second coincidence element 16 and the third adder I to the counting input of the trigger 13, the output voltage of which ensures the operation of only one arm of the push pull power amplifier 7, which improves its energy characteristics. With a negative input signal exceeding the threshold the voltage passing the signal from the output of the third adder 1 to the counting input of the trigger 13 is prohibited by the output voltage of the second comparator 18. In this case, the output voltage of the counting trigger 13 is about Ensures the operation of the other arm of the push-pull, key power amplifier 7. The economic effect of using the proposed technical solution is to reduce the distortion of the output signals at a low level and increase due to this extended dynamic range.

Claims

CLASS D MODEL AMPLIFIER containing a series-connected input adder, the first input of which is an input of a class D power amplifier, a relay element, a first matching element, a push-pull key * power amplifier and, an output low-pass filter, the output of which is connected to the output of a class D power amplifier and through a four-terminal feedback loop - with the second input input adder, as well as series-connected first adder, logic signal mater, first in-; a verter, a second adder of logical signals and a pause duration selector, wherein the first input of the first adder of logical signals is connected

C. the output of the relay element, and the second input of the first adder of logical signals is connected to another input of the first coincidence element and the output of the counting trigger, and the output of the first inverter is connected to another input of the push-pull key amplifier of the modality, characterized in that, in order to expand the dynamic range of the output signals , the first and second comparators, the second coincidence element, the second inverter and the third adder of logical signals are introduced into it, and the inputs of the comparators are connected to the first input of the input adder a, and outputs - _α, respectively, to the first and second inputs of the second coincidence element, the output of which is connected to the first input of the third logic adder, the second input of the third logic adder is connected to the output of the pause duration selector, and the output to the input counting trigger, ® the output of the second adder of logical signals through the second inverter is connected to the third input of the second matching element.

„1030952

1 1030952 2