SU1022322A1 - Устройство дл имитации искажений двоичных сигналов - Google Patents

Abstract

УСТРОЙСТВО ДЛЯ ИМИТАЦИИ ИСКАЖЕНИЙ ДВОИЧНЫХ СИГНАЛОВ, содержащее блок передачи, первый выход которого соединен с первь№4 входом регистра сдвига, второй вход и выход которого соединены соответственно с вторым выходом блока передачи и первым входом коммутатора, первый и второй вентили, генератор псевдослучайных последовательностей и триггер, первый вход ,и выход которого соединены соответственно с вторым выходом блока передачи и входом блока приема,отлич.ающеес   тем, что, с целью повышени  точности имитации искажений в корот; коволновом канале св зи, в него вве дены сумматор по модулю два, два ограничител , реверсивный счетчик, распределитель импульсов, четыре блока сравнени , блок пгш ти и шифратор , причем выход генератора псевдослучайных последовательностей соединен с первыми входами блоков сравнени , вторые входы которых соединены с выходом блока пам ти, вход которого соединен с выходом ни фратора , вход которого соединен с выходом первого блока сравнени , третий вход которого соеда1нен с первым выхддом распределител  импульсов, вход, а также второй и третий выходы которого соединены соответственно с вторым выходом блока передачи и с соот- ветствующими входами блоков сравнени , выход реверсивного счетчика соединен с вторым входом ксмлмутатора и выходами первого и второго ограничителей , выходы которых соедине (Л ны с Первьали входг1ми первого и второго вентилей, вторые входы которых с соединены с выходами соответственно второго и третьего блоков сравнени , а их выходы подключены соответственно к первому и второму входам реверсивного счетчика, прИ; этом выход коммутатора соединен с первым входом сумлатора по модулю два, втою рой вход и выход которого соединены ю соответственно с выходом четвертого блока сравнени  и вторым входом ОС) триггера. ю isD

Description

Изобретение относитс  к технике св зи и может использоватьс  дл  испытани  аппаратуры передачи данны -на помехоустойчивость. Известно устройство дл  имита11Йи искажений двоичных сигналов, содержащее блок передачи, перВЕдй выход которого соединен с первым входдм регистра сдвига, второй вход и выхо которого соединены соответственно с вторым выходом блока передачи и пер вым входом коммутатора, первый и второй вентили, генератор псевдослу чайных последовательностей и тригге первый вход и выход которого соедине ны соответственно, с вторым входом 6л ка передачи и входом блока приема Однако известное устройство имеет низкую достоверность имитации искажений двоичных сигналов. Цель изобретени  - повышение точ нести имитации искажений в коротковолновом канале св зи. Дл  достижени  поставленной-цели в устройство дл  имитации искажений двоичных сигналов, содержащее блок передачи, первый выход которого соединен с первым входом регистра сдвига , второй вход и выход которого, соединены соответственно с вторым выходом блока передачи и первым входом коммутатора, первый и второй вентили, генератор псевдослучайных последовательностей и триггер, первый вход и выход которого соединены соответственно с вторым выходом блока передачи и входом блока -приема, введены сумматор по модулю два, два ограничител , реверсивный счётчик, распределитель импульсов, четыре блока сравнени , блок пам ти и шифратор , при этом выход генератора псевдослучайных последовательностей соединен с первыми входами блоков сравнени , вторые входы которззх соединены с выходом блока пам ти, вход которого соединен с выходом шифратора , вход которого соединен с выходом первого блока сравнени , третий вход которого соединен с первым выходом распределител  импульсов, вход,а также второй и третий выходы которого соединены соответственно с вторым выходом блока передачи и с соответствующими входами блоков сравнени , выход реверсивного счетчика соединен с вторым входим коммутатора и входами первого.и второго ограничителей , выходы которых соединены с первыми входами первого и второго вентилей , вторые -входы которых соединены с выходами соответственно второго и третьего блоков сравнени , а их выходы подключены соответственно к первому и второму входам реверсивного счетчика, причем выход коммутатора соединен с первым входом сумматора по модулю два, второй вход и выход которого соединены соответственно с выходом, четвертого блока сравнени  и вто(жд4 входом триггера. На чертеже представлена структурна  электрическа  схема предлагаемого устройства. Устройство дл  имитации искажений двоичных сигналов содержит блок 1 передачи, регистр 2 сдвига, коммутатор 3, сумматор 4 по МОДУ.ШО два, триггер 5, блок 6 приема, распреде .литель 7 импульсов, первый 8, второй 9, третий 10 и четвертый 11 блоки сравнени , генератор 12 псевдослучайных последова:тельностей, блок 13 пам ти, шифратор 14, реверсивный счетчик 15, первый 16 и второй 17 вентили, а также первый 18 и второй 19 ограничите.пи. Устройство работает следующим образе. Закодированный сигнал из блока 1 передачи поступает на первый вход регистра 2 сдвига и сдвигаетс  в нем с частотой второго выхода блока 1. Выходные сигналы разр дов регистра 2 сдвига поступают на коммутатор 3, и один из этих сигналов в зависимости от выходного сигнала реверсивного счетчика 15 проходит на сумматор .4 по модулю два. Сигнал второго выхода блока 1 передачи в каждом такте запускает распределитель 7 импульсов, который в каждом также сигналом своего второго выхода запускает соответствующие блоки сравнени . Четверт тй блок 11 сравнени  под воздействием сигнала с третьего выхода распределител  7 импульсов сравнивает сигнал генератора 12 с сигналом порога ошибки, поступающим из блока 13 пам ти, и в случае превышени  порога вырабатывает сигнал ошибки, который поступает на второй вход сумматора 4 по модулю два, с выхода которого суьвиарный сигнал записываетс  в триггер 5 под воздействием сигнала второго выхода блока 1 передачи. Сигнал триггера 5 поступает на вход блока б приема. Аналогично второй 9 и третий 10 блоки сравнени  сравнивают сигнал генератора 12 с соответствующими порогами, поступающими из блока 13 пам ти. В случае превьпиени  порогов эти блоки вырабатывают соответственно сигналы вставки или выпадени  символов, которые через соответствующий вентиль 16 или 17 поступают на первый или второй вход реверсивного счетчика 15, содержание которого при этом увеличиваетс  или уменьшаетс  на единицу, что приводит к изменению сигнала на втором выходе коммутатора 3 и изменению на единицу номера разр да регистра 2 сдвига,сигнал . которого проходит на сумматор 4. При

этом в случае возникновени  сигнала выпадени  один из разр дных сигна- . ов регистра сдвига .2 пропускаетс  не поступает на сумматор 4, а в случае возникновени  сигнала вставки один из разр дных сигналов поступает на сумматор 4 дважды, в двух соседних тактах. Ограничители 18 и 19 ограничивают cjjayx сторон содержимое реверсивного счетчика 15 и исключают нежелательное  вление нелинейного -изменени  сигнала реверсивного счетчика 15.

Распределитель 7 импульсов сигналом своего первого выхода, частота которого в целое число раз меньше частоты сигнала второго выхода запускает первый блок 8 сравнени , который под воздействием управл юошх сигналов распределител  7 импульсов сравнивает сигнал генератора 12с пороговым сигналом, поступающим из блока 13 пам ти. В Случае превышени  порога первый блок 8 сравнени  вырабатывает еж гнал изменени  состо ни  канала св зи, который через шифратор 14 воздействует на блок 13 пам ти , переключа  его на формирование новых порогов, соответствук дах новому состо нию канала св зи, в результате чего измен ютс  веро тности возникновени  с иибки, вставки и выпадени  сигнала.

Таким образом, предлагаемое устройство по сравнению с прототипом обеспечивает более разностороннюю проверку аппаратуры передачи данных.

Кроме смещени  фронтов передаваеого сигнала устройство может по случайному закону выполн ть инверсию целого символа сообщени , вставку.

или выпадение символа, имитирующие многолучевость распространени  радиоволн , дл  этого в второго выхода блока 1 передачи подаетс  сигнал, частота которого точно равна частоте смены символов сообщени  на выходе кодированного сигнала. При этом возникновение сигнала ооибки в четвертом блоке 11 сравнени  обеспечивает инверсию символа в сумматоре 4,

0 а сигналы на выходе второго 9 и

I третьего 10 блоков сравнени  обусловливают вставки или выпадение сим- : волов сообщени . ВерЪ тность возникно вени  этого при равноверо тном законе распределени  сигнгша генератора

5 12 определ етс  порогами, хран щимис  в блоке 13 пам ти и завис щими от сигнала состо ни  канала св зи. Дл  полной имитации дискретйгого коротковолнового канала св зи использует0 с  марковска  трехточечна  модель канала, в соответствии с которой канал.;может иметь одно из трех сос-. то ний: хорс цее, среднее или плохойс соответствующими различными tiopb5 гами возникновени  ошибок в каждом состо нии и с заданными веро тйост ми смены состо ний канала св зи, которые реализуютс  первым блоком 8 сравнени  при сравнении сигнала

0 генератора 12 с порогами смены состо ний , поступающиАга из блока 13 пам ти.

При работе предлагаемого устрой-.

ства переход его из хорошего состо 5 ни  в плохое имитирует замирани  сигнала, характерные дл  коротковолновых каналсш св зи и приводит к пакетированию ошибок, что также невозможно при использовании прототипе.

Claims (1)

1. УСТРОЙСТВО ДЛЯ ИМИТАЦИИ ИСКАЖЕНИЙ ДВОИЧНЫХ СИГНАЛОВ, содержащее блок передачи, первый выход которого соединен с первБвд входом регистра сдвига, второй вход и выход которого соединены соответственно с вторым выходом блока передачи и первым входом коммутатора, первый и второй вентили, генератор псевдослучайных последовательностей и триггер, первый вход ,и выход которо. го соединены соответственно с вторым выходом блока передачи и входом блока приема ,.отлич.ающее, с я тем, что, с целью повышения точности имитации искажений в коротковолновом канале связи, в него вве<дены сумматор по модулю два, два ограничителя, реверсивный счетчик, распределитель импульсов, четыре блока сравнения, блок памяти и шифратор, причем выход генератора псевдослучайных последовательностей соединен с первыми входами блоков сравнения, вторые входы которых соединены с выходом блока памяти, вход которого соединен с выходом' шифратора, вход которого соединен с выходом первого блока сравнения, третий вход которого соеданен с первым выходом распределителя импульсов, вход, а _Ύ также второй и третий выходы которого соединены соответственно с вторым выходом блока передачи и с соответствующими входами блоков сравнения, выход реверсивного счетчика соединен с вторым входом коммутатора и выходами первого и второго or- jg раничителей, выходы которых соединены с первЕВии входами первого и второго вентилей, вторые входы которых соединены с выходами соответственно второго и третьего блоков сравнения, а их выходы подключены соответственно к первому и второму входам реверсивного счетчика, при/ этом выход коммутатора соединен с первым входом сумматора по модулю два, второй вход и выход которого соединены соответственно с выходом четвертого блока сравнения и вторым входом триггера.

   SU .... 1022322 >

   I