. Изобретение относитс к вычислительной технике и может быть исполь зовано в устройствах управлени ЭВМ и цифровой автоматике. Известны программируемые логичес кие матрицы (ПЛМ) , содержащие М вход Hbfx одноразр дных дешифраторов, матрицу логических элементов И (мат рицу И ), матрицу логических элементов ИЛИ (матрицу ИЛИ ) и в.1ходные буферные схемы С1 3. Недостатком данных схем вл етс 9зка облает применени за счет низкой степени использовани площади кристалла, в результате чего в матрицах И и ИЛИ удаетс запро-граммировать небольшое число кодовых комбинаций. Известен способ маскировани выходных разр дов шин матриц логических элементов И или ИЛИ при .котором дл увеличени числа аы .ходных кодовых комбинаций используетс маскирование активных сигналов (запрет-разрешение) с помощью внешних управл ющих сигналов, которые могут быть частью входных сигналов адресов С23. Однако ПЛМ, в которых использовалс бы указанный способ, не получили распространени , так как незамаскированные выходные шины ПЛМ сос тавл ют только часть от общего числа ее выходных разр дов, т.е. каж дый раз из ПЛМ выбираетс кодова комбинаци , разр дность которой, значительно меньше числа выходных шин ПЛМ. Наиболее близкой к предлагаемой вл етс программируема логическа матрица, содержаща N входных .шин, подключенных к соответствующим N-K ,одноразр дным дешифраторам, выходы которых соединены с соответствуищи м входами матрицы И, а также матрицы элементов ИЛИ, входы которых вл ютс выходами, устройства Недостатком ПЛМ подобного типа вл етс ограничение функциональных возможностей из-за того, что матриц И и однократно программируемые перемычки позвол ют реализовать только одну комбинацию соединений одно .кратно программируемых выходов матр цы И с входами матрицы элементов ИЛ Цель изобретени . расширение фу циональных возможностей ПЛМ путем п вышени степени использовани полез ной площади кристалла путем много9 кратного подключени выходных разр дов матрицы И к различным входам элементов матрицы ИЛИ, т.е путем многократного использовани одних и тех же термов, сформированных матрицей И. Поставленна цель достигаетс тем, что в программируемую логическую матрицу , содержащую N входных шин, подключенных к соо(ветствующим N-K-одноразр дным дешифраторам, .выходы которых соединены с соответствующими матрицы И, а также матрицу элементов ИЛИ, выходы которых вл ютс Млходами устройства, дополнительно введены | :7разр дный двоичный дешифpatop и L клкУчевых элементов, информационные .входы KOTOpbix соединены с выходами матрицы элементов И, а их управл ющие входы с выходами К-разр дного двоичного деши({н}атора, входы которогр соединены с соответствующими К-вхЬдными шинами, выходы ключевых элементов соединены с соответству ющими входами матрицы элементов ИЛИ. На чертеже представлена функциональна схема предлагаемого устройства . Устройство содержит (М-К) одноразр дных дешифраторов 1, К-разр дный полный дешифратор 2, матрицу ИЗ, матрицу ИЛИ и L ключевых элементов УЬ...11- 5. К соответствующим ,входам (N-K) одноразр дных дешифраторов 1 подк/вочены (N-K) .входных разр дов ПЛМ, входы К-разр дного двоичного дешифратора 2 подключены к соответствующим К-входным разр дам ПЛМ, выходы одноразр дных дешифраторов соединены с соответствующими входами матрицы И 3 информационный вход каждого ключевого элемента 5 подключен к соответствующему;выходу матрицы И 3, выходы К-разр дного двоичного дешифратора 2 программно соединены с управл ющими входами соответствующих ключевых элементов 5 выходы ключевых элементов подключены к сортветствующим входам элементов матрицы ИЛИ А, выходы матрицы ИЛИ подключены к выходам ПШ, Устройство работает следующим образом .-;. Перед включением ПЛМ следует запрограммировать . Процесс программировани ключевых элементов 5 состоит в селективном соединении требуемых управл ющих входов ключевых схем с управл ющими шинами - выходами К разр дного двоичного дешифратора 2. При наличии электрического соединени возбуждаемой управл ющий шины.с управ ЛЯЮВ1ИМ входом ктвочевого элемента 5 через ключевой элемент 5 на входы эаементов матрицы ИЛИ А поступает сигнал с той выходной шины матрицУ 3 И, к которой подключен информационньй вход рассматриваемого ключевого элемента 5. - При поступлении на входы ПЖ кода адреса возбуждаетс одна из ва;ходных шин-матрицы И, в которой запрограммирован подаааёлшй код адре са. Единичный сигнал поступает на каждый из информационных входов KJWчевых элементов 5 ОА Ф внных к этой шине. Одновременнь возбуждаетс одна из управл ющих шин. Если имеютс ключевые элементы, один из ynjMBл ющих входов которых имеет электрическое соединение с возбужденной , 10 9 выходной матрицы И, эти ключевые элементы пропускают сигналы на матрицу ИЛИ, далее сформированные ИЛИ сигналы (дизъюнкции ) поступ ют на выход ПЛМ. При смене коде адреса измен етс возбуждаема выходна шина матрицы И и управл юща шина, соответствующа вновь подаваемому коду адреса. Сигнал с выхода матрицы и п{юходит через те ключевые элементы, в которых информационный вход соединен с вновь возбужденной выходной шиной матрицы И и управл ющий вход с возбужденной управл ющей шиной. Смена (N-K) разр дов кода адреса ведет к изменению возбуждаемых выходных шин И, а смена лобого из оставшихс К разр дов кода адреса - к изменению возбуждаемой управл ощей шины. Кажда управл юща шина инициирует одну выходную кодового комбинацию дл ПЛМ. Общее число таких комбинаций S 2,где К число входных разр дов К-разр дного двоичного еши|| ратора 2.. The invention relates to computing and can be used in computer control devices and digital automation. Programmable logic matrices (PLA) are known, containing M input Hbfx single-bit decoders, a matrix of logical elements AND (matrix AND), a matrix of logical elements OR (matrix OR) and current buffer circuits C1 3. The disadvantage of these schemes is 9 This is due to the low degree of utilization of the crystal area, as a result of which a small number of code combinations can be programmed in the AND and OR matrices. A known method of masking the output bits of the busbars of the AND or OR logic elements matrices at. Which, to increase the number of aa. Code combinations, is used to mask active signals (prohibition) using external control signals, which can be part of the input signals of the C23 addresses. However, PLMs in which this method would have been used were not widely used, since non-disguised PLM output tires comprise only a fraction of the total number of its output bits, i.e. each time a code combination is selected from the PLA, the size of which is much less than the number of output PLM buses. Closest to the proposed is a programmable logic array containing N input busbars connected to the corresponding NK, one-bit decoders, the outputs of which are connected to the corresponding inputs of the matrix AND, as well as the matrix elements OR whose inputs are the outputs of the Device Disadvantage PLM This type of functionality is limited by the fact that the AND matrices and once-programmable jumpers allow only one combination of connections to be implemented. odov the matrix and the inputs of the matrix elements IL object of the invention. expanding the functional capabilities of the PLA by increasing the degree of utilization of the effective area of the crystal by multiply connecting the output bits of the matrix AND to the various inputs of the elements of the matrix OR, i.e. by repeatedly using the same terms formed by the matrix I. The goal is achieved by that into a programmable logic array containing N input busbars connected to corresponding (NK single-bit decoders, outputs that are connected to the corresponding AND matrices, as well as the matrix OR elements, whose outputs are device M-inputs, were additionally introduced |: 7-bit binary descriptor and L CLAUTEs, KOTOpbix information inputs are connected to the outputs of the matrix of elements AND, and their control inputs with the outputs of K-bit binary board ({n } The switches, the inputs of which are connected to the corresponding K-vhbdnymi tires, the outputs of the key elements are connected to the corresponding inputs of the matrix of elements OR.The drawing shows the functional diagram of the proposed device. The device contains (MK) single-bit decoders 1, K-bit full decoder 2, matrix OF, matrix OR, and L key elements UB ... 11-5. To the corresponding, inputs (NK) of single-bit decoders 1 podk / wired (NK). the input bits of the PLA, the inputs of the K-bit binary decoder 2 are connected to the corresponding K-input bits of the PLA, the outputs of the single-bit decoders are connected to the corresponding inputs of the matrix And 3 the information input of each key element 5 is connected to the corresponding; output matrix And 3, outputs K-bit double In addition, a binary decoder 2 is programmatically connected to the control inputs of the corresponding key elements. 5 The outputs of the key elements are connected to sorting inputs of the elements of the matrix OR A, the outputs of the matrix OR are connected to the outputs of the PN. The device works as follows ;-. Before turning on the PLA should be programmed. The process of programming the key elements 5 consists in selectively connecting the required control inputs of the key circuits with control buses — outputs To the bit binary decoder 2. In the presence of an electrical connection of the driven control bus with the control LIAHWHIM input of the tail element 5 through the key element 5 to the inputs of the matrix OR OR signal is received from the output bus of the 3 AND matrix to which the information input of the key element 5 is connected. - When the code of the address address code arrives at the inputs of the RV zhdaets one of the Islands; Khodnev bus matrix and in which the code is programmed podaaaolshy Adre sa. A single signal is fed to each of the information inputs KJWchevyh elements 5 OA F external to this bus. Simultaneously, one of the control tires is energized. If there are key elements, one of the ynjMBU input inputs of which is electrically connected to an excited, 10 9 output matrix AND, these key elements pass signals to the OR matrix, then the generated OR signals (disjunctions) are sent to the output of the PLM. When the address code is changed, the output bus of the AND matrix and the control bus corresponding to the newly supplied address code change. The signal from the output of the matrix and n {goes through those key elements in which the information input is connected to the newly excited output bus of the matrix I and the control input to the excited control bus. A change (N-K) of the address code bits leads to a change in the output I / O buses being excited, and a change from the remaining ones of the To the address code bits to a change in the bus control being excited. Each control bus initiates one output codeword for the PLA. The total number of such combinations is S 2, where K is the number of input bits of a K-bit binary binary || rator 2.
-н-n