SU1014147A1 - Коммутатор - Google Patents

Abstract

КОММУТАТОР, содержащий тири с торы по числу нагрузок и врем задающие  чейки,кажда  из которых содержит с S-образиой характеристикой, анод которого соединен с нагрузкой врем задающей  чейки, первый транзистор , база и коллектор которого через соответствующие первый и второй резисторы соединены с шиной источника питани  врем задак цих  чеек, диод включенный между базой первого транзистора ,и источником напр жени  управлени , и первый конденсатор, в котором одна обкладка соединена с выходом данной врем задающей  чейки, а друга  - с ;эмиттером первого транзистора, о т и ч а ю щ и и с   тем, что, с це-;лью расигарени  диапазона временных задержек между коммутируемыми нагрузками , в нетчэ введены второй, третий и четвертый транзисторы, второй конденсатор , который шунтирован ограничительным диодом, третий и четвертый резисторы, при этом эмиттер второго транзистора соединен с общей шиной : источника питани  коммутатора к ис-; точника питани  врем задающих  чеек коллектор - с ш:1ходом прем задаю щей  чейки, а база - с обкладкой второго конденсатора и выводом третьего резистора, друга  обкладка второго конденсатора соединена о общей; шиной источника питани  врем задающих  чеек, другой вывод третьего резисто-, ра соединен с коллектором третьего | транзистора, эмиттер третьего транл; (Л зистора соединен с шиной источника 1 питани  кок№1утатора, а база через четвертый резистор - с коллектором четвертого транзистора, эьтаттер ко8 С . торого соединен с эмиттером первого .транзистора, а база - с точкой сб-единени  катода элемента с Sгобразной характеристикой с коллектором : первого тра нзистора. .

Description

4 Изобретение относитс  к сильноточной импульсной техике, а точнее: к устройствам бесконтактной коммута ции . . Известен коммутатор, содержащий последовательно соединенные элемен временной задержки, каждый из котор выполнен на транзисторе с врем зада щей RC -цепочкой 1. Недостатком устройства  вл етс  узкий диапазон регулировани  задерже обусловленный ограниченной скорость во сстановлени  врем  за дающего конде сатора. Известен также коммутатор, содер щий тиристоры по числу Нагрузок и врем задающие  чейки, кажда  из которы содержит прибор eg-образной характеристикой , анод .которого соединен с нагрузкой врем задающей  чейки, тран.зистор база и коллектор которого через соответствующие первьой и второй резисторы соединены с шиной источника питани  врем задающих  чеек, диод, включенный между базой тран зистора и источником напр жени  управлени , и конденсатор, у которого одна обкладка соединена с выходом данной врем задающей  чейки, а, втора  - с эмиттером транзисто- ра 2. Недостатком известного устройства  вл етс  также узкий диапазон временйых задержек из-за ограниченной скорости восстановлени  элементов схемы. Целью изобретени   вл етс  расширение диапазона временных задержек между коммутируемыми нагрузками I . Поставленна  цель достигаетс  тем, что в коммутатор, содержащий тиристоры по числу нагрузок и врем задающие  чейки, кажда  из которы содержит прибор cS -образной характеристикой , анод которого .соединен с нагрузкой врем задающей  чейки, первый транзистор, база и коллектор которого череэ соответствующие первый и второй резисторы соединены с щиной источника питани  врем задающих  чеек, диод, включенный между базой первого транзистора и источНИКОМ напр жени  управлени , и первый конденсатор, у которого одна обкладка соединена с выходом данной .врем задающей  чейки, а втора  - с эмиттером первого транзистора, введены второй, третий и четвертый транзисторы, второй конденсатор, ко торый шунтирован ограничительным диодом, третий и четвертый резисторь1 , при этом эмиттер второго транзистора соединен с общей шиной неточника питани  коммутатора и источника питани  врем задающих  чеек коллектор ,- с выходом врем заданнцей  чейки, а база - с обкладкой второго конденсатора и выводом третьего резистора, друга  обкладка второго конденсатора соединена с общей шиной источника питани  врем задающих  чеек, другой вывод третье ю резистора соединен с коллектором третьего транзистора, змиттер третьего транзистора соединен с шиной источника питани  коммутатора, а база - через четвертый резистор с коллектором четвертого транзистора , эмиттер которого соединен с эмиттером первого транзистора, а база - с точкой соединени  катода элемента с S -образной характеристикой с коллектором первого транзистора . На чертеже приведена принципиальна  электрическа  схема предлагаемого устройства. Устройство содерижт нагрузки 1 и тиристоры 2 по числу коммутируемых цепей, врем задающие  чейки 3 на различные времена переключени , источник 4 напр жени  дл  питани  нагрузок 1,ИСТОЧНИК 5 напр жени  дл  питани  врем задающих  чеек, источники 6 напр жени  управлени  и входную шину 7. Врем задающа   чейка 3 остоит из динистора ( элемента с S-образной характеристикой) 8, первого транзистора 9, второго транзистора 10, третьего транзистора 11, четвертого транзистора 12, первого конденсатора 13, .второго конденсатора 14, диода 15, ограничительного диода 16, первого резистора 17, второго резистора 18, третьего резистора 19 и четвертого резистора 20. Устройство работает следующим образом. В исходном состо нии тиристоры 2 выключены, динистор 8 включен и удерживаетс  в этом состо нии током, протекающим от источни-ка 4 напр жени  через нагрузку 1, второй резистор 18 и источник 5 напр жени . Первый транзистор 9 насглщен током, проход щим через первый резистор ; 17. Первый конденсатор 13 зар жен до напр жени  источника 4 напр жени , так как сопротивление второго резистора 18 значительно больше сопротивлени  нагрузки 1. Транзисторы 10-12 наход тс  в закрытом состо нии. I При подаче импульса на входную шину 7 включаетс  тиристор 2. При это. напр жение на аноде динистора 8 врем задающей  чейки 3 становитс  равным нулю и он запираетс , так как к его катоду приложено запирающее напр жение первого конденсатора 13 через эмиттерный переход четвертого транзистора 12. С этого момента начинаетс  отсчет времени включени  первой нагрузки 1. Величина задержки определ етс  временем перезар да первого конденсатоpa 13 током эмиттера первого транзистора 9, равным сумме токов, текущих через первый и второй резисторы 17 и 18. При этом ток перезар да первого конденсатора замыкаетс  через открытый переход коллектор - база второго транзистора 10 и второй конденсатор 14, шунтированный ограничительным диодом 16.

Первый конденсатор 13 стремитс  перезар дитьс  на напр жение источника 5 напр жени . Однако когда напр жение на нем, а следовательно, и на базе первого транзистора 9 достигнет величины напр жени  управлени ,откроетс  диод 15. При этом первый транзистор 9 начнет закрыватьс , что вызовет резкое увеличение напр жени  на его коллекторе. Это напр жение прикладываетс  к катоду динистора 8, вследствие чего он включаетс .При включении динистора 8 напр жение на базе четвертого транзистора 12 снижаетс  до величины напр жени  зар да первого конденсатора 13, которое определ етс  напр жением источника 6 напр жени  управлени . Далее происходит открывание четвертого транзистора 12 и перезар д первого конденсатора 13 по цепи исто1ника 4 напр жени , нагрузки 1, динистора 8 и цепи управлени  следующего тиристора 2. При этом второй транзистор 10 будет заперт.

В результате протекани  тока через следующий тиристор 2 происходит его включение и выключение первого тиристора 2. С этого момента заканчиваетс  врем  включени  одной нагрузки 1 и начинаетс  врем  включени  другой нагрузки 1.

Второй, третий и четвертый транзисторы . служат дл  ограничени по длительности импульса управлени  на последук цем тиристоре 2.

Дл  получени  большого времени включени  предыдущей нагрузки 1 необходимо обеспечить необходимую посто нную времени зар да первого конденсатора 13. Когда напр жение на этом конденсаторе станет положительным и достигнет такой величины при которой откроетс  второй транзистор 10, ток перезар да первого конденсатора 13 начнет протекать через переход коллектор - эмиттер второго транзистора 10 на общую Шину , мину  цепь управл ющего электрода тиристора 2 следующей  чейки.

В предложенном устройстве врем  перезар да первого конденсатора 13 не вли ет на длительность импульса запуска тиристора 2, так как эта длительность определ етс  временем перезар да второго конденсатора 14.

Работа остальных  чеек коммутато ра на разщле времена переключени  осуществл етс  аналогичным образом.

Преимуществом предложенного коммутатора  вл етс  возможность пода .чи на входную шину импульса управлени  до окончани  полного цикла ег работы. Это расшир ет его функциональные возможности, так как позвол ет включать несколько назтрузок одновременно.

ii

Claims (1)

1. КОММУТАТОР, содержащий тири с* торы по числу нагрузок и времязадающие ячейки, каждая из которых содержит прибор с S-образной характеристикой, анод которого соединен с нагрузкой времязадающей ячейки, первый транзистор, база и коллектор которого через соответствующие первый и второй резисторы соединены с шиной источника питания времязадающих ячеек, диод, включенный между базой первого транзисторами источником напряжения управления, и первый конденсатор, в котором одна обкладка соединена с выходом данной времязадающей ячейки, а даугая - с эмиттером первого транзистора, отличающийся тем, что, с це·* (лью расширения диапазона временных задержек между коммутируемыми нагрузками, в него введены второй, третий й четвертый транзисторы, второй конденсатор, который шунтирован ограничительным диодом, третий и четвертый резисторы, при этом эмиттер второго транзистора соединен с общей шиной источника питания коммутатора и ис-;

   точника питания времязадающих ячеек, коллектор - с выходом премязадающей ячейки, а база - с обкладкой второго конденсатора и выводом третьего резистора, другая обкладка второго конденсатора соединена с общей( шиной источника питания времязадающих ячеек, другой вывод третьего резистора соединен с коллектором третьего \ транзистора, эмиттер третьего транл зистора соединен с шиной источника ί питания коммутатора, а база через четвертый резистор - с коллектором четвертого транзистора, эмиттер которого соединен с эмиттером первого J транзистора, а база - с точкой соединения катода элемента с Sгобразной характеристикой с коллектором первого транзистора. ·