SU1012347A1 - Аналоговое запоминающее устройство - Google Patents
Аналоговое запоминающее устройство Download PDFInfo
- Publication number
- SU1012347A1 SU1012347A1 SU802984870A SU2984870A SU1012347A1 SU 1012347 A1 SU1012347 A1 SU 1012347A1 SU 802984870 A SU802984870 A SU 802984870A SU 2984870 A SU2984870 A SU 2984870A SU 1012347 A1 SU1012347 A1 SU 1012347A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- inputs
- outputs
- analog
- memory
- blocks
- Prior art date
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
АНАЛОГОВОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО, содержащее бЯрки пам ти, входы первого и - второго т вл ютс входами устройства, первый, второй и третий аналого-цифровые преобразователи , входы которых соединены соот -ветственно с выходами блоков пам ти. первый операционный усилитель, выход которого вл етс первым выходом устройства , к ключ, о т л и ч а ю щ .е е - с тем, что, с целью повышени точности устройства, в него введень второй и третий операционные усилители и блоки задани эталонных напр жений, входы которых соедтшеНы соответственно с первыми выходами аналого-цифровых преобразователей, выходы блоков задани эталонных напр жений соединены cooiw ветственно с первыми входами операционных усилителей. Вторые входы кото- рых соединены с выходами блоков пам ти , в1Орые выходы аналого-цифровых преобразователей вл ютс вторым, третьим и четвертым выходами устройства соответственно, вход третьего блока пам ти соединен с выходом ключа, гвходы которого, соединены соответственно с выходами второго и третьего операционных усилителей.
Description
Ю
со 4
s| Изобретение относитс к вычислительной технике,.в частности к аналогчэвым запоминающим устройствам, и предназначено дл использовани в системах аналого-цифрового преобразовани . Известно устройство аналого-цифрового преобразовани (АЦП), содержащее схему выборки и хранени (СВХ), А1Ш, цифро-аналоговый преобразователь (ЦАП) и усилитель -. Устройству присуще недостаточное быстродействие. Этот недостаток«можно нивелировать, если вход устройства соединить с выхо-г дом блока аналоговой пам ти большой емкости, в который заноситс аналогова информаци , подлежаща преобразованию Известно аналоговое запоминающее устройство, содержащее входной ключ, параллельно соединенные конденсаторные элементы хранени , выходной усилитель, цепи коррекции С 1 Недостаток устройства - низка точность . Цель изобретени - повьппение точности . Поставленна цель достигаетс тем, что в аналоговое запоминающее устройство , содержащее блоки пам ти, входы первого и второго из которых вл ютс входами устройства, первый, второй и третий аналого-цифровые преобразователи , входы которых соединены соответственно с выходами блоков пам ти, первый операционный усилитель, выход которого вл етс первым выходом устрой ства, и ключ, введены второй и третий операционные усилители и блоки задани эталонных напр жений, входы которых соединены соответственно с первыми выходами аналого-цифровых преобразова телей, выходы блоков задани эталонных напр жений сое;;инены соответственно с первыми входами операционных усилителей , вторые входы которых соединены с выходами блоков пам ти, вторые вьгходы аналого-цифровых преобразователей вл ютс вторым, третьим и четвертым вых дами устройства соответственно, вход третьего блока пам ти соединен с выход
кл1рча, входы которого соединены соответственно с выходами второго и третьего операционных усилителей.
На фиг. 1 изображена функциональна схема Предложенного устройства; На фиг. 2 - вариант функционального выполнени блока пам ти; на фиг. 3 - то .же, блока эталонного напр жени .
ше. Дан.ные с внешних запоминающих устройств могут обрабатьшатьс медленными АЦП..В результате после длительного хранени получаетс массив величин, 55 представл ющих фрагмент кривой, низкочастотна часть которой представлена Цифровым кодом, высокочастотна часть аналоговой величиной. В данном случае Устройство (фиг. 1) содержит блоки 1, 2 и 3 пам ти. АЦП 4, 5 и 6, операшюн ные усилители 7, 8 и 9, блоки 10, 11 и 12 эталонных напр жений. В качестве примера на фиг. 1 показаны блоки 13 и 14 оперативной пам ти, на входы которых подаетс цифрова информаци с АЦП 4, 5 и 6. Каждый блок пам ти (фиг. 2) содержит ключ 15 записи, ключ 16 считывани , конденсаторы 17, ключи 18 и блок 19 управлени . Каждый блок эталонных напр жений (фиг. 3) содержит матрицу 20 резисторов , ключи 21 управлени , усилитель 22 Ч-дешифратор 23. Устройство функционирует следующим образом. Первый фрагмент входного сигнала, содержащий N точек, запоминаетс в ёлоке 1 пам ти, затем начинаетс запись второго фрагмента в блок 2 пам ти и в то же врем начинаетс считьтание записанной информации с блока 1 пам ти. Считанна с блока 1 информаци поступает на вход АЦП и на вход усилител 8. АЦП 4 преобразует первые 2 разрада величины и записывает их в блок 13 оперативной пам ти. Усилитель 8 вычисл ет разность сигналов от блока 1 и блока 10, умножает разность в 4 раза. Полученна величина записываетс в блок 3 пам ти. Очевидно, что погрешности, вносимые при умножении и во врем хранени в блоке 3 пам ти, сказываютс на точность передачи величины выборки в 4 раза меньше, чем погрешности блока 1 пам ти. Поэтому врем хранени и точность в блоке 3 пам ти в 4 раза вьш1е. После перезаписи сигнала из блока 1 в блоке 3 по описанному методу начинаетс перезапись Ш1формации из блока 2 в блок 3, котора производитс аналогично . При этом может производитьс запись информации в блок 1 пам ти. После перезаписи информации с блока 1 и блока 2 можно осуществить перезапись с информации блока 3 во внешнее запоминающее устройство (на фиг. 1 не показано). Причем врем оранени внешнего запоминающего устройства будет уже в 16 раз выпроисходит естественное действие: низко частотна часть кривой обрабатываетс АЦП за короткое врем , так как полоса АЦП достаточна дл такой обработки. Высокочастотна часть раст гиваетс во ; емени , так как производитс транс формаци спектра в область, доступную дл быстродействи АЦП. Таким образом , получаетс оптимальш режим использовани АЦП. К усилител м не предъ вл етс высоких требований по быстродействию, так как перезапись, например, из блока 1 в блок 3 можно осуществл ть достаточно медленно. Поэтому не представл ет слож
ности сделать эти усилители прецезионными .
Введение блоков эталонных напр жений , которые используют одинаковые эталонные источники, дает возможность выравнивани погрешности в каналах преобразовани .
В качестве блока 3 пам ти и внешних запоминающих устройств могут исЛольТаким образом, достигаетс совмещение операций аналого-цифрового преобразовани и работы процессора по определению тактики преобразовани . Предложенное устройство позвол ет понизить аппаратурные затраты и повм сить точность анайого- ифрового пре. образовани , повысить полосу частот принимаемых сигналов. зоватьс ПЗС структуры, обладакмцие очень высокой емкостью по числу хранимых точек, но недостаточно высокой точностью. Причем в предложенном устройстве . малоразр дный код получаетс достаточно быстро и может быть использован дл поиска функций коррел ции, дл получени которых с.точностью Ю достаточна точность входных выборок 4 разр да. Получв® функции коррел шга можно вычислить вектор фильтрации кртвой, который используетс дл исключени избыточности кривой при дальнейшем авалогочцифровом преобразовании.
Л/
3
1
с
1
L.
fax}
tf2
I
.f
Д
ffJhmOJSOH
У21 У21 у 2} у 21
П
Claims (1)
- АНАЛОГОВОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО, содержащее блоки памяти, входы первого и . второго из которых являются входами устройства, первый, второй и третий аналого-цифровые преобразователи, входы которых соединены соответственно с выходами блоков памяти, первый операционный усилитель, выход которого является первым выходом устройства, и ключ, о т л и ч а ю щ ,е е — с я тем, что, с целью повышения точности устройства, в него введены второй и третий операционные усилители и блоки задания эталонных напряжений, входы которых соединены соответственно с первыми выходами аналого-цифровых преобразователей, выходы блоков задания эталонных напряжений соединены соответственно с первыми входами операционных усилителей, вторые входы которых соединены с выходами блоков памяти, вторые выходы аналого-цифровых преобразователей являются вторым, третьим и четвертым выходами устройства соответственно, вход третьего блока памяти соединен с выходом ключа, входы которого, соединены соответственно с выходами второго и третьего операционных усилителей.„„1012347
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU802984870A SU1012347A1 (ru) | 1980-08-04 | 1980-08-04 | Аналоговое запоминающее устройство |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU802984870A SU1012347A1 (ru) | 1980-08-04 | 1980-08-04 | Аналоговое запоминающее устройство |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1012347A1 true SU1012347A1 (ru) | 1983-04-15 |
Family
ID=20918812
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU802984870A SU1012347A1 (ru) | 1980-08-04 | 1980-08-04 | Аналоговое запоминающее устройство |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1012347A1 (ru) |
-
1980
- 1980-08-04 SU SU802984870A patent/SU1012347A1/ru active
Non-Patent Citations (1)
Title |
---|
1. Микроэпектронные цифро-аналоговые и аналого-цифровые преобразователи информации. Под ред. Б. В. Смолова. М., Советское радио, 1976, с. 76, рис. 1.24. 2. Там же с. 1в9, рис. 4.116 (прототип).. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4129863A (en) | Weighted capacitor analog/digital converting apparatus and method | |
US7796077B2 (en) | High speed high resolution ADC using successive approximation technique | |
US4521907A (en) | Multiplier/adder circuit | |
US20130021181A1 (en) | Non-binary successive approximation analog to digital converter | |
EP0698315A1 (en) | Algorithmic a/d converter with digitally calibrated output | |
EP1339169A1 (en) | Method of calibrating an analog-to-digital converter and a circuit implementing the same | |
US3688250A (en) | Amplifier system | |
US4910780A (en) | Audio signal recording and reproducing apparatus utilizing digital data compression and extension | |
US5047769A (en) | Methods of correcting data conversion/transfer errors in a vibratory energy imaging system utilizing a plurality of channels | |
US4314105A (en) | Delta modulation method and system for signal compression | |
JP2566205B2 (ja) | アナログ−デイジタル変換器 | |
SU1012347A1 (ru) | Аналоговое запоминающее устройство | |
US5404141A (en) | Signal converting apparatus utilizing an analog-digital converting section and a digital-analog converting section | |
SU758511A1 (ru) | Система многоканального приема и преобразовани в код аналоговых сигналов | |
SU888208A1 (ru) | Аналоговое запоминающее устройство | |
SU1045225A1 (ru) | Функциональный преобразователь | |
RU2037190C1 (ru) | Многоканальная система для регистрации физических величин | |
SU1166008A1 (ru) | Устройство дл спектрального анализа сигналов | |
SU818315A1 (ru) | Устройство измерени пространственных характеристик пучка зар женных частиц | |
JPH04162828A (ja) | Pcm符号器 | |
SU855735A1 (ru) | Аналоговое запоминающее устройство | |
SU547834A1 (ru) | Запоминающее устройство | |
SU1469489A1 (ru) | Электроразведочна станци | |
JP3222967B2 (ja) | ディジタル信号処理装置 | |
SU430513A1 (ru) | Устройство для сжатия сигнала по времени |