SU1007197A1 - Логический элемент - Google Patents
Логический элемент Download PDFInfo
- Publication number
- SU1007197A1 SU1007197A1 SU813349739A SU3349739A SU1007197A1 SU 1007197 A1 SU1007197 A1 SU 1007197A1 SU 813349739 A SU813349739 A SU 813349739A SU 3349739 A SU3349739 A SU 3349739A SU 1007197 A1 SU1007197 A1 SU 1007197A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- current
- input
- output
- current mirror
- logic element
- Prior art date
Links
Landscapes
- Logic Circuits (AREA)
Abstract
ЛОГИЧЕСКИЙ ЭЛЕМЕНТ, оодержгиций усилитель тока с М+1 инверсным выходом и токовое зеркало, первый выход усилител тока соединен с входом токового зеркала, остальные М выходов соединены с М входными шинами соответственно, выход токового зеркала соединен с выходной шиной, отличающийс тем, что, с целью увеличени быстродействи и укюнылени площада, занимаемой на кристалле, в логический элемент введены М трансл торов тока, включенных Между М входными шинами и входом усилител тока. (О с
Description
о.. о ч
ф
sl
Claims (1)
- ЛОГИЧЕСКИЙ ЭЛЕМЕНТ, содержащий усилитель тока с М+1 инверс- ным выходом и токовое зеркало, первый выход усилителя тока соединен с входом токового зеркала, остальные М выходов соединены с М входными шинами соответственно, выход токового зеркала соединен с выходной шиной, отличающийся тем, что, с целью увеличения быстродействия и уменьшения площади, занимаемой на кристалле, в логический элемент введены М трансляторов тока, включенных Между М входными шинами и входом усилителя тока.а»
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU813349739A SU1007197A1 (ru) | 1981-10-19 | 1981-10-19 | Логический элемент |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU813349739A SU1007197A1 (ru) | 1981-10-19 | 1981-10-19 | Логический элемент |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1007197A1 true SU1007197A1 (ru) | 1983-03-23 |
Family
ID=20981034
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU813349739A SU1007197A1 (ru) | 1981-10-19 | 1981-10-19 | Логический элемент |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1007197A1 (ru) |
-
1981
- 1981-10-19 SU SU813349739A patent/SU1007197A1/ru active
Non-Patent Citations (1)
Title |
---|
1. Dao T.T.Treshold Jch and Its applications to binary symmebris and multivalued logic.-IEEE Journa1 of SSC, vol. SC-12, I 5, 1977, p. 468, fig. 7a.- 2. Патент US 4140820, кл. МКИ Н 03 К 19/08, 1979 (прототип) . * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
AU509939B2 (en) | Input/output cache system | |
EP0171888A3 (en) | Anamorphic prism for beam shaping | |
DE3584690D1 (de) | Ein-/ausgabebus fuer rechner. | |
SE8306606D0 (sv) | Kommunikationsanleggning | |
NO863070D0 (no) | Reduksjon av interrefleksjonslys i hologrammer. | |
FR2594234B1 (fr) | Structure longiligne deformable, et applications notamment aux montures de lunettes | |
AU3761385A (en) | F.i.r Filter | |
AU5188079A (en) | Allocating and resolving next virtual pages for input/output | |
SU1007197A1 (ru) | Логический элемент | |
UA15567A (ru) | Устройство для управления интегральным модулем | |
IT1163017B (it) | Unita' di memoria,di sola lettura,collegate in cascata,per l'elaborazione di segnali | |
SU1064440A1 (ru) | Импульсный усилитель | |
SU1166286A1 (ru) | Формирователь дискретных сигналов | |
EP0282969A3 (en) | Computer system having byte sequence conversion mechanism | |
SU818017A1 (ru) | Логическое устройство из | |
SU1069161A1 (ru) | Ячейка задержки | |
SU1061262A1 (ru) | Многоканальное восстанавливающее логическое устройство | |
SU834910A1 (ru) | Переключающее устройство | |
SU1193657A1 (ru) | Многофункциональный логический модуль | |
SU1160202A1 (ru) | "cпocoб пoлучehия xoлoдa" | |
AT369568B (de) | Datenein- und -ausgabeanordnung | |
JPS57125425A (en) | System for information transmission | |
SU566354A1 (ru) | Транзисторно-транзисторный логический элемент и-не | |
JPS533767A (en) | Input-output-insulation circuit using photocoupler | |
JPS52112242A (en) | Semiconductor memory |