SU1003085A1

SU1003085A1 - Microprogramme control device

Info

Publication number: SU1003085A1
Application number: SU813346773A
Authority: SU
Inventors: Борис Михайлович Юрчиков
Original assignee: Предприятие П/Я А-3162
Priority date: 1981-10-21
Filing date: 1981-10-21
Publication date: 1983-03-07

Description

Изобретение относится к вычислительной технике и может быть использовано для построения ЭВМ с переменной системой команд.The invention relates to computer technology and can be used to build computers with a variable system of commands.

. Известно устройство микропрограммного управления, содержащее блок памяти микропрограмм с регистром микрокоманд на выходе и регистром адреса на входе и блок генерации следующего адреса, выход которого: соединен с входом блока, памяти микрокоманд. Информация об адресе очередной микрокоманды указывается в · адресном поле предыдущей микрокоманды. Для организации безусловных и условных переходов в микропрограммах на вход блока генерации следующего адреса, обычно содержащего на выходе коммутатор адреса, подаются сигналы с шины кодов операции микрокоманды и условий ’перехода. Эти коды разбиваются на группы для ступенчатого дешифрования этих кодов, что позволяет 'лучше использовать емкость блока памяти микрокоманд £ 1].. A microprogram control device is known comprising a microprogram memory block with a micro-command register at the output and an address register at the input and a next address generation unit, the output of which is: connected to the input of the micro-command memory. Information about the address of the next micro-command is indicated in the address field of the previous micro-command. To organize unconditional and conditional transitions in microprograms, the signals from the microcode operation code bus and the transition conditions are sent to the input of the next address generation unit, usually containing the address switch at the output. These codes are divided into groups for step-by-step decryption of these codes, which allows' better use of the capacity of the memory block of microcommands £ 1].

Недостатком этого устройства является недостаточная гибкость., обусловленная фиксированной группировкой кодов операций и условий переходов, что накладывает ограничения.The disadvantage of this device is the lack of flexibility. Due to the fixed grouping of operation codes and transition conditions, which imposes restrictions.

’ на формат и кодировку микрокоманд и на возможность использования условий переходов в новых сочетаниях при 5 перестройке устройства на новую систему микрокоманд.’On the format and encoding of microcommands and on the possibility of using the transition conditions in new combinations with 5 restructuring the device to a new microcommand system.

Наиболее, близким к изобретению является устройство, блок памяти микрокоманд которого содержит поле 10 масок, с помощью которых можно, в принципе, выделять.и произвольно группировать любые разряды кодов операции и условий переходов £2J.Closest to the invention is a device whose micro-command memory block contains a field of 10 masks, with which you can, in principle, select and arbitrarily group any bits of operation codes and transition conditions £ 2J.

Однако применение ассоциативной памяти в блоке генерации следующего адреса этого устройства затрудняет его практическое использование для ЭВМ с произвольно перестраиваемой системой команд при большом числе __ произвольно группируемых условий переходов из-за трудности реализации ассоциативной памяти большой емкости .However, the use of associative memory in the generation unit of the next address of this device makes it difficult to use it for computers with an arbitrarily tunable instruction system with a large number of __ arbitrarily grouped transition conditions due to the difficulty of implementing associative memory of large capacity.

Цель изобретения - упрощение устройства микропрограммного управле25 ния.The purpose of the invention is to simplify the firmware control device.

Эта цель достигается, тем, что в устройство микропрограммного управт ления, содержащее блок памяти микрокоманд, выход которого подключен к информационному входу регистра микрокоманд, выход управляющего поля которого подключен к·выходу устройства, коммутатор адреса, первый информационный вход которого соединен с выходом адресного поля регистра микрокоманд,коммутатор адре- 5 са, выход которого . соединен с информационным входом регистра адреса, выход которого соединен ,с адресным входом блока памяти микрокоманд, введен блок максирован- 10 кого сдвига, причем первый вход блока маскированного сдвига подключен к. входу кода микрокоманды и условий перехода устройства, второй вход к выходу поля маски регистра микро- 15 команд, первый выход блока маскированного сдвига подключен к второму информационному входу коммутатора адреса, управляющий вход которого соединен с вторым входом блока маски·: рованного сдвига. С целью повышения коэффициента использования оборудования, в устройство введен блок памяти маски, адресный вход которого соединен с ^авыходом поля маски регистра, микрокоманд, а выход - с вторым входом блока маскированного, сдвига.This goal is achieved by the fact that in a microprogram control device containing a micro-command memory block, the output of which is connected to the information input of the micro-command register, the output of the control field of which is connected to the device output, an address switch, the first information input of which is connected to the output of the register address field microcommands, 5-address switch, whose output. connected to the information input of the address register, the output of which is connected to the address input of the micro-memory block, a maximal shift block is introduced, the first input of the masked shift block is connected to the micro-code code input and device transition conditions, the second input to the output of the register mask field micro 15 commands, the first output of the masked shift block is connected to the second information input of the address switch, the control input of which is connected to the second input of the mask mask ·: shift shift. In order to increase equipment utilization factor is entered into the device memory block mask, the address input of which is connected to ^a field output register mask microinstructions and an output - to a second input of the masked block shift.

На фиг. 1 изображена функциональ- 30 ная схема предлагаемого устройства; на фиг. 2 - диаграмма, поясняющая прицип действия блока маскированного сдвига; на фиг. 3 - пример реализации блока маскированного сдви-35в га.In FIG. 1 shows a functional diagram of the proposed device; in FIG. 2 is a diagram explaining the principle of action of a masked shear block; in FIG. 3 - an example of the implementation of a block of camouflaged shift-35v ha.

Устройство содержит-блок 1 памяти, микрокоманд, регистр 2 адреса, регистр 3 микрокоманд, имеющий поле 4 40 управления, поле 5 адреса и поле 6 маски, выход. 7 коммутатора 8 адреса, ¹блок 9 памяти масок, блок 10 маскированного сдвига, вход 11 кодов микрокоманды и условий переходов, вы- 45 ход 12 блока 9, первый выход 13 блока 10, второй выход 14 блока 10.The device comprises a memory unit 1, microcommands, an address register 2, a microcommand register 3 having a control field 4 40, an address field 5 and a mask field 6, an output. 7 switches 8 addresses, ¹ mask memory block 9, masked shift block 10, input 11 microcommand codes and transition conditions, output 45, block 12 output 9, first output 13 of block 10, second output 14 of block 10.

Блок 10 маскированного сдвига (фиг. 3) содержит элементы И 15-17 и элементы И-ИЛИ 18-23. 50Block 10 masked shift (Fig. 3) contains the elements And 15-17 and the elements AND-OR 18-23. fifty

Устройство работает следующим образом.The device operates as follows.

Первоначально регистр 2 обнулен и из блока 1 считывается начальная. микрокоманда по адресу, указанному ,, в поле б маски, по которой из блока 9 считывается маска. В блоке 10 те разряды кода,; * принимаемого с входа 11, которым соответствуют единицы в коде маски, сдвигаются вправо вплотную друг к другу (соби- 60 раются). Собранный таким образом код с первого выхода 13 блока 10 поступает на коммутатор 8. Одновре-^!менно в блоке 10 Собираются вместе со сдвигом вправо все разряды ' 65 маски, равные единице, и со второго выхода 14 поступают на управляющий 'вход коммутатора 8. На выходе 7 коммутатора 8 появляется код, совпадающий в первых к разрядах с собранными маскированными разрядами, а в остальных π-k разрядах - с η-к , старшими разрядами кода поля 5 адреса, где к - количество единиц в коде маски. На фиг. 2 иллюстрируется сборка 8-разрядного кода. Слева обозначены входа и выходы, на которых наблюдаются эти, показанные справа, коды. Разряда, значения которых безразличны, обозначены через X.·Initially, register 2 is reset and the initial one is read from block 1. a micro command at the address indicated, in the mask field b, at which the mask is read from block 9. In block 10, those bits of code; * received from input 11, which correspond to units in the mask code, are shifted to the right close to each other (assembled). The code thus collected from the first output 13 of block 10 goes to switch 8. Simultaneously ^! It is in block 10 that all bits of mask 65 equal to one are collected together with a shift to the right, and from the second output 14 they go to the control input of switch 8. At output 7 of switch 8, a code appears that matches the first to the bits with the collected masked bits, and in the remaining π-k digits - with η-k, high-order digits of the code of field 5 of the address, where k is the number of units in the mask code. In FIG. 2 illustrates the assembly of 8-bit code. On the left are the inputs and outputs on which these codes shown on the right are observed. Discharges whose values are indifferent are denoted by X. ·

Пусть поле 5 адреса содержит нулевой код, а код маски на втором входе 12 блока 10 содержит единицы в разрядах, соответствующих определенным разрядам кода операции микрокоманды, поступающего по входу 11. При этом на выходе коммутатора 8 из маскируемых разрядов кода операции вырабатывается адрес, по которому из блока 1 выбирается первая микрокоманда микропрограммы, соответствующей данной микрокоманде, т.е. выполняется дешифрация выделенной части операции.Let the address field 5 contain a null code, and the mask code at the second input 12 of block 10 contain units in bits corresponding to certain bits of the microcommand operation code, which is received at input 11. At the same time, at the output of the switch 8 from the masked bits of the operation code, an address is generated at which from block 1, the first micro-command of the microprogram corresponding to this micro-command is selected, i.e. decryption of the selected part of the operation is performed.

Если маска микрокоманды нулевая, то адрес следующей микрокоманды совпадает с кодом поля 5 адреса. Если же очередная маска содержит единицы в разрядах, соответствующих некоторым разрядам кода операции, то по этим разрядам осуществляется вторая ступень дешифрации кода операции. Таким /образом, задавая 'определенные маски, можно осуществить многоступенчатую (и в произвольном порядке ) дешифрацию кода операции. Если маска содержит единицу в разряде, соответствующем какому-либо условию или состоянию ЭВМ, то в зависимости от выполнения этого условия или наличия этого состояния происходит ветвление микропрограммы. Так как код маски .можно задавать произвольно, то этапы 'дешифрации кода операции й условия: ветвления микропрограммы можно задавать также произвольно и в любом их сочетании. Это позволяет произвольно изменять формат, команды, отводя под код .операции и режима адресации любые-разряды регистра команд ЭВМ, и любым образом кодировать операции. Выбор той или иной кодировки никак не отражается на устройстве коммутатора. 8 и определяет лишь информацию,, которую необходимо занести в блоки 1 и 9.If the microcommand mask is zero, then the address of the next microcommand is the same as the address field 5 code. If the next mask contains units in digits corresponding to some digits of the operation code, then these digits carry out the second step of decryption of the operation code. Thus / by setting 'certain masks, it is possible to carry out multi-stage (and in arbitrary order) decryption of the operation code. If the mask contains a unit in the category corresponding to any condition or condition of the computer, then depending on the fulfillment of this condition or the presence of this state, the firmware branches. Since the mask code .can be set arbitrarily, the steps of decrypting the operation code of the ith condition: firmware branches can also be set arbitrarily and in any combination of them. This allows you to arbitrarily change the format, commands, assigning any-bits of the computer command register to the code of the operation and addressing mode, and encoding operations in any way. The choice of a particular encoding does not affect the switch device in any way. 8 and determines only the information that needs to be entered in blocks 1 and 9.

На фиг. 1 показан пример принципиальной схемы блока '10 -4-разрядного кода 1К...4К по маске 1М...4М.In FIG. 1 shows an example of a block diagram of a '10 -4-bit 1K ... 4K code using a 1M ... 4M mask.

.Разряды собранного кода обозначены, соответственно, через 1СК...4СК.. The bits of the collected code are indicated, respectively, through 1SK ... 4SK.

Аналогичную схему можно использовать для сборки маски (считая, что код IK...4К совпадает с маской 1М...4М).A similar scheme can be used to assemble the mask (assuming that the IK ... 4K code matches the 1M ... 4M mask).

Таким образом, предлагаемое устройство позволяет не только изменением информации в блоках 1и 9 перестраивать ЭВМ на систему команд любой другой ЭВМ, но и оптимально использовать емкость памяти микрокоманд путем выделения общих участков микропрограмм различных микрокоманд соответствующей группировкой разрядов кодов операции и условий переходов .Thus, the proposed device allows not only changing the information in blocks 1 and 9 to reconfigure the computer to a command system of any other computer, but also optimally use the memory capacity of microcommands by allocating common sections of the microprograms of various microcommands with an appropriate grouping of bits of operation codes and transition conditions.

Введение в блок 9 сравнительно небольшой емкости позволяет значительно сократить разрядность поля б маски,, поскольку набор различных масок при реализации определенной системы команд невелик, а разрядюность кодов масок в общем случае довольно велика, так как маска должна перекрывать все разрядыThe introduction of a relatively small capacity in block 9 makes it possible to significantly reduce the bit depth of the mask field b, since the set of different masks is not large when implementing a certain command system, and the bit depth of the mask codes is generally quite large, since the mask should cover all bits

I условий переходов и большую часть ' разрядов кода микрокоманды.I transition conditions and most of the bits of the micro-command code.

Применение блока 10 позволяет ис-;· пользовать блок памяти· микрокоманд ,· разрядность адреса которого меньше разрядности входа 11 и маски, поскольку число одновременно используемых условий переходов меньше общего их числа (т.е. всегда какието разряды маски равны нулю).The use of block 10 allows you to use; · use a memory block · microcommands, · whose address width is less than the bit depth of input 11 and the mask, since the number of transition conditions used simultaneously is less than their total number (that is, any bit of the mask is always zero).

Claims

microinstructions, the output of the control field of which is connected to the device output, the address switch, the first information input of which is connected to the output of the address field of the microinstruction register, the address switch, the output of which. connected to the information input of the address register, the output of which is connected to the address input of the microcommand memory block, a max. shift block is entered, the first input of the masked shear block is connected to the microcommand code input and device transition conditions, the second input to the microcommand register field output, the first the output of the masked shift unit is connected to the second information input of the address switch, the control input of which is connected to the second input of the masked shift unit. . In order to increase the equipment utilization factor, a mask storage unit is inserted into the device, the address input of which is connected to the output of the register microcommand mask field, and the output to the second input of the masked shift module. FIG. 1 shows a functional diagram of the proposed device in FIG. 2 is a diagram showing the principle of the masked shift block; in fig. 3 shows an example of implementation of a masked SD unit. The device contains a block of 1 micro-command memory, a register of 2 addresses, a register of 3 micro-commands, having a control field 4, an address field 5 and a mask field 6, an output. 7 of the switch 8 address block 9 of masks memory, block 10 of masked shift, input 11 of microcommand codes and transition conditions, output 12 of block 9, first exit 13 of block 10, second output 14 of block 10. Block 10 of masked shift (Fig. 3 ) contains elements AND 15-17 and elements AND-OR 18-23. The device works as follows. Initially, register 2 is reset to zero and from block 1 is read, the initial microinstruction at the address specified in the field b of the mask by which mask is read from block 9 is read. In block 10, those bits: the code, j received from input 11, to which the units in the mask code correspond, are shifted to the right closely to each other (assembled). The code thus collected from the first output 13 of the block 10 enters the switch 8. At the same time, in block 10, all mask bits equal to one are assembled with a shift to the right, and from the second output 14 are fed to the control input of the switch 8. At output 7 switch 8 appears in the first k bits with collected (the masked bits, and in the other nk bits - with nk, the higher bits of the code of the address field 5, where k is the number of ones in the mask code. FIG. 2 illustrates the assembly of an 8-bit code. On the left are the inputs and output. These codes, which are shown on the right, are observed.The bits, the values of which are indifferent, are denoted by X. Let the address field 5 contain the zero code, and the mask code on the second input 12 of the block 10 contain units in the bits corresponding to the defined code bits operations of the microcommand arriving at the input 11. At the same time, at the output of the switch 8, the address is generated from the masked bits of the operation code, from which block 1 selects the first microcommand of the microprogramme corresponding to this microcommand, i.e. the decoding of the selected hour of the operation is performed. If the microcommand mask is null, then the address of the next microcommand coincides with the code field 5 of the address. If the next mask contains units in Sp: dx corresponding to some bits of the opcode, then the second decryption stage of the opcode is performed using these bits. In this way, by specifying certain masks, it is possible to carry out a multi-stage (and in arbitrary order) decoding of the operation code. If the mask contains a unit in the bit corresponding to any condition or state of the computer, then depending on the fulfillment of this condition or the presence of this condition, a microtrogram branch occurs. Since the mask code can be set arbitrarily, the stages of decoding the operation code and conditions can be defined: the firmware branches can also be set arbitrarily and in any combination of them. This allows arbitrarily changing the format, commands, retraction under the operation code and addressing mode, any bits of the computer command register, and in any way to encode operations. The choice of that code for a different encoding does not reflect on the switch device. 8 and determines only the information that must be entered into blocks 1 and 9. In FIG. 1 shows an example of a block circuit of a 10 -4-bit code 1K ... 4K on a mask 1M ... 4M. The bits of the assembled code are denoted, respectively, through 1SK ... 4SK. A similar scheme can be used to assemble a mask (assuming that the IK code ... 4K coincides with the mask 1M ... 4M). Thus, the proposed device allows not only changing the information in blocks 9 to transfer the computer to the command system of any other computer, but also to optimally use the memory capacity of micro-instructions by allocating the common microprogram section of various micro-optics to the appropriate distribution of bits. s operation and transition conditions. Introduction to a flea 9 of relatively small capacity allows a significant reduction in the mask floor size, since the set of different masks when implementing a certain system of commands is small, and the mask code size is generally quite large, since the mask must cover all bits i of transition conditions and most of the micro-instruction code bits. The use of block 10 allows is-; use a block of memory micro-commands whose address width is less than input 11 and a mask, since the number of simultaneously used transition conditions is less than their total number (i.e., some kind of mask bits are always zero). The invention formula is 1. A firmware control device containing a microcommand memory block, the output of which is connected to the information input by microscopic commands, the output of the control field is connected to the output of the device, the address switch is the first one, the information input of which is connected to the output of the address field of the microcommand registers , the address switch, the output of which is connected to the information input of the address register, the output of which is connected to the address input of the microinstructions memory block, is distinguished by the fact that .uproscheni device, it comprises a masked shift, the first shift input of masked unit connected to the input and microinstruction code perehodiustroystva conditions, the second input - to the output .maski floor. The microinstruction register, the first output of the masked shift block is connected to the second information input of the address switch, the control input of which is connected to the second input of the masked shift block. 2. The device according to claim 1, characterized in that, in order to increase the utilization rate of the equipment, it further comprises a mask storage unit whose address input is connected to the output of the microcommand register mask field, and the output to the second input of the masked shift block. .. Sources of information taken into account in the examination 1. The author's certificate of the USSR 682897, cl. G About F 9/22, 1979.

2. Authors certificate of the USSR 723572, cl. G On F 9/22, 1980 (prototype) ./O / O X L X X

(I ii

/ 0100101 X X X O 10 1

ft-0.x {o X. IX X

II- 0 ° (00

K-Q. 000 / / / /.

I I I (Fig2