SE517045C2 - Metod och anordning vid modulomultiplikation samt användning av metoden vid asymmetrisk kryptering/dekryptering - Google Patents

Description

lO 15 20 25 30 35 517 045 o u I o v u o - | n a . '- 2 Uppfinningen skall i det följande förklaras närmare med hänvisning till bifogad rit- ning på vilken fig 1 visar ett blockschema över en uppfinningsenlig anordning. Fig 2 visar en detalj av den uppfinningsenliga anordningen. Fig 3 är ett flödesschema över den uppfinningsenli ga metoden.

Enligt RSA-algoritmen sker kryptering och dekryptering av ett meddelande M enligt följande ekvationer: c-ivfmøtum) (1) M=cd mod(m) (2) Ekv 1 utför krypteringen medan ekv 2 utför dekrypteringen. C är det krypterade med- delandet, e och m är publika nycklar och d är en privat nyckel. M, C, e, m och d årtal med längden n.

I bägge fallen utföres operationen XY mod(m) med n bitars långa tal. Denna opera- tion uträknas per definition enligt följande: XY mod(m)=fest(xY/m) (s) Beräkningen ovan sker genom att ett antal modulomultiplikationer utföres. En mo- dulomultiplikation innebär att följande skall beräknas: A*B mod(m) = rest(A*B/m) (4) Den uppfinningsenliga al goritrnen baserar sig på det faktum att multiplikation av stora tal utföres mycket effektivt i seriell aritmetik. Ekvation 4 har omformulerats till följ ande: A*B mod(m) = A*B - (int(1/m * A * B)) * m (5) där l/m och m betraktas som konstanter. Vid t.ex kryptering/dekrypteiing används samma konstanter vid flera operationer. I det fallet behöver man bara initialt beräkna l/m och således utförs inga divisioner vid beräkningen av ekv (5). 10 15 20 25 30 35 517 045 II :nu 3 I fig 1 betecknar 1 en seriell aritrnetisk enhet, i vilken multiplikation utföres genom att ena operanden matas in seriellt vid X och den andra matas in parallellt vid Y. Re- sultatet matas seriellt ut vid R] (resultat låg) och Rh (resultat hög). Ett minne 2 an- vänds för att lagra mellanresultat, men fiingerar även som in- och utgång för operan- dema resp resultatet. Åtminstone en serie/parallell och parallell/serie omvandlare 3 tar emot och skickar iväg seriella tal, men matar ned och tar upp parallella tal till och från minnet 2. I en utföringsform av uppfinningen används tre stycken omvandlare 3a, 3b och 3c.

Om två n-bitars tal multipliceras erhålles ett resultat som är 2n bitar långt. För att inte erhålla ett tidsproblem, nämligen att operandema inläses på n klockcykler medan det tar 2n klockcykler för resultatet att komma ut, läses carryresultaten i kedjan ned till en parallell beräkningskedja efier n klockcykler. På detta sätt kommer de minst signi- fikanta siffrorna att läsas ut vid Rl och de mest signifikanta siffroma vid Rh. En ny beräkning påbörjas efter n klockcykler och beräkningarna överlappar varandra.

För att de överlappade beräkningarna inte skall blandas ihop är det en multiplexer 5 (MUX) anordnad vid ingången till den aritmetiska enheten l. En subtraktion skall utföras enligt ekv (5). Den utföres separat i en enkel adderare 4, vilken antingen är anordnad separat, som i fi g 1, eller är integrerad i den aritmetiska enheten 1.

Den seriella aritmetiska enheten I innefattar ett förutbestämt antal kretsar 20, vilka visas i fig 2, vilka var och en utför en seriell addition av X och Yi, där Y; är talet Y:s bit nr i. I den föredragna utföringsfonnen av uppfinningen består den aritmetiska en- heten 1 av 512 kretsar 20, men kan givetvis vara färre eller fler beroende av hur långa tal man vill multiplicera. Kretsen 20 innefattar en heladderare 21, en halvadderare 22: en AND-grind 23 och fyra st D-vippor 24, 25, 26 och 27.

X och Y; år ingångsvärden till AND-grinden 23. Ingångsvârden till heladderaren är utgångsvärdet från AND-grinden 23, föregående canyvärde via D-vippan 24 samt föregående summavärde från kretsen i-l med högre bitvikt via D-vippan 25. Carry- värdena i D-vippoma 24 och 25 parallellförflyttas till D-vippoma 26 och 27 efter n klockcykler, då en ny beräkning startas i den övre beräkningskedjan. Ingångar till halvadderaren 22 är de innestående carrybitama i D-vippoma 26 och 27 .

I en alternativ utföringsfonn av uppfinningen anordnas efter ett förutbestämt antal kretsar 20 D-vippor efter utgångama Rl och Rh samt på X-linjen. Detta för att prak- 10 15 20 25 517» 045 4 tiskt kunna distribuera ut X till samtliga kretsar 20.

I en töredragen utfóringsfonn av uppfinningen (visas i figur 3) utföres den uppfin- ningsenliga algoritmen, se ekv (5), enligt metoden nedan: 1. Operanderna A, B och konstanterna l/m, m matas in i minnet 2 (steg 31); 2. Produkten A*B beräknas (steg 32) genom att A matas via omvandlaren 3 seriellt in vid X i den aritrnetiska enheten 1 och B matas parallellt ner till Yi den seriella aritmetiska enheten 1. Efter n klockcykler har de minst signifi- kanta bitarna av resultatet P1 matats in i omvandlaren 3b och carryvärdena parallellförflyttas till den nedre beräkningskedjan, varefter de mest signifi- kanta bitama av resultatet P1 börjar matas in i omvandlaren 3a. Samtidigt som carryvärdena íörflyttas påbörjas nästa beräkningsalgoritrn. Resultatet, P1 lagras i minnet 2 (steg 33) via omvandlama 3a och 3b efter ytterligare n klockcykler; 3. Påsamma sätt som under punkt 2 ovan beräknas sedan produkten Int[P1*1/m] (steg 34). Resultatet P2 lagras i minnet 2 (steg 35); 4. Produkten P2*m beräknas (steg 36). Resultatet P3 lagras i minnet 2 (steg 37); 5. Slutligen beräknas differensen Pl-P; i en enkel heladderare 4 (steg 38). Re- sultatet R lagras via omvandlaren 3c i minnet 2 (steg 39) och tas ut som ut- data, samtidigt som det via MUX:en 5 används som underlag vid nästa beräkningsalgoritm.

Claims (1)

1. 0 15 20 25 30 517 0045 v: .n Patentkrav Metod vid modulomultiplikation, varvid multiplikationen utföres medelst seri- ell aritmetik, kännetecknad av, att produkten av ett första (A) och ett andra (B) ingängsvärde beräknas av en första beräkningskedja i en seriell aritrnetisk enhet (1), varvid de minst signifikanta bitarna av resultatet (P1) omvandlas från ett första format till ett andra format och därefter lagras i ett minne (2), att en i den första beräkningskedjan erhållen carrylängd parallellförflyttas till en andra beräkningskedja i den aritmetiska enheten (1), varvid de mest signifikanta bitarna av resultatet (P1) omvandlas från det första formatet till det andra formatet och därefter lagras i minnet (2), att när carrylängden förflyttas till den andra beräkningskedjan påbörjas parallellt en ny beräkning av den första beräkningskedjan. Anordning vid modulomultiplikation innefattande en seriell aritrnetisk enhet (1) inrättad att utföra multiplikationen, kännetecknad av, att ett antal kretsar (20) i den seriella aritmetiska enheten (1) innefattar en första och en andra beräkningskedja, att, den första beräkníngskedj a är inrättad att ta emot ett första ingångsvärde (A) av ett första format och ett andra ingångsvärde (B) av ett andra format och att beräkna produkten av ingångsvärdena, att, en omvandlande enhet (3) är inrättad att omvandla de minst signifikanta bitama av resultatet (Rl) av produkten från det första fonnatet till det andra formatet och att lagra detta i ett minne (2), att, den forsta beräkningskedj an är inrättad att parallellförflytta en ur beräkningen erhållen canylängd till den andra beräkningskedj an, att, den omvandlande enheten (3) är inrättad att omvandla de mest signifikanta bitarna av resultatet (Rh) från det första formatet till det andra formatet och att lagra detta i minnet (2), 10 517 045 att, den första beräkningskedj an är inrättad att påbörja en ny beräkning när carrylängden fórflyttats till den andra beräkningskedjan. Anordning enligt patentkrav 2, kännetecknad av, att den omvandlande enheten (3) är en serie/parallell omvandlare och att det första fonnatet är seriellt och det andra formatet parallellt. Användning av metoden enligt patentkravet 1 vid asymrnetñsk kryptering/dekryptering. ~ ouøooo n