RU99116320A - SURFACE-CONNECTED SEMICONDUCTOR BYPASSING ELEMENTS, DEVICES AND METHODS FOR THEIR MANUFACTURE - Google Patents

SURFACE-CONNECTED SEMICONDUCTOR BYPASSING ELEMENTS, DEVICES AND METHODS FOR THEIR MANUFACTURE

Info

Publication number
RU99116320A
RU99116320A RU99116320/28A RU99116320A RU99116320A RU 99116320 A RU99116320 A RU 99116320A RU 99116320/28 A RU99116320/28 A RU 99116320/28A RU 99116320 A RU99116320 A RU 99116320A RU 99116320 A RU99116320 A RU 99116320A
Authority
RU
Russia
Prior art keywords
substrate
side surfaces
polysilicon film
semiconductor
type
Prior art date
Application number
RU99116320/28A
Other languages
Russian (ru)
Inventor
Бернардо МАРТИНЕЗ-ТОВАР
Джон А. МОНТОЙЯ
Original Assignee
Эс Си Би Текнолоджиз Инк.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Эс Си Би Текнолоджиз Инк. filed Critical Эс Си Би Текнолоджиз Инк.
Publication of RU99116320A publication Critical patent/RU99116320A/en

Links

Claims (24)

1. Способ изготовления множества полупроводниковых элементов из пластины подложки, имеющей лицевую и обратную поверхности, при котором:
(a) наносят покрытие, по меньшей мере, на одну поверхность кремниевой пластины подложки слоем диэлектрика,
(b) наносят поликремниевую пленку на слой диэлектрика,
(c) выполняют множество отверстий в пластине подложки, проходящих через пластину от ее лицевой поверхности к обратной поверхности, и определяющих боковые поверхности, которые проходят от лицевой поверхности к обратной поверхности пластины, причем отверстия расположены таким образом, что из пластины подложки может быть вырезано множество кристаллов, каждый из которых имеет две противоположных боковых поверхности,
(d) наносят металлический слой на пластину и через отверстия, соответственно, на лицевую, обратную и боковые поверхности для получения сплошной электропроводящей дорожки на кристаллах между лицевой и обратной поверхностями через боковые поверхности,
(e) маскируют и протравливают поликремниевую пленку и металлический слой для образования требуемой схемы на кристаллах и получения из последних полупроводниковых элементов, и
(f) отделяют полупроводниковые элементы от пластины подложки и друг от друга.1. A method of manufacturing a plurality of semiconductor elements from a wafer substrate having a front and a reverse surface, in which:
(a) coating at least one surface of the silicon wafer of the substrate with a dielectric layer,
(b) applying a polysilicon film to a dielectric layer,
(c) a plurality of holes are made in the substrate plate passing through the plate from its front surface to the back surface and defining side surfaces that extend from the front surface to the back surface of the plate, the holes being arranged so that a plurality of holes can be cut from the substrate plate crystals, each of which has two opposite side surfaces,
(d) applying a metal layer to the plate and through the holes, respectively, on the front, back and side surfaces to obtain a continuous electrically conductive track on crystals between the front and back surfaces through the side surfaces,
(e) mask and etch the polysilicon film and the metal layer to form the desired circuit on the crystals and obtain from the latter semiconductor elements, and
(f) separating the semiconductor elements from the wafer and from each other. 2. Способ по п.1, отличающийся тем, что полупроводниковые элементы содержат полупроводниковые шунтирующие элементы, а этап (е) предусматривает маскирование и травление поликремниевой пленки и металлического слоя для образования, по меньшей мере, двух отдельных электрических контактов на обратной поверхности и геометрии схемы полупроводникового шунтирующего элемента на лицевой поверхности подложки. 2. The method according to claim 1, characterized in that the semiconductor elements contain semiconductor shunt elements, and step (e) involves masking and etching a polysilicon film and a metal layer to form at least two separate electrical contacts on the reverse surface and the geometry of the circuit semiconductor shunt element on the front surface of the substrate. 3. Способ по п.1 или 2, отличающийся тем, что кремниевую пластину подложки выбирают из класса, состоящего из подложек р-типа и n-типа, и далее включающий этап
(g) осуществления перед нанесением металлического слоя, в соответствии с этапом (d), легирования поликремниевой пленки и боковых поверхностей кремниевой пластины подложки легирующей примесью, выбранной из класса, состоящего из легирующей примеси р-типа и легирующей примеси n-типа, причем когда подложка представляет собой подложку р-типа, поликремниевую пленку и боковые поверхности легируют легирующей примесью n-типа, а когда подложка представляет собой подложку n-типа, поликремниевую пленку и боковые поверхности легируют легирующей примесью р-типа, при этом в результате легирования поликремниевой пленки и боковых поверхностей образуются встречно включенные диодные средства между противоположными боковыми поверхностями для обеспечения каждого полупроводникового элемента несмещенной защитой от электростатического разряда.3. The method according to claim 1 or 2, characterized in that the silicon wafer of the substrate is selected from the class consisting of p-type and n-type substrates, and further comprising a step
(g) the implementation before applying the metal layer, in accordance with step (d), the doping of the polysilicon film and the side surfaces of the silicon wafer of the substrate with a dopant selected from the class consisting of p-type dopant and n-type dopant, and when the substrate is a p-type substrate, a polysilicon film and side surfaces are doped with an n-type dopant, and when the substrate is an n-type substrate, a polysilicon film and side surfaces are doped with an dopant p-type, in this case, as a result of doping of the polysilicon film and the side surfaces, counter-diode means are formed between opposite side surfaces to provide each semiconductor element with unbiased protection from electrostatic discharge. 4. Способ по п.1 или 2, отличающийся тем, что выполняют множество отверстий в пластине подложки путем вырезания множества первых канавок через лицевую поверхность пластины подложки и вырезания множества вторых канавок через обратную поверхность пластины подложки поперек первым канавкам, причем множество первых и вторых канавок вырезают настолько глубоко, чтобы первые и вторые канавки пересекались, образуя в местах пересечений ряды отверстий, причем отверстия и связанные с ними канавки вместе определяют множество боковых поверхностей. 4. The method according to claim 1 or 2, characterized in that a plurality of holes are made in the substrate plate by cutting a plurality of first grooves through the front surface of the substrate plate and cutting a plurality of second grooves across the back surface of the substrate plate across the first grooves, the plurality of first and second grooves they are cut so deep that the first and second grooves intersect, forming rows of holes at the intersection points, the holes and the associated grooves together defining a plurality of side surfaces. 5. Способ по п.4, отличающийся тем, что содержит этап (i) вырезания множества первых канавок, параллельных друг другу и равноудаленных друг от друга, (ii) вырезания множества вторых канавок, параллельных друг другу и равноудаленных друг от друга, и (iii) вырезания множества первых канавок перпендикулярно множеству вторых канавок. 5. The method according to claim 4, characterized in that it comprises the step of (i) cutting a plurality of first grooves parallel to each other and equally spaced from each other, (ii) cutting a plurality of second grooves parallel to each other and equally spaced from each other, and ( iii) cutting out the plurality of first grooves perpendicularly to the plurality of second grooves. 6. Способ изготовления множества полупроводниковых шунтирующих элементов из кремниевой пластины подложки, выбранной из класса, состоящего из подложек р-типа и n-типа, и имеющей лицевую и обратную поверхности, при котором:
(a) наносят покрытие, по меньшей мере, на одну поверхность кремниевой пластины подложки слоем диэлектрика,
(b) наносят поликремниевую пленку на слой диэлектрика,
(c) выполняют множество отверстий в пластине подложки, проходящих через пластину от ее лицевой и обратной поверхности, и определяющих боковые поверхности, которые проходят от лицевой поверхности к обратной поверхности пластины, причем отверстия расположены таким образом, что из пластины подложек может быть вырезано множество кристаллов, каждый из которых имеет две противоположных боковых поверхности,
(d) легируют поликремниевую пленку и боковые поверхности кремниевой подложки легирующей примесью, полярность которой противоположна полярности пластины для образования встречно включенных средств диодов между противоположными боковыми поверхностями и обеспечения, тем самым, каждого возможного полупроводникового шунтирующего элемента несмещенной защитой от электростатического разряда.6. A method of manufacturing a plurality of semiconductor shunt elements from a silicon wafer of a substrate selected from the class consisting of p-type and n-type substrates, and having a front and a reverse surface, in which:
(a) coating at least one surface of the silicon wafer of the substrate with a dielectric layer,
(b) applying a polysilicon film to a dielectric layer,
(c) a plurality of holes are made in the substrate plate passing through the plate from its front and back surfaces and defining side surfaces that extend from the front surface to the back surface of the plate, the holes being arranged so that a plurality of crystals can be cut from the substrate plate each of which has two opposite side surfaces,
(d) alloy the polysilicon film and the side surfaces of the silicon substrate with an alloying impurity whose polarity is opposite to the polarity of the wafer to form counter-active diode means between opposite side surfaces and thereby provide each possible semiconductor shunt element with unbiased protection from electrostatic discharge. (e) наносят металлический слой на лицевую, обратную и боковые поверхности для получения сплошной электропроводящей дорожки на кристаллах, идущей между лицевой и обратной поверхностями через боковые поверхности с получением кристаллов в виде полупроводниковых шунтирующих элементов; и
(f) отделяют полупроводниковые шунтирующие элементы от пластины подложки и друг от друга.(e) applying a metal layer to the front, back and side surfaces to obtain a continuous electrically conductive track on crystals, going between the front and back surfaces through the side surfaces to obtain crystals in the form of semiconductor shunt elements; and
(f) semiconductor shunt elements are separated from the wafer and from each other. 7. Способ по п.2 или 6, отличающийся тем, что содержит этап монтирования по поверхности индивидуальных полупроводниковых шунтирующих элементов непосредственно на держателе припаиванием металлического слоя, расположенного на обратной поверхности, к электрическим контактам на держателе. 7. The method according to claim 2 or 6, characterized in that it comprises the step of mounting on the surface of the individual semiconductor shunt elements directly on the holder by soldering a metal layer located on the back surface to the electrical contacts on the holder. 8. Способ по п.1, или 2, или 6, отличающийся тем, что кремниевая подложка представляет собой подложку р-типа, а поликремниевую пленку и боковые поверхности легируют легирующей примесью n-типа. 8. The method according to claim 1, or 2, or 6, characterized in that the silicon substrate is a p-type substrate, and the polysilicon film and side surfaces are doped with an n-type dopant. 9. Способ по пп.1, 2 или 6, отличающийся тем, что кремниевая подложка представляет собой подложку n-типа, а поликремниевую пленку и боковые поверхности легируют легирующей примесью р-типа. 9. The method according to claims 1, 2 or 6, characterized in that the silicon substrate is an n-type substrate, and the polysilicon film and side surfaces are doped with a p-type dopant. 10. Поверхностно соединяемый полупроводниковый элемент, содержащий:
(a) подложку, выполненную из кремниевого полупроводникового материала, имеющую верхнюю поверхность, нижнюю поверхность и боковые поверхности,
(b) слой диэлектрика, расположенный, по меньшей мере, на одной поверхности подложки;
(c) поликремниевую пленку, расположенную на слое диэлектрика, и
сплошной металлический слой, нанесенный на поликремниевую пленку, и непрерывно проходящий от верхней поверхности, вдоль боковых поверхностей, к нижней поверхности, причем металлический слой выполнен с возможностью формирования контактов на нижней поверхности, причем контакты выполнены для поверхностного монтирования непосредственно на держателе.10. A surface-connected semiconductor element comprising:
(a) a substrate made of silicon semiconductor material having an upper surface, a lower surface and side surfaces,
(b) a dielectric layer located at least on one surface of the substrate;
(c) a polysilicon film located on the dielectric layer, and
a continuous metal layer deposited on a polysilicon film, and continuously passing from the upper surface, along the side surfaces, to the lower surface, the metal layer being configured to form contacts on the lower surface, the contacts being made for surface mounting directly on the holder. 11. Элемент по п.10, отличающийся тем, что содержит полупроводниковый шунтирующий элемент, в котором поликремниевая пленка и металлический слой имеют форму, позволяющую обеспечить, по меньшей мере, два отдельных электрических контакта на обратной поверхности и геометрию схемы полупроводникового шунта на лицевой поверхности. 11. The element according to claim 10, characterized in that it contains a semiconductor shunt element, in which the polysilicon film and the metal layer have a shape that allows at least two separate electrical contacts on the back surface and the geometry of the semiconductor shunt circuit on the front surface. 12. Элемент по п.10 или 11, отличающийся тем, что подложка выбрана из класса, состоящего из подложек р-типа и n-типа, а поликремниевая пленка и боковые поверхности подложки легированы легирующей примесью, выбранной из класса, состоящего из легирующей примеси р-типа и легирующей примеси n-типа, причем когда подложка содержит легирующую примесь р-типа, поликремниевая пленка и боковые поверхности легированы легирующей примесью n-типа, а когда подложка содержит легирующую примесь n-типа, поликремниевая пленка и боковые поверхности легированы легирующей примесью р-типа, благодаря чему между противоположными боковыми поверхностями образуются встречно включенные средства диодов, для обеспечения полупроводникового элемента несмещенной защитой от электростатического разряда. 12. The element according to claim 10 or 11, characterized in that the substrate is selected from the class consisting of p-type and n-type substrates, and the polysilicon film and the side surfaces of the substrate are alloyed with a dopant selected from the class consisting of dopant p -type and n-type dopant, where when the substrate contains p-type dopant, the polysilicon film and side surfaces are doped with n-type dopant, and when the substrate contains n-type dopant, polysilicon film and side surfaces are doped with guide doped p-type, whereby between the opposite side surfaces formed opposite included diode means to provide a semiconductor element unbiased protection against electrostatic discharge. 13. Элемент по п.12, отличающийся тем, что кремниевая подложка представляет собой кремниевую подложку р-типа, а поликремниевая пленка и боковые поверхности легированы легирующей примесью n-типа. 13. The element according to p. 12, characterized in that the silicon substrate is a p-type silicon substrate, and the polysilicon film and side surfaces are doped with an n-type dopant. 14. Элемент по п.12, отличающийся тем, что кремниевая подложка представляет собой кремниевую подложку n-типа, а поликремниевая пленка и боковые поверхности легированы легирующей примесью р-типа. 14. The element according to p. 12, characterized in that the silicon substrate is an n-type silicon substrate, and the polysilicon film and the side surfaces are doped with a p-type dopant. 15. Элемент по пп. 10, 11, 12 или 13, отличающийся тем, что подложка имеет удельное сопротивление в диапазоне от примерно 0,01 до 10 ом-см, толщина слоя диэлектрика составляет от примерно 0,2 до 1 мкм, и толщина поликремниевой пленки составляет от примерно 1 до 3 мкм. 15. The item according to paragraphs. 10, 11, 12 or 13, characterized in that the substrate has a resistivity in the range of from about 0.01 to 10 ohm-cm, the thickness of the dielectric layer is from about 0.2 to 1 μm, and the thickness of the polysilicon film is from about 1 up to 3 microns. 16. Элемент по пп.10, 11, 12, или 13, отличающийся тем, что в комбинации с держателем, имеющим электрические контакты, элемент смонтирован по его поверхности непосредственно на держателе припаиванием контактов на нижней поверхности элемента к электрическим контактам держателя. 16. The element according to claims 10, 11, 12, or 13, characterized in that in combination with a holder having electrical contacts, the element is mounted on its surface directly on the holder by soldering the contacts on the lower surface of the element to the electrical contacts of the holder. 17. Элемент по п. 11 или 13, отличающийся тем, что составляет часть взрывного устройства и имеет на элементе геометрию схемы шунта, контактирующую с взрывчатым веществом. 17. The element according to claim 11 or 13, characterized in that it is part of the explosive device and has on the element the geometry of the shunt circuit in contact with the explosive. 18. Элемент по п.10 или 11, отличающийся тем, что получен, как и множество таких полупроводниковых элементов, одним из которых он является, из пластины подложки, имеющей лицевую и обратную поверхности, причем элементы изготовлены способом, содержащим этапы:
(a) покрытия, по меньшей мере, одной поверхности кремниевой пластины подложки слоем диэлектрика,
(b) нанесения поликремниевой пленки на слой диэлектрика,
(c) образования множества отверстий в пластине подложки, проходящих через пластину от ее лицевой поверхности к обратной поверхности и определяющих боковые поверхности, которые проходят от лицевой поверхности к обратной поверхности пластины, причем отверстия расположены таким образом, что из подложки может вырезаться множество кристаллов, каждый из которых имеет две противоположных боковых поверхности,
(d) нанесения металлического слоя на пластину и через отверстия, соответственно на лицевую, обратную и боковые поверхности, для получения сплошной электропроводящей дорожки на кристаллах между лицевой и обратной поверхностями вдоль боковых поверхностей с получением, таким образом, из кристаллов полупроводниковых элементов,
(e) маскирования и травления поликремниевой пленки и металлического слоя для образования контактов на нижней поверхности, и
(f) отделения полупроводниковых элементов от подложки и друг от друга.18. The element according to claim 10 or 11, characterized in that it is obtained, like many such semiconductor elements, one of which it is, from a substrate plate having a front and a reverse surface, the elements being made by a method comprising the steps of:
(a) coating at least one surface of the silicon wafer of the substrate with a dielectric layer,
(b) applying a polysilicon film to a dielectric layer,
(c) forming a plurality of holes in the substrate plate extending through the plate from its front surface to the back surface and defining side surfaces that extend from the front surface to the back surface of the plate, the holes being arranged so that a plurality of crystals can be cut from the substrate, each of which has two opposite side surfaces,
(d) applying a metal layer to the plate and through the holes, respectively, on the front, back and side surfaces, to obtain a continuous electrically conductive track on crystals between the front and back surfaces along the side surfaces, thereby obtaining semiconductor elements from crystals,
(e) masking and etching the polysilicon film and the metal layer to form contacts on the lower surface, and
(f) separating the semiconductor elements from the substrate and from each other. 19. Элемент по п.18, отличающийся тем, что содержит полупроводниковый шунтирующий элемент, изготовленный способом, этап (е) которого предусматривает маскирование и травление поликремниевой пленки и металлического слоя для образования, по меньшей мере, двух отдельных электрических контактов на нижней поверхности и геометрии схемы полупроводникового шунта на лицевой поверхности. 19. The element according to p. 18, characterized in that it contains a semiconductor shunt element manufactured by the method, step (e) which provides for masking and etching polysilicon film and a metal layer for the formation of at least two separate electrical contacts on the lower surface and geometry circuit semiconductor shunt on the front surface. 20. Элемент по пп. 10, 12 или 18, отличающийся тем, что металлический слой выполнен такой конфигурации, чтобы обеспечить, по меньшей мере, две соответствующих площадки, каждая проходящая непрерывно от верхней поверхности вдоль, по меньшей мере, одной из боковых поверхностей к нижней поверхности, и образующая, по меньшей мере, один контакт на нижней поверхности. 20. The item according to paragraphs. 10, 12 or 18, characterized in that the metal layer is configured to provide at least two corresponding areas, each extending continuously from the upper surface along at least one of the side surfaces to the lower surface, and forming, at least one contact on the bottom surface. 21. Элемент по п.12 или 18, отличающийся тем, что содержит полупроводниковый шунтирующий элемент, в котором поликремниевая пленка и металлический слой имеют такую конфигурацию, чтобы обеспечить, по меньшей мере, два отдельных электрических контакта на обратной поверхности и геометрию схемы полупроводникового шунта на лицевой поверхности. 21. The element according to item 12 or 18, characterized in that it contains a semiconductor shunt element, in which the polysilicon film and the metal layer are configured to provide at least two separate electrical contacts on the reverse surface and the geometry of the circuit of the semiconductor shunt on front surface. 22. Поверхностно соединяемый полупроводниковый элемент, содержащий:
(a) подложку, выполненную из кремниевого полупроводникового материала, имеющую верхнюю поверхность, нижнюю поверхность и боковые поверхности,
(b) слой диэлектрика, расположенный на, по меньшей мере, одной поверхности подложки,
(c) поликремниевую пленку, расположенную на слое диэлектрика, и
(d) металлический слой, нанесенный на поликремниевую пленку, и идущий от верхней поверхности, вдоль боковых поверхностей, к нижней поверхности, причем металлический слой имеет такую конфигурацию, чтобы находиться в контакте с, по меньшей мере, одной поверхностью подложки, и при этом металлический слой имеет такую конфигурацию, чтобы образовывать контакты на нижней поверхности, форма которых позволяет выполнять монтаж по поверхности непосредственно на держателе.22. A surface-connected semiconductor element comprising:
(a) a substrate made of silicon semiconductor material having an upper surface, a lower surface and side surfaces,
(b) a dielectric layer located on at least one surface of the substrate,
(c) a polysilicon film located on the dielectric layer, and
(d) a metal layer deposited on a polysilicon film, and extending from the upper surface, along the side surfaces, to the lower surface, the metal layer having such a configuration as to be in contact with at least one surface of the substrate, while the metal the layer is configured to form contacts on the bottom surface, the shape of which allows surface mounting directly on the holder. 23. Элемент по п.22, отличающийся тем, что содержит полупроводниковый шунтирующий элемент, в котором поликремниевая пленка и металлический слой имеют конфигурацию, позволяющую обеспечить, по меньшей мере, два отдельных электрических контакта на обратной поверхности и геометрию схемы полупроводникового шунта на лицевой поверхности. 23. The element according to p. 22, characterized in that it contains a semiconductor shunt element, in which the polysilicon film and the metal layer are configured to provide at least two separate electrical contacts on the back surface and the geometry of the circuit of the semiconductor shunt on the front surface. 24. Элемент по п.10 или 22, отличающийся тем, что, по меньшей мере, одна боковая поверхность включает ступенчатый участок. 24. The element according to claim 10 or 22, characterized in that at least one side surface includes a stepped section.
RU99116320/28A 1996-12-23 1997-12-03 SURFACE-CONNECTED SEMICONDUCTOR BYPASSING ELEMENTS, DEVICES AND METHODS FOR THEIR MANUFACTURE RU99116320A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US08/771,536 1996-12-23

Publications (1)

Publication Number Publication Date
RU99116320A true RU99116320A (en) 2001-07-10

Family

ID=

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2469434C1 (en) * 2008-09-09 2012-12-10 Квэлкомм Инкорпорейтед Method of protection against electrostatic discharge in device of three-dimensional (3-d) multilevel integral circuit, device of three-dimensional (3-d) multilevel integral circuit and method of its manufacturing

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2469434C1 (en) * 2008-09-09 2012-12-10 Квэлкомм Инкорпорейтед Method of protection against electrostatic discharge in device of three-dimensional (3-d) multilevel integral circuit, device of three-dimensional (3-d) multilevel integral circuit and method of its manufacturing
US8847360B2 (en) 2008-09-09 2014-09-30 Qualcomm Incorporated Systems and methods for enabling ESD protection on 3-D stacked devices

Similar Documents

Publication Publication Date Title
US3932226A (en) Method of electrically interconnecting semiconductor elements
EP0948812B1 (en) Surface connectable semiconductor bridge elements, devices and methods
US4966862A (en) Method of production of light emitting diodes
CA1201537A (en) Semiconductor structures and manufacturing methods
US4389429A (en) Method of forming integrated circuit chip transmission line
US4379307A (en) Integrated circuit chip transmission line
CA2583760A1 (en) Method for contact separation of electrically conductive layers on back-contacted solar cells and solar cell
SE1050461A1 (en) Methods for manufacturing a starting substrate disk for semiconductor manufacturing, with disk-through connections
GB1070278A (en) Method of producing a semiconductor integrated circuit element
JP2002176106A (en) High-accuracy high-frequency capacitor formed on semiconductor board
US3427708A (en) Semiconductor
KR20010034345A (en) An Improved High Quality Factor Capacitor
US5045481A (en) Method of manufacturing a solar cell
JPH06275684A (en) Semiconductor device and manufacture thereof
US8546918B2 (en) Semiconductor device
US4182025A (en) Manufacture of electroluminescent display devices
US3977071A (en) High depth-to-width ratio etching process for monocrystalline germanium semiconductor materials
US3577631A (en) Process for fabricating infrared detector arrays and resulting article of manufacture
US4215358A (en) Mesa type semiconductor device
RU99116320A (en) SURFACE-CONNECTED SEMICONDUCTOR BYPASSING ELEMENTS, DEVICES AND METHODS FOR THEIR MANUFACTURE
JPH06232250A (en) Preparation of semiconductor device and semiconductor device
US3794883A (en) Process for fabricating ge:hg infrared detector arrays and resulting article of manufacture
US4202001A (en) Semiconductor device having grid for plating contacts
US3364399A (en) Array of transistors having a layer of soft metal film for dividing
US4023258A (en) Method of manufacturing semiconductor diodes for use in millimeter-wave circuits