Claims (1)
Устройство для приема многочастотных сигналов, содержащее блок согласования с каналом связи, интегрирующее звено, инвертор, логический элемент И и блок отображения, отличающееся тем, что в устройство дополнительно введены полосовой фильтр, фильтр низких частот, аналого-цифровой преобразователь, линейный детектор, первый, второй, третий и четвертый пороговые элементы, блок гребенчатых фильтров, блок линейных детекторов, блок интегрирующих звеньев, блок управляемых ключей, управляющий таймер, первый и второй пиковые детекторы, первый, второй, третий и четвертый сумматоры, первый и второй блоки вычисления отношения, блок временной задержки, причем выход блока согласования с каналом связи через последовательно включенный фильтр низких частот соединен с входом аналого-цифрового преобразователя, выход которого через последовательно включенный полосовой фильтр связан с входом линейного детектора и входами блока гребенчатого фильтра, при этом выход линейного детектора через последовательно включенные интегрирующее звено и первый пороговый элемент соединен с первым входом логического элемента И, а выходы блока гребенчатого фильтра подключены к соответствующим входам блока линейных детекторов, в свою очередь выходы блока линейных детекторов связаны с соответствующими входами блока интегрирующих звеньев, выходы которых соединены с соответствующими входами блока управляемых ключей, причем управляющий вход блока управляемых ключей связан с управляющим таймером, выходы первой, второй, третьей и четвертой секций блока управляемых ключей связаны с входами первого пикового детектора и первого сумматора, а выходы пятой, шестой, седьмой и восьмой секций блока управляемых ключей связаны с входами второго пикового детектора и второго сумматора, при этом выход первого пикового детектора соединен с первыми входами первого блока вычисления отношения, третьего сумматора и блока отображения, а выход второго пикового детектора подключен к первому входу второго блока вычисления отношения, вторым входам третьего сумматора и блока отображения, второй вход первого блока вычисления отношения соединен с выходом первого сумматора, а выход первого блока вычисления отношения через второй пороговый элемент связан с вторым входом логического элемента И, аналогично второй вход второго блока вычисления отношения соединен с выходом второго сумматора, а выход второго блока вычисления отношения через третий пороговый элемент связан с третьим входом логического элемента И, выход третьего сумматора подключен к первому входу четвертого сумматора непосредственно, к второму входу через последовательно включенные инвертор и блок временной задержки, выход четвертого сумматора через четвертый пороговый элемент соединен с четвертым входом логического элемента И, в свою очередь выход логического элемента И связан с управляющим входом блока отображения, информационные входы которого подключены к первому и второму пиковым детекторам.A device for receiving multi-frequency signals, comprising a matching unit with a communication channel, an integrating element, an inverter, an AND logic element and a display unit, characterized in that a band-pass filter, a low-pass filter, an analog-to-digital converter, a linear detector, are firstly introduced, second, third and fourth threshold elements, comb filter unit, linear detector unit, integrating unit block, controlled key unit, control timer, first and second peak detectors, first, second swarm, the third and fourth adders, the first and second blocks for calculating the ratio, the time delay block, and the output of the matching block with the communication channel through a series-connected low-pass filter is connected to the input of an analog-to-digital converter, the output of which is connected through a series-connected bandpass filter to the input of the linear the detector and the inputs of the comb filter unit, while the output of the linear detector through series-connected integrating link and the first threshold element is connected to the first input logical element And, and the outputs of the comb filter block are connected to the corresponding inputs of the linear detectors block, in turn, the outputs of the linear detectors block are connected to the corresponding inputs of the integrating unit block, the outputs of which are connected to the corresponding inputs of the managed key block, and the control input of the managed key block is connected with control timer, the outputs of the first, second, third and fourth sections of the managed key block are connected to the inputs of the first peak detector and the first adder, and in the outputs of the fifth, sixth, seventh and eighth sections of the managed key block are connected to the inputs of the second peak detector and the second adder, while the output of the first peak detector is connected to the first inputs of the first ratio calculation unit, the third adder and the display unit, and the output of the second peak detector is connected to the first input of the second ratio calculation unit, the second inputs of the third adder and the display unit, the second input of the first ratio calculation unit is connected to the output of the first adder, and the output of the first block calculating the relationship through the second threshold element is connected to the second input of the AND logic element, similarly, the second input of the second relationship calculation unit is connected to the output of the second adder, and the output of the second relationship calculation unit through the third threshold element is connected to the third input of the AND logic element, the output of the third adder is connected to the first input of the fourth adder directly, to the second input through the inverter and the time delay unit connected in series, the output of the fourth adder through the fourth pore The gate element is connected to the fourth input of the AND gate, and in turn, the output of the AND gate is connected to the control input of the display unit, the information inputs of which are connected to the first and second peak detectors.