RU950113C

RU950113C - Method of manufacturing hf quick-acting transistor structures

Info

Publication number: RU950113C
Application number: SU813238712A
Authority: RU
Inventors: В.П. Гальцев; В.Н. Глущенко; Г.И. Грищук; А.И. Красножон
Original assignee: Предприятие П/Я Р-6644
Priority date: 1981-01-14
Filing date: 1981-01-14
Publication date: 1993-07-15

Abstract

СПОСОБ ИЗГОТОВЛЕНИЯ БЫСТРОДЕЙСТВУЮЩИХ ТРАНЗИСТОРНЫХ СТРУКТУР, включающий операции формировани на полупроводниковой подложке маскирующего диэлектрического покрыти , вскрыти окон в нем, формировани базовой области с маскирующим диэлектрическим покрытием, вскрыти окон в последнем покрытием, вскрыти окон в последнем покрытии, формировани эмиттерной области с диэлектрическим покрытием, удалени маскирующего покрыти с коллекторной стороны подложки, нанесени на коллекторную сторону подложки тонкого сло золота и последующей диффузии, отличающийс тем, что, с целью улучшени динамических параметров транзисторных структур, непосредственно перед нанесением сло золота провод т травление коллекторной стороны подложки в дислокационном травителе.METHOD FOR PRODUCING FAST TRANSISTOR STRUCTURES, including the steps of forming a masking dielectric coating on a semiconductor substrate, opening windows in it, forming a base region with a masking dielectric coating, opening windows in the last coating, opening windows in the last dielectric coating, opening windows in the last dielectric coating, coating on the collector side of the substrate, applying a thin layer of gold on the collector side of the substrate and then diffusion, characterized in that, in order to improve the dynamic parameters of the transistor structures, immediately before the deposition of the gold layer, the collector side of the substrate is etched in the dislocation etchant.

Description

Изобретение относитс к производству полупроводниковых приборов, в частности к технологии изготовлени кремниевых транзисторных структур.The invention relates to the manufacture of semiconductor devices, in particular to a technology for manufacturing silicon transistor structures.

Целью изобретени вл етс улучшение динамических параметров транзисторных структур.An object of the invention is to improve the dynamic parameters of transistor structures.

Поставленна цель достигаетс тем, что в способе изготовлени быстродействующих транзисторных структур, включающем операции формировани на полупроводниковой подложке маскирующего диэлектрического покрыти , вскрыти окон в нем, формировани базовой области с маскирующим диэлектрическим покрытием, вскрыти окон в последнем покрытии, формировани эмиттерной области с диэлектрическим покрытием, удалени маскирующего покрыти с коллекторной стороны подложки, нанесени на коллекторную стоуThe goal is achieved in that in a method for manufacturing high-speed transistor structures, including the steps of forming a masking dielectric coating on a semiconductor substrate, opening windows in it, forming a base region with a masking dielectric coating, opening windows in the last coating, forming an emitter region with a dielectric coating, removing masking coating on the collector side of the substrate, applied to the collector stow

рону подложки тонкого сло золота и последующей диффузии, непосредственно перед нанесением сло золота провод т травление коллекторной стороны подложки в дисЧ ) локационном травителе.On the substrate side of a thin gold layer and subsequent diffusion, immediately before the deposition of the gold layer, the collector side of the substrate is etched in a dislocation etcher.

ел оate about

П р и М е р. На высоколегированной полупроводниковой подложке п-типа проводимости и ориентации (III) с удельным сопротивлением 0,01 ом.см и эпитаксиально PRI me R. On a highly doped p-type semiconductor substrate of conductivity and orientation (III) with a specific resistance of 0.01 ohm cm and epitaxially

CJ выращенным коллекторным слоем того же типа проводимости, что и подложка, но большего сопротивлени (1-25 ом.см) и с посто нной концентрацией легирующей CJ grown collector layer of the same type of conductivity as the substrate, but with greater resistance (1-25 ohm.cm) and with a constant concentration of dopant

примеси по толщине сло выращивают в комбинированной среде сухого и увлажненного кислорода при 1150°С маскирующий слой двуокиси кремни толщиной 0,7 мкм.impurities along the thickness of the layer are grown in a combined medium of dry and moistened oxygen at 1150 ° C. a masking layer of silicon dioxide 0.7 μm thick.

Фотогравировкой вскрывают в слое двуокиси кремни окно, через которое загонкой бора из борного ангидрида (Ва20з) при температуре 940°С с последующей термической обработкой в среде сухого и увлажненного вод ными пара.ми кислорода (t° ) формируют базовую область глубиной 4 мкм с маскирующим ее диэлектрическим покрытием двуокиси кремни . Далее фотогравировкой вскрывают в слое SI02 окно, через которое загонкой фосфора из РС1з при температуре 1050°С с последующей термической обработкой в среде кислорода (t 1050°С) формируют внутри базовой области эмиттерную область глубиной -3 мкм с диэлектрическим покрытием двуокиси кремни , легированной фосфором. После этого закрывают лицевую поверхность подложки со сформированными на ней базовыми змиттерными област ми защитным покрытием из фоторезиста и стравливают с обратной (коллекторной) стороны подложки в растворе фтористоводородной кислоты маскирующий слой двуокиси кремни . Затем провод т травление поверхности кремни с коллекторной стороны подложки в дислокационном травителе Сиртла (смесь 1 части 33% раствора СгОз в воде и 2 частей 45% фтористоводородной кислоты по объему) при комнатной температуре в течение 10-40 с до вы влени дислокационных фигур травлени , свойственных ориентации подложки с последующей обмывкой в деионизованноЯ воде. Затем снимают защитный слой фоторезиста и сразу же после зтой операции на коллекторную сторону подложки термическим испарением в вакууме на установке УВН-2М-2 нанос т слой золота толщиной 0,07 мкм и провод т диффузию его в среде азота при температуре 1000°С в течение 11-18 мин с резким охлаждением подложки, При этом при напылении золота на поверхность кремни с дислокационными фигурами травлени в виде пирамидальных или иных углублений в местах выхода на поверхность нарушений кристаллической решетки и последующей высокотемпературной диффузии золото концентрируетс в этих углублени х, создава в местах выхода дислокаций богатый источник диффузии в виде эвтектики Au-SI. Этим самым создают услови дл ускоренной диффузии вглубь подложки по дислокаци сдвига, краевым и другим дефектам упаковки и достижени высоких равномерности и уровн легировани золотом в активных област х транзисторных структур, распределенных на подложке. Таким образом, использование поверхности травлени с вы вленными имеющимис дефектами подложки, а не с вновь образованными в нарушенном слое при механической обработке дл более равномерного распределени золота при ускоренной его диффузии в активные области транзисторных структур, распределенных по подложке , позвол ет улучшить динамические параметры транзисторов. После этого следуют обычные операции вскрыти контактных окон, создани металлизации на лицевой стороне подложки и уменьшени ее толщины до 100 мкм методом сошлифовывани обратной (коллекторной ) стороны подложки. Использование данного способа позволит увеличить быстродействие транзисторных структур в режимах переключени и довести средний уровень времени рассасывани носителей тока с 70 не до 50 не, что существенно улучшает динамические характеристики переключающих схем, построенных на их основе. Кроме того, высока равномерность легировани пластин золотом обуславливает значительное уменьшение дисперсии распределени значений, времени рассасывани относительно средней его величины.By photo-engraving, a window is opened in a layer of silicon dioxide through which a boron made of boric anhydride (Ba20z) at a temperature of 940 ° C with subsequent heat treatment in a medium of dry and moistened with water vapor oxygen (t °) form a base region of 4 μm depth with masking its dielectric coating of silicon dioxide. Then, by photo-engraving, a window is opened in the SI02 layer through which the phosphorus from PC1z at a temperature of 1050 ° C, followed by heat treatment in oxygen (t 1050 ° C), forms an emitter region of depth -3 μm with a dielectric coating of silicon dioxide doped with phosphorus inside the base region . After that, the front surface of the substrate is closed with the base zmitter regions formed by a protective coating of photoresist and the masking layer of silicon dioxide is etched from the back (collector) side of the substrate in a solution of hydrofluoric acid. Then, the silicon surface is etched from the collector side of the substrate in a Sirtla dislocation etchant (a mixture of 1 part of a 33% solution of CrO3 in water and 2 parts of 45% hydrofluoric acid by volume) at room temperature for 10–40 s until revealing the dislocation etching figures, characteristic orientation of the substrate, followed by washing in deionized water. Then, the protective layer of the photoresist is removed and immediately after this operation, a layer of gold 0.07 μm thick is deposited on the collector side of the substrate by thermal evaporation in vacuum at the UVN-2M-2 installation and it is diffused in a nitrogen medium at a temperature of 1000 ° C for 11-18 min with abrupt cooling of the substrate. In this case, when gold is deposited on a silicon surface with dislocation etching figures in the form of pyramidal or other depressions at the points of breaking of the crystal lattice and subsequent high-temperature diffusion Gold is concentrated in these depressions, creating a rich diffusion source in the form of an Au-SI eutectic at the dislocation exit points. This creates the conditions for accelerated diffusion into the substrate deeper by shear dislocation, edge and other packing defects and to achieve high uniformity and level of gold alloying in the active regions of transistor structures distributed on the substrate. Thus, the use of an etched surface with detected defects in the substrate, rather than with newly formed in the broken layer during machining for more uniform distribution of gold with accelerated diffusion of gold into the active regions of transistor structures distributed over the substrate, improves the dynamic parameters of transistors. This is followed by the usual operations of opening the contact windows, creating metallization on the front side of the substrate and reducing its thickness to 100 microns by grinding the back (collector) side of the substrate. Using this method will increase the speed of transistor structures in switching modes and bring the average level of absorption of current carriers from 70 to 50 not, which significantly improves the dynamic characteristics of switching circuits based on them. In addition, the high uniformity of alloying the plates with gold leads to a significant decrease in the dispersion of the distribution of values, the time of resorption relative to its average value.