RU81016U1 - Мажоритарный элемент - Google Patents

Мажоритарный элемент Download PDF

Info

Publication number
RU81016U1
RU81016U1 RU2008139543/22U RU2008139543U RU81016U1 RU 81016 U1 RU81016 U1 RU 81016U1 RU 2008139543/22 U RU2008139543/22 U RU 2008139543/22U RU 2008139543 U RU2008139543 U RU 2008139543U RU 81016 U1 RU81016 U1 RU 81016U1
Authority
RU
Russia
Prior art keywords
output
inputs
input
elements
majority
Prior art date
Application number
RU2008139543/22U
Other languages
English (en)
Inventor
Александр Александрович Прокофьев
Original Assignee
Государственное образовательное учреждение высшего профессионального образования "Петербургский государственный университет путей сообщения"
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Государственное образовательное учреждение высшего профессионального образования "Петербургский государственный университет путей сообщения" filed Critical Государственное образовательное учреждение высшего профессионального образования "Петербургский государственный университет путей сообщения"
Priority to RU2008139543/22U priority Critical patent/RU81016U1/ru
Application granted granted Critical
Publication of RU81016U1 publication Critical patent/RU81016U1/ru

Links

Landscapes

  • Hardware Redundancy (AREA)

Abstract

Мажоритарный элемент имеет пять входов (1,...,5), содержит восемь элементов И, шесть элементов ИЛИ. Его первый и второй входы (1 и 2) соединены с входами первых элементов ИЛИ (6) и И (7), третий вход (3) - с первыми входами вторых элементов ИЛИ (8) и И (9), вторые входы которых соединены с выходом третьего элемента ИЛИ (10), четвертый и пятый входы (4 и 5) - с входами третьих элементов ИЛИ (10), И (11). Выход первого элемента И (7) соединен с первым входом четвертого элемента И (12), второй вход которого соединен с выходом второго элемента ИЛИ (8). Выход второго элемента И (9) соединен с первыми входами четвертого элемента ИЛИ (13) и пятого элемента И (14), вторые входы которых соединены с выходом третьего элемента И (11). Выход первого элемента ИЛИ (6) соединен с первым входом шестого элемента И (15), второй вход которого соединен с выходом четвертого элемента ИЛИ (13), а выход - с первым входом пятого элемента ИЛИ (16), второй вход которого соединен с выходом четвертого элемента И (12), третий вход - с выходом пятого элемента И (14), а выход - с выходом мажоритарного элемента (17). Кроме того, входы седьмого элемента И (18) соединены с выходами первого элемента И (7) и четвертого элемента ИЛИ (13), входы восьмого элемента И (19) соединены с выходами первого элемента ИЛИ (6) и пятого элемента И (14), выход которого соединен с первым входом шестого элемента ИЛИ (20), второй вход которого соединен с выходом седьмого элемента И (18), а выход - с вторым выходом (21) мажоритарного элемента. Технический результат - расширение функциональных возможностей мажоритарного элемента за счет определения режима его работы «четыре из пяти» и «пять из пяти», помимо режима «три из пяти». 1 ил.

Description

Полезная модель относится к автоматике и вычислительной технике и может быть использована при построении высоконадежных устройств и систем, использующих мажоритарное резервирование для получения определённой достоверности результата расчётов, например, при управлении различными устройствами железнодорожной автоматики.
Известен мажоритарный элемент «три из пяти», содержащий десять трехвходовых элементов И и элемент ИЛИ, причем входы устройства подключены к входам элементов И, выходы которых соединены с входами элемента ИЛИ, выход которого является выходом устройства (Доманицкий С.М. Построение надежных логических устройств. - М.: Энергия, 1971, с.74, рис.3-3а).
Недостатком этого мажоритарного элемента является сложность, а также ограниченные функциональные возможности, так как он не различает режим голосования «три из пяти» от режима голосования «четыре из пяти» и «пять из пяти».
Наиболее близким техническим решением к заявляемой полезной модели является мажоритарный элемент «три из пяти», содержащий логические элементы И и ИЛИ, в котором его первый и второй входы соединены с входами первых элементов ИЛИ и И, третий вход - с первыми входами вторых элементов ИЛИ и И, вторые входы которых соединены с выходом третьего элемента ИЛИ, четвёртый и пятый входы - с входами третьих элементов ИЛИ и И, выход первого элемента И соединён с первым входом четвёртого элемента И, второй вход которого соединён с выходом второго элемента ИЛИ, выход второго элемента И соединён с первыми входами четвёртого элемента ИЛИ и пятого элемента И, вторые входы которых соединены с выходом третьего элемента И, выход первого элемента
ИЛИ соединён с первым входом шестого элемента И, второй вход которого соединён с выходом четвёртого элемента ИЛИ, а выход - с первым входом пятого элемента ИЛИ, второй вход которого соединён с выходом пятого элемента И, третий вход - с выходом четвёртого элемента И, а выход - с выходом мажоритарного элемента (RU 52287, Н03К 19/23, опубликовано: 2006.03.10).
Недостатком известного мажоритарного элемента «три из пяти» является ограниченные функциональные возможности, так как он не различает режим голосования «три из пяти» от режима голосования «четыре из пяти» и «пять из пяти». Это обстоятельство не позволяет его использование в резервированных системах, в которых в зависимости от требований к достоверности результатов решаемых задач, допускаются получение результата при различном числе неисправных устройств, например, микро-ЭВМ.
Задача полезной модели - расширение функциональных возможностей мажоритарного элемента «три из пяти» за счет определения режима его работы «четыре из пяти» и «пять из пяти».
Технический результат достигается тем, что в мажоритарный элемент, содержащий логические элементы И и ИЛИ, в котором его первый и второй входы соединены с входами первых элементов ИЛИ и И, третий вход - с первыми входами вторых элементов ИЛИ и И, вторые входы которых соединены с выходом третьего элемента ИЛИ, четвёртый и пятый входы - с входами третьих элементов ИЛИ и И, выход первого элемента И соединён с первым входом четвёртого элемента И, второй вход которого соединён с выходом второго элемента ИЛИ, выход второго элемента И соединён с первыми входами четвёртого элемента ИЛИ и пятого элемента И, вторые входы которых соединены с выходом третьего элемента И, выход первого элемента ИЛИ соединён с первым входом шестого элемента И, второй вход которого соединён с выходом четвёртого элемента ИЛИ, а выход - с первым
входом пятого элемента ИЛИ, второй вход которого соединён с выходом пятого элемента И, третий вход - с выходом четвёртого элемента И, а выход - с выходом мажоритарного элемента, введены два дополнительных элемента И и дополнительный элемент ИЛИ, причем входы седьмого элемента И соединены с выходами первого элемента И и четвёртого элемента ИЛИ, входы восьмого элемента И соединены с выходами первого элемента ИЛИ и пятого элемента И, а выход - с первым входом шестого элемента ИЛИ, второй вход которого соединён с выходом седьмого элемента И, а выход - с вторым выходом мажоритарного элемента.
Функциональная схема мажоритарного элемента представлена на чертеже.
Мажоритарный элемент имеет пять входов 1,...,5, содержит восемь элементов И, шесть элементов ИЛИ. Его первый и второй входы 1 и 2 соединены с входами первых элементов ИЛИ 6 и И 7, третий вход 3-е первыми входами вторых элементов ИЛИ8 и И9, вторые входы которых соединены с выходом третьего элемента ИЛИ 10, четвёртый и пятый входы 4 и 5 - с входами третьих элементов ИЛИ 10, И 11. Выход первого элемента И 7 соединён с первым входом четвёртого элемента И 12, второй вход которого соединён с выходом второго элемента ИЛИ8. Выход второго элемента И9 соединён с первыми входами четвёртого элемента ИЛИ 13 и пятого элемента И 14, вторые входы которых соединены с выходом третьего элемента И 11. Выход первого элемента ИЛИ6 соединён с первым входом шестого элемента И 15, второй вход которого соединён с выходом четвёртого элемента ИЛИ 13, а выход - с первым входом пятого элемента ИЛИ 16, второй вход которого соединён с выходом четвёртого элемента И 12, третий вход - с выходом пятого элемента И 14, а выход - с выходом мажоритарного элемента. Кроме того, входы седьмого элемента И 18 соединены с выходами первого элемента И 7 и четвёртого элемента ИЛИ 13, входы восьмого элемента И 19 соединены с выходами первого элемента ИЛИ 6 и пятого элемента И 14, а выход - с первым входом шестого элемента ИЛИ 20, второй
вход которого соединён с выходом седьмого элемента И 18, а выход - с вторым выходом 21 мажоритарного элемента.
Работа мажоритарного элемента иллюстрируется таблицей, в которой показаны состояния его первого и второго выходов 17 и 21 в зависимости от сигналов, поступающих на его входах 1,...,5.
При поступлении на входы 1,...,5 мажоритарного элемента логических сигналов от резервируемых объектов, например микро-ЭВМ, с помощью элементов ИЛИ 6, ИЛИ 8, ИЛИ 10, ИЛИ 13, ИЛИ 16 и элементов И 7, И 9, И 11, И 12, И 14, И 15 выполняется операция мажорирования «три из пяти» - при совпадении сигналов как на его трёх входах, а также «четыре из пяти» - при совпадении сигналов на его четырех входах, и «пять из пяти» - при совпадении сигналов на всех его входах. Таким образом, сигнал «1» на выходе 17 мажоритарного элемента не позволяет определить, в каком из трёх режимов он работает «три из пяти», «четыре из пяти» или «пять из пяти».
С помощью элементов ИЛИ 6, И 7, ИЛИ 13 и И 14 на втором выходе 21 мажоритарного элемента сигнал «1» формируется только при наличии сигналов «1» на любых четырёх или на всех пяти его входах, но не при наличии сигналов «1» только на его трёх из пяти его входах. Данное обстоятельство позволяет по-разному оценивать достоверность результатов обработки информации резервированной системой, выходные сигналы которой обрабатывает данный мажоритарный элемент.
Таблица
№ п/п Сигналы на входах Сигналы на выходах № п/п Сигналы на входах Сигналы на выходах
1 2 3 4 5 17 21 1 2 3 4 5 17 21
1 0 0 0 0 0 0 0 17 1 0 0 0 0 0 0
2 0 0 0 0 1 0 0 18 1 0 0 0 1 0 0
3 0 0 0 1 0 0 0 19 1 0 0 1 0 0 0
4 0 0 0 1 1 0 0 20 1 0 0 1 1 1 0
5 0 0 1 0 0 0 0 21 1 0 1 0 0 0 0
6 0 0 1 0 1 0 0 22 1 0 1 0 1 1 0
7 0 0 1 1 0 0 0 23 1 0 1 1 0 1 0
8 0 0 1 1 1 0 0 24 1 0 1 1 1 1 1
9 0 1 0 0 0 0 0 25 1 1 0 0 0 0 0
10 0 1 0 0 1 0 0 26 1 1 0 0 1 1 0
11 0 1 0 1 0 0 0 27 1 1 0 1 0 1 0
12 0 1 0 1 1 0 0 28 1 1 0 1 1 1 1
13 0 1 1 0 0 0 0 29 1 1 1 0 0 1 0
14 0 1 1 0 1 0 0 30 1 1 1 0 1 1 1
15 0 1 1 1 0 0 0 31 1 1 1 1 0 1 1
16 0 1 1 1 1 1 0 32 1 1 1 1 1 1 1

Claims (1)

  1. Мажоритарный элемент, содержащий логические элементы И и ИЛИ, в котором его первый и второй входы соединены с входами первых элементов ИЛИ и И, третий вход - с первыми входами вторых элементов ИЛИ и И, вторые входы которых соединены с выходом третьего элемента ИЛИ, четвертый и пятый входы - с входами третьих элементов ИЛИ и И, выход первого элемента И соединен с первым входом четвертого элемента И, второй вход которого соединен с выходом второго элемента ИЛИ, выход второго элемента И соединен с первыми входами четвертого элемента ИЛИ и пятого элемента И, вторые входы которых соединены с выходом третьего элемента И, выход первого элемента ИЛИ соединен с первым входом шестого элемента И, второй вход которого соединен с выходом четвертого элемента ИЛИ, а выход - с первым входом пятого элемента ИЛИ, второй вход которого соединен с выходом пятого элемента И, третий вход - с выходом четвертого элемента И, а выход - с выходом мажоритарного элемента, отличающийся тем, что в него введены два дополнительных элемента И и дополнительный элемент ИЛИ, причем входы седьмого элемента И соединены с выходами первого элемента И и четвертого элемента ИЛИ, входы восьмого элемента И соединены с выходами первого элемента ИЛИ и пятого элемента И, а выход - с первым входом шестого элемента ИЛИ, второй вход которого соединен с выходом седьмого элемента И, а выход - с вторым выходом мажоритарного элемента.
    Figure 00000001
RU2008139543/22U 2008-10-06 2008-10-06 Мажоритарный элемент RU81016U1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
RU2008139543/22U RU81016U1 (ru) 2008-10-06 2008-10-06 Мажоритарный элемент

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
RU2008139543/22U RU81016U1 (ru) 2008-10-06 2008-10-06 Мажоритарный элемент

Publications (1)

Publication Number Publication Date
RU81016U1 true RU81016U1 (ru) 2009-02-27

Family

ID=40530338

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2008139543/22U RU81016U1 (ru) 2008-10-06 2008-10-06 Мажоритарный элемент

Country Status (1)

Country Link
RU (1) RU81016U1 (ru)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2626346C1 (ru) * 2016-05-18 2017-07-26 Олег Александрович Козелков Многофункциональный мажоритарный модуль
RU2626347C1 (ru) * 2016-05-18 2017-07-26 Олег Александрович Козелков Мажоритарный модуль для отказоустойчивых систем

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2626346C1 (ru) * 2016-05-18 2017-07-26 Олег Александрович Козелков Многофункциональный мажоритарный модуль
RU2626347C1 (ru) * 2016-05-18 2017-07-26 Олег Александрович Козелков Мажоритарный модуль для отказоустойчивых систем

Similar Documents

Publication Publication Date Title
WO2015078406A1 (en) Measurement system having a plurality of sensors
WO2019179531A1 (en) Debugging solution for multi-core processors
CN103901772A (zh) 双dsp冗余惯性平台控制器
RU81016U1 (ru) Мажоритарный элемент
US11899611B2 (en) Methods for managing communications involving a lockstep processing system
RU81019U1 (ru) Мажоритарный элемент
CN105244065B (zh) 一种基于fpga技术的核电站dcs控制站架构
US20130111503A1 (en) Collation device, collation program and collation method
US20150149842A1 (en) Test device and method using a separate control module for test
WO2016201756A1 (zh) 多通道数据采集与测试系统
RU52287U1 (ru) Мажоритарный элемент "три из пяти"
RU81018U1 (ru) Мажоритарный элемент "три из пяти"
RU164173U1 (ru) Мажоритарный элемент "три из пяти"
US20220039242A1 (en) Control method and electronic device
CN114238035B (zh) 一种通过运行状态指纹进行错误检测方法及系统
CN104050051A (zh) 一种星载计算机的故障诊断方法
JP5440673B1 (ja) プログラマブルロジックデバイス、情報処理装置、被疑箇所指摘方法およびプログラム
TWI712892B (zh) 複雜可程式邏輯裝置及其運作方法
CN103368560A (zh) 一种三模冗余表决器
CN110399318A (zh) 一种spi硬件结构系统及其运行流程
CN205388775U (zh) 一种采用并行数据处理的图形处理系统
CN110543438B (zh) 复杂可程序逻辑装置及其运作方法
RU48129U1 (ru) Самопроверяемое устройство для контроля кодов "1 из 10"
CN206470753U (zh) 一种自动识别音频输入输出的分布式信息处理器
CN116198735A (zh) 飞行器的控制方法、飞行器及计算机可读存储介质

Legal Events

Date Code Title Description
MM1K Utility model has become invalid (non-payment of fees)

Effective date: 20091007