RU75247U1 - Модульная вычислительная система - Google Patents

Модульная вычислительная система Download PDF

Info

Publication number
RU75247U1
RU75247U1 RU2008106859/22U RU2008106859U RU75247U1 RU 75247 U1 RU75247 U1 RU 75247U1 RU 2008106859/22 U RU2008106859/22 U RU 2008106859/22U RU 2008106859 U RU2008106859 U RU 2008106859U RU 75247 U1 RU75247 U1 RU 75247U1
Authority
RU
Russia
Prior art keywords
modules
module
gateway
inputs
outputs
Prior art date
Application number
RU2008106859/22U
Other languages
English (en)
Inventor
Илья Самуилович Кабак
Наталия Вячеславовна Суханова
Original Assignee
Илья Самуилович Кабак
Наталия Вячеславовна Суханова
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Илья Самуилович Кабак, Наталия Вячеславовна Суханова filed Critical Илья Самуилович Кабак
Priority to RU2008106859/22U priority Critical patent/RU75247U1/ru
Application granted granted Critical
Publication of RU75247U1 publication Critical patent/RU75247U1/ru

Links

Landscapes

  • Computer And Data Communications (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

Заявленное устройство относится к вычислительной технике и может использоваться для создания систем управления различного назначения, в том числе - для управления оборудованием и технологическими процессами в машиностроении, систем автоматического управления авиационной и космической техникой, систем с искусственным интеллектом и т.д.
Устройство модульной вычислительной системы, где каждый модуль содержит несколько разъемов, сетевой контроллер-маршрутизатор, шлюз и функциональные блоки. Разъем служит для взаимного соединения и крепления модулей, приема-передачи данных и подачи питающего напряжения. Входы и выходы контроллера-маршрутизатора подсоединены к разъемам, а также к внешнему входу и внешнему выходу шлюза. Шлюз имеет один внешний вход и один внешний выход, а также много внутренних входов и выходов, подсоединенных, соответственно к выходам и входам упомянутых функциональных блоков.
Информация передается между модулями в форме пакетов данных, в которые входят адреса модуля-отправителя и модуля-получтеля, а также адреса функционального блока-отправителя и функционального блока-получателя. Контроллер-маршрутизатор выполняет прием и передачу информации в соответствии с адресом модуля системы.
Устройство модульной вычислительной системы, где модули имеют одинаковую форму и размер, отличающееся тем, что модуль выполнен как объемная геометрическая фигура, у которой все грани имеют форму равностороннего n-угольника, причем на поверхности каждой грани имеются разъемы для соединения модулей между собой.
Устройство модульной вычислительной системы, на которой реализована большая нейронная сеть, отличающееся тем, что каждый модуль выполняет функции одного или нескольких фрагментов большой нейронной сети.
Устройство модульной вычислительной системы, на которой реализована нейронная сеть, отличающееся тем, что модули системы, образующие периферийный внешний слой выполняют функции интерфейса, в том числе - приема-передачи информации по оптоволоконным или кабельным каналам связи.
Техническим результатом заявляемой полезной модели является:
- создание модульных вычислительных систем от простых до сложных,
- унификация номенклатуры модулей,
- наращивание модулей в процессе эксплуатации,
- повышение надежности системы за счет резервирования модулей,
- сокращение затрат на техническое обслуживание и ремонт системы,
- реализация больших нейронных сетей.

Description

Заявленное устройство модульной вычислительной системы относится к вычислительной технике и может использоваться для создания систем управления, в том числе - для управления оборудованием и технологическими процессами в машиностроении, для систем автоматического управления авиационной и космической техникой, для систем с искусственным интеллектом и т.д.
Известны модульные вычислительные системы.
Например, компьютер Cray T3D, являющийся суперкомпьютером с массовым параллелизмом и с распределенной памятью /Л.-1/. В его состав входят два типа основных компонентов: вычислительные узлы и коммутационная сеть. Коммутационная сеть компьютера Cray T3D образует трехмерную решетку, соединяя сетевые маршрутизаторы узлов в трех пространственных направлениях. Связь между двумя смежными узлами реализована с помощью двух однонаправленных каналов передачи данных, что допускает одновременный обмен данными в противоположных направлениях. Недостатком этого устройства является низкая реальная производительность при решении задач, требующих большого числа между процессорных пересылок.
Известна многопроцессорная система, состоящая из модулей. /Л-2/. Модуль многопроцессорной системы, предназначенный для построения многопроцессорных систем, содержит группу макропроцессоров, выполняющих крупные математические операции, группу мультиконтроллеров распределенной памяти, обеспечивающих скоростной обмен информацией между оперативной памятью и макропроцессорами и параллельно-конвейерную обработку
информации, матричный коммутатор, обеспечивающий прямые пространственные соединения между всеми компонентами системы, причем информационные входы устройства соединены с двунаправленными входами/выходами оперативной памяти и двунаправленными входами/выходами блока мультиконтроллеров распределенной памяти.
Известен модульный электронный конструктор /Л.-3/. Модульный электронный конструктор состоит из набора модулей, в каждом из которых расположены электронный элемент, электронная схема или электронное устройство, электрические соединения между которыми осуществляются посредством контактов, расположенных на боковых гранях модулей.
Наиболее близкими по технической сущности к заявленному устройству являются полезные модели «Нейронная сеть» и «Доменная нейронная сеть» /Л.-4, 5/.
В нейронной сети имеются нейроны и коммутаторы. Нейроны имеют один вход и один выход и выполняют функции обработки информации и принятия решения. Входы и выходы нейрона соединены с входами и выходами коммутаторов. Коммутатор нейронной сети состоит из таблицы связей нейронов, составляющих фрагмент сети, и устройства, передающего информацию между нейронами на основе этой таблицы. Входы и выходы коммутатора соединены с входами и выходами других коммутаторов и входами и выходами нейронов сети. Фрагменты сети, содержащие соединенные между собой нейроны и коммутаторы, объединены в домены. Домены подключены к коммутаторам более высокого уровня. В домен входит шлюз. Домен имеет один вход и один выход, которые образованы, соответственно, внешним входом и внешним выходом шлюза. Шлюз имеет один внешний вход и один внешний выход, а также много внутренних входов и внутренних выходов. Шлюз содержит таблицу шлюзования, задающую соединение внешнего входа и внешнего выхода шлюза соответственно с внутренними входами и выходами шлюза, а также устройство, принимающее и передающее информацию на основе этой таблицы.
Внутренние входы и внутренние выходы шлюза подсоединены, соответственно, к входам и выходам внутренних коммутаторов, нейронов и доменов более низкого уровня, входящих в фрагмент сети, который образует домен.
Техническим результатом заявляемой полезной модели является:
- создание модульных вычислительных систем от простых до сложных;
- унификация номенклатуры модулей;
- снижение стоимости устройства за счет применения унифицированных модулей, выпускаемых большими партиями;
- сокращение затрат на техническое обслуживание и ремонт вычислительной системы;
- наращивание модулей в процессе эксплуатации, при усложнении задачи, подключении дополнительного оборудования;
- повышение надежности вычислительной системы за счет введения резервных модулей,
- аппаратная реализация больших нейронных сетей.
Устройство модульной вычислительной системы, где каждый модуль содержит несколько разъемов, сетевой контроллер-маршрутизатор, шлюз и функциональные блоки, причем разъем используется для взаимного соединения модулей, шлюз модуля имеет один внешний вход и один внешний выход, а также много внутренних входов и выходов, подсоединенных, соответственно к выходам и входам упомянутых функциональных блоков, отличающееся тем, что входы и выходы контроллера-маршрутизатора подсоединены к разъемам, а также к внешнему входу и внешнему выходу шлюза.
Схема модуля заявленного устройства показана на рис.1.
Устройство модульной вычислительной системы (рис.1), где каждый модуль содержит несколько разъемов (не показаны), сетевой контроллер-маршрутизатор 1, шлюз 2 и функциональные блоки 3. Разъем используется для взаимного соединения модулей между собой, а также для приема и передачи данных между модулями. Шлюз 2 имеет один внешний вход и один внешний
выход, а также много внутренних входов и выходов, подсоединенных, соответственно к выходам и входам упомянутых функциональных блоков 3. Входы и выходы контроллера-маршрутизатора 1 (I/O1,...I/On) подсоединены к разъемам, а также к внешнему входу и внешнему выходу шлюза 2.
Заявленное устройство работает следующим образом.
Модуль вычислительной системы содержит (рис.1): сетевой контроллер-маршрутизатор 1, шлюз модуля 2, функциональные блоки 3.
Внешние входы и внешние выходы контроллера-маршрутизатора 1 (I/O1...I/On) подсоединены к разъемам. Внутренний вход и внутренний выход контроллера-маршрутизатора подсоединены, соответственно к внешнему входу и внешнему выходу шлюза 2. Шлюз модуля 2 имеет один внешний вход и один внешний выход, а также много внутренних входов и выходов. Внешний вход и внешний выход шлюза 2 подсоединены к входу и выходу контроллера-маршрутизатора 1. Внутренние выходы и входы шлюза 2 подсоединены, соответственно к входам и выходам функциональных блоков 3. Функциональные блоки 3 имеют несколько входов и выходов.
Сетевой контроллер-маршрутизатор 1 подсоединен к разъемам и обеспечивает прием и передачу информации между модулями. Информация передается между модулями в формате отдельных пакетов данных, где имеются адреса модуля-отправителя и модуля-получателя, а также адреса функционального блока-отправителя и функционального блока-получателя. Сетевой контроллер-маршрутизатор 1 определяет адрес модуля, для которого пришла информация. Если эта информация передается для данного модуля, то контроллер-маршрутизатор передает ее в шлюз модуля 2, входы и выходы которого соединены с входами и выходами функциональных блоков 3. Если эта информация передается для другого модуля, контроллер-маршрутизатор 1 передает ее на разъем, ближайший к модулю-получателю. Для маршрутизации информации между модулями используется алгоритм, аналогичный маршрутизации сообщений в компьютерной сети (например, в сети Internet).
Шлюз модуля 2 служит для распределения информации между функциональными блоками 3, входящими в состав модуля. Шлюз модуля 2 использует адреса функционального блока-отправителя и функционального блока-получателя, которые содержатся в пакете данных. Шлюз 2 обеспечивает передачу информации на вход и прием информации с выхода соответствующего функционального блока 3. Шлюз 2 необходим для мультиплексирования входов и выходов функциональных блоков 3 (если в модуле имеется несколько функциональных блоков или функциональный блок имеет больше одного входа/выхода).
Функциональный блок 3 может быть реализован как цифровое или аналоговое устройство. Если функциональный блок 3 реализован как аналоговое устройство, то все его выходы должны иметь аналого-цифровой преобразователь (АЦП), а входы - цифро-аналоговый преобразователь (ЦАП).
Устройство модульной вычислительной системы, отличающееся тем, что все модули имеют одинаковую форму и размер, причем модуль выполнен как объемная геометрическая фигура, у которой все грани имеют форму равностороннего n-угольника, на поверхности каждой грани имеются разъемы для соединения модулей между собой, а также для приема-передачи информации и подачи питающего напряжения.
В заявленном устройстве модуль выполнен в форме объемной геометрической фигуры, которая имеет несколько внешних граней (рис.2-4). На поверхности каждой грани 1 имеются разъемы 2 для соединения различных модулей между собой. Все грани модуля имеет одинаковую форму равносторонней геометрической фигуры (равностороннего треугольника (рис.2), квадрата (рис.3), правильного пятиугольника, правильного шестиугольника (рис.4) и т.д.). Разные модули могут иметь разную окраску или маркировку, но все модули вычислительной системы имеют одинаковую геометрическую форму и размер.
Разъем выполняет функцию фиксации и крепления модулей друг к другу, а также приема-передачи данных и подачи питающего напряжения.
Заявленное устройство модульной вычислительной системы позволяет реализовать большие нейронные сети /Л-4, 5/.
Устройство модульной вычислительной системы, на котором реализована большая нейронная сеть, отличающееся тем, что каждый модуль выполняет функции одного или нескольких фрагментов большой нейронной сети.
Устройство модульной вычислительной системы, отличающееся тем, что модули системы, образующие периферийный внешний слой нейронной сети, выполняют функции инициализации и управления сетью (включая маршрутизацию и реконфигурацию), интерфейса, в том числе - приема-передачи информации по оптоволоконным или кабельным каналам связи. Этот слой может реализовывать функции внешней памяти, где хранится полная информация о всех компонентах сети.
Источники информации, принятые во внимание при составлении описания полезной модели:
1. Вычислительные процессоры и системы. / Под редакцией Г.Н.Марчука. Выпуск 7. - М.: Наука. Главная редакция физико-математической литературы, 1990. /Л.-1/
2. Левин И.И., Виневская Л.И. Модуль многопроцессорной системы. Заявка №2004136937/09, дата подачи заявки 16.12.2004, МПК G06F 15/16. /Л.-2/
3. Уваров Ю.А. Модульный электронный конструктор. Заявка на изобретение №94020058, приоритет от 19.05.1994, МПК A63F 9/24. /Л.-3/
4. Кабак И.С., Суханова Н.В. Нейронная сеть. Патент на полезную модель №66 831 опубл. 27.09.2007, Бюл. №27 /Л.-4/
5. Кабак И.С., Суханова Н.В. Доменная нейронная сеть. Заявка полезную модель №2007144359 от 03.12.2007. /Л.-5/

Claims (4)

1. Устройство модульной вычислительной системы, где каждый модуль содержит несколько разъемов, сетевой контроллер-маршрутизатор, шлюз и функциональные блоки, причем разъем используется для взаимного соединения модулей, шлюз модуля имеет один внешний вход и один внешний выход, а также много внутренних входов и выходов, подсоединенных, соответственно к выходам и входам упомянутых функциональных блоков, отличающееся тем, что входы и выходы контроллера-маршрутизатора подсоединены к разъемам, а также к внешнему входу и внешнему выходу шлюза.
2. Устройство по п.1, отличающееся тем, что все модули имеют одинаковую форму и размер, причем модуль выполнен как объемная геометрическая фигура, у которой все грани имеют форму равностороннего n-угольника, на поверхности каждой грани имеются разъемы для соединения модулей между собой, а также для приема-передачи информации и подачи питающего напряжения.
3. Устройство по п.2, на котором реализована большая нейронная сеть, отличающееся тем, что каждый модуль выполняет функции одного или нескольких фрагментов большой нейронной сети.
4. Устройство п.3, отличающееся тем, что модули системы, образующие периферийный внешний слой нейронной сети, выполняют функции инициализации, управления сетью (включая маршрутизацию и реконфигурацию), интерфейса и внешней памяти, где хранится полная информация о всех компонентах сети.
Figure 00000001
RU2008106859/22U 2008-02-26 2008-02-26 Модульная вычислительная система RU75247U1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
RU2008106859/22U RU75247U1 (ru) 2008-02-26 2008-02-26 Модульная вычислительная система

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
RU2008106859/22U RU75247U1 (ru) 2008-02-26 2008-02-26 Модульная вычислительная система

Publications (1)

Publication Number Publication Date
RU75247U1 true RU75247U1 (ru) 2008-07-27

Family

ID=39811326

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2008106859/22U RU75247U1 (ru) 2008-02-26 2008-02-26 Модульная вычислительная система

Country Status (1)

Country Link
RU (1) RU75247U1 (ru)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2563161C2 (ru) * 2013-07-18 2015-09-20 Федеральное государственное бюджетное учреждение науки Институт конструкторско-технологической информатики Российской академии наук (ИКТИ РАН) Способ и устройство технической диагностки сложного технологического оборудования на основе нейронных сетей
RU2702510C1 (ru) * 2019-01-28 2019-10-08 Общество с ограниченной ответственностью "КОНВЕЛС Автоматизация" Способ работы и определения параметров работы прокатного стана

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2563161C2 (ru) * 2013-07-18 2015-09-20 Федеральное государственное бюджетное учреждение науки Институт конструкторско-технологической информатики Российской академии наук (ИКТИ РАН) Способ и устройство технической диагностки сложного технологического оборудования на основе нейронных сетей
RU2702510C1 (ru) * 2019-01-28 2019-10-08 Общество с ограниченной ответственностью "КОНВЕЛС Автоматизация" Способ работы и определения параметров работы прокатного стана

Similar Documents

Publication Publication Date Title
Young et al. A review of spiking neuromorphic hardware communication systems
CN111082949B (zh) 一种类脑计算机中脉冲数据包高效传输方法
CN101819556B (zh) 一种信号处理板
TW202022644A (zh) 一種運算裝置和運算方法
US10831688B2 (en) Reconfigurable network infrastructure
Qiao et al. Reconfiguration with time division multiplexed MIN's for multiprocessor communications
Upegui et al. The Perplexus bio-inspired reconfigurable circuit
Li et al. Parallel computing using optical interconnections
RU2398281C2 (ru) Многослойная модульная вычислительная система
Brown et al. SpiNNaker—programming model
CN103336756A (zh) 一种数据计算节点的生成装置
RU75247U1 (ru) Модульная вычислительная система
Douglis et al. Fleet—fast lanes for expedited execution at 10 terabits: Program overview
Hoefler et al. HammingMesh: a network topology for large-scale deep learning
Davies et al. Population-based routing in the SpiNNaker neuromorphic architecture
Concepcion A hierarchical computer architecture for distributed simulation
KR20220063759A (ko) 다중 비트 양자 피드백 제어를 위한 양자 측정 및 제어 시스템
Hironaka et al. Towards an optimized multi FPGA architecture with STDM network: A preliminary study
US11614946B2 (en) Networked computer
CN111782565B (zh) Gpu服务器和数据传输方法
CN105938339B (zh) 监视控制系统
Xiubin et al. A novel design of fully connected communication network for bio-inspired hardware
Hota et al. Hierarchical multicast network-on-chip for scalable reconfigurable neuromorphic systems
Li et al. An optical interconnection structure based on the dual of a hypercube
Walter et al. VIDANA: A fault tolerant approach for a distributed data management system in nano-satellites

Legal Events

Date Code Title Description
MM1K Utility model has become invalid (non-payment of fees)

Effective date: 20100227