RU41693U1 - DUPLICATED MICROPROCESSOR DEVICE FOR TRAFFIC CONTROL SYSTEMS - Google Patents
DUPLICATED MICROPROCESSOR DEVICE FOR TRAFFIC CONTROL SYSTEMS Download PDFInfo
- Publication number
- RU41693U1 RU41693U1 RU2004119711/22U RU2004119711U RU41693U1 RU 41693 U1 RU41693 U1 RU 41693U1 RU 2004119711/22 U RU2004119711/22 U RU 2004119711/22U RU 2004119711 U RU2004119711 U RU 2004119711U RU 41693 U1 RU41693 U1 RU 41693U1
- Authority
- RU
- Russia
- Prior art keywords
- inputs
- microcontrollers
- output
- outputs
- digital
- Prior art date
Links
Landscapes
- Hardware Redundancy (AREA)
Abstract
Дублированное микропроцессорное устройство для систем управления движением поездов, в которое входят первый и второй микроконтроллеры, элемент "исключающее ИЛИ", схема запуска, схема контроля, цифровой и аналоговый и интерфейсы, цифровой сигнальный процессор, генератор тактовых импульсов, причем первые входы/выходы аналогового и цифрового интерфейсов подключены, соответственно, к аналоговым и цифровым входам/выходам объекта управления, вторые входы/выходы аналогового интерфейса подсоединены к первым входам/выходам цифрового сигнального процессора, вторые и третьи входы/выходы цифрового сигнального процессора подключены, соответственно, к первым входам/выходам первого и второго микроконтроллеров, вторые входы/выходы первого и второго микроконтроллеров подсоединены, соответственно, к вторым и третьим входам/выходам цифрового интерфейса, третьи входы первого и второго микроконтроллеров объединены и подсоединены к выходу генератора тактовых импульсов, третьи выходы первого и второго микроконтроллеров подсоединены к первому и второму входам схемы контроля, которая выполняет сравнение сигналов, выход схемы контроля подключен к входу схемы запуска, выход схемы запуска подсоединен к четвертым входам первого и второго микроконтроллеров, отличающееся тем, что выход схемы контроля подключен к четвертому входу цифрового интерфейса и к третьему входу аналогового интерфейса, выход схемы запуска подсоединен к четвертому входу цифрового сигнального процессора, четвертый выход первого и пятый выход второго микроконтроллеров подсоединены к первому и второму входам элемента "исключающее ИЛИ", выход элемен�A duplicated microprocessor device for train control systems, which includes the first and second microcontrollers, an exclusive OR element, a start-up circuit, a control circuit, digital and analog and interfaces, a digital signal processor, a clock generator, and the first inputs and outputs of analog and digital interfaces are connected, respectively, to the analog and digital inputs / outputs of the control object, the second inputs / outputs of the analog interface are connected to the first inputs / outputs of the digital signal processor, the second and third inputs / outputs of the digital signal processor are connected, respectively, to the first inputs / outputs of the first and second microcontrollers, the second inputs / outputs of the first and second microcontrollers are connected, respectively, to the second and third inputs / outputs of the digital interface, third inputs the first and second microcontrollers are combined and connected to the output of the clock generator, the third outputs of the first and second microcontrollers are connected to the first and second inputs of the control circuit, which performs signal comparison, the output of the control circuit is connected to the input of the trigger circuit, the output of the trigger circuit is connected to the fourth inputs of the first and second microcontrollers, characterized in that the output of the control circuit is connected to the fourth input of the digital interface and to the third input of the analog interface, the output of the trigger circuit is connected to the fourth input of the digital signal processor, the fourth output of the first and fifth output of the second microcontrollers are connected to the first and second inputs of the exclusive OR element, the output of the element
Description
Полезная модель относится к микропроцессорной технике, к электронным устройствам с аппаратной и программной избыточностью, которые применяются в системах железнодорожной автоматики для управления движением поездов.The utility model relates to microprocessor technology, to electronic devices with hardware and software redundancy, which are used in railway automation systems to control the movement of trains.
К системам железнодорожной автоматики предъявляют высокие требования по надежности и безопасности работы устройств. Безопасность функционирования обеспечивается за счет аппаратной и программной избыточности /Л.-1/.Railway automation systems place high demands on the reliability and safety of devices. Operational safety is ensured by hardware and software redundancy / L..-1/.
Так, например, известна зарубежная компьютерная система управления движением поездов SMILE/Л.-2/. В системе SMILE имеется подсистема автоблокировки, аппаратура которой реализована по безопасной трехканальной схеме. В каждом канале имеется процессор, ОЗУ, ПЗУ и мажоритарная схема. Три процессора синхронизируются одним генератором тактовой частоты. При выполнении операций ввода-вывода состояние шин адреса и данных, а также управляющие сигналы от трех каналов поступают в мажоритарную схему. Мажоритарная схема выполняет поразрядное сравнение данных от трех каналов по принципу «большинства голосов». При обнаружении отказа в одном канале, неисправный канал выключается, а два оставшихся работают по дублированной схеме. При возникновении отказа в дублированной схеме, система выключается.So, for example, the foreign computer system for controlling the movement of trains SMILE / L.-2 / is known. The SMILE system has a self-locking subsystem, the equipment of which is implemented according to a safe three-channel scheme. Each channel has a processor, RAM, ROM, and a majority scheme. Three processors are synchronized by one clock generator. When performing I / O operations, the state of the address and data buses, as well as control signals from three channels, enter the majority circuit. The majority scheme performs bitwise comparison of data from three channels according to the “majority vote” principle. If a failure is detected in one channel, the faulty channel is turned off, and the remaining two operate in a duplicated circuit. If a failure occurs in the duplicated circuit, the system turns off.
Информация с шины адреса, шины данных и управляющие сигналы трех каналов поступают на входы шести безопасных компараторов. Безопасный компаратор выполняет поразрядное сравнение данных. В состав безопасного компаратора входят два синхронно работающих сдвиговых регистра, элемент «исключающее ИЛИ» и двухразрядный сдвиговый регистр. Первый и второй входы элемента «исключающее ИЛИ» подсоединены к выходам первого и второго сдвиговых регистров. Выход элемента «исключающее ИЛИ» соединен с двухразрядным сдвиговым регистром. На входы первого и второго сдвиговых регистров поступают контролируемые сигналы. Частота сдвига первого и второго регистров задается внутренним генератором. Чтобы исключить отказ типа «константа 0» на выходе безопасного компаратора, к последовательности Information from the address bus, data bus and control signals of three channels are fed to the inputs of six safe comparators. A secure comparator performs bitwise data comparisons. The safe comparator includes two synchronously operating shift registers, an exclusive-OR element, and a two-bit shift register. The first and second inputs of the exclusive OR element are connected to the outputs of the first and second shift registers. The output of the exclusive-OR element is connected to a two-bit shift register. The inputs of the first and second shift registers receive controlled signals. The shift frequency of the first and second registers is set by the internal generator. To eliminate the failure of the type "constant 0" at the output of the safe comparator, to the sequence
битов добавляют дополнительный проверочный разряд. В этот разряд первого регистра заносится 0, а в одноименный разряд второго регистра записывается 1. В каждом цикле сравнения, после того, как сдвиг байта вправо закончен, на выходе элемента «исключающее ИЛИ» сигнал «0» заменяется на «1». При этом двухразрядный регистр выполняет сдвиг вправо. Один раз за цикл сравнения двухразрядный регистр выполняет сдвиг влево. Если контролируемые байты совпадают, то в цикле сравнения сдвиги двухразрядного регистра вправо и влево чередуются. В этом случае на выходе двухразрядного регистра формируется частотный сигнал, который после усиления и выпрямления поступает на вход реле и ставит его под ток. Если элемент «исключающее ИЛИ» обнаружил расхождение битов, то двухразрядный регистр выполняет два сдвига в одном направлении и обесточивает реле. Недостатком системы является использование реле.bits add an extra check bit. In this category of the first register, 0 is entered, and in the same category in the second register, it is written 1. In each comparison cycle, after the byte shift to the right is completed, the signal “0” is replaced by “1” at the output of the exclusive-OR element. In this case, a two-bit register performs a shift to the right. Once in a comparison cycle, a two-bit register performs a left shift. If the controlled bytes coincide, then in the comparison cycle the shifts of the two-bit register to the right and left alternate. In this case, a frequency signal is generated at the output of the two-bit register, which, after amplification and rectification, is fed to the relay input and puts it under current. If the “exclusive OR” element has detected a bit discrepancy, then the two-bit register performs two shifts in one direction and de-energizes the relay. The disadvantage of the system is the use of relays.
Наиболее близким по технической сущности к заявляемой полезной модели является микропроцессорная система, патент №2000603 /Л.-3/. Она принята в качестве прототипа. Микропроцессорная система содержит первый и второй каналы обработки информации, элемент сравнения, генератор импульсов перезапуска и генератор сигнала с частотой контроля. В канал входят: микропроцессорное устройство, генератор тактовой частоты, первый и второй порты и блок формирования контрольного сигнала. Микропроцессорные устройства в первом и втором каналах работают асинхронно. Частоту синхронизации задают два различных генератора тактовых импульсов.The closest in technical essence to the claimed utility model is a patent № 2000603 / L. 3/. It is accepted as a prototype. The microprocessor system contains the first and second channels of information processing, a comparison element, a restart pulse generator and a signal generator with a control frequency. The channel includes: a microprocessor device, a clock generator, first and second ports and a control signal generating unit. Microprocessor devices in the first and second channels operate asynchronously. The synchronization frequency is set by two different clock generators.
К микропроцессорному устройству подсоединены первый и второй порты. Входы/выходы первых портов в первом и втором каналах соединены друг с другом для обмена информацией. Каждое микропроцессорное устройство проверяет, допустимо ли рассогласование данных, которые поступают в первый порт от первого и второго каналов. Второй порт подключен к блоку формирования контрольного сигнала. Выходы блоков формирования контрольного сигнала в первом и втором каналах подсоединены к элементу сравнения. При расхождении данных, которые поступают в первый порт от первого и второго каналов, микропроцессорное устройство передает на вход элемента сравнения байт, не совпадающий с байтом другого канала.The first and second ports are connected to the microprocessor device. The inputs / outputs of the first ports in the first and second channels are connected to each other to exchange information. Each microprocessor device checks whether a mismatch in the data coming to the first port from the first and second channels is permissible. The second port is connected to the control signal generation unit. The outputs of the control signal generation blocks in the first and second channels are connected to the comparison element. When the data that arrives at the first port from the first and second channels diverges, the microprocessor device transfers to the input of the comparison element a byte that does not match the byte of the other channel.
На выходе элемента сравнения формируется сигнал с частотой контроля, если двухканальная схема исправна. В противном случае, когда произошел отказ канала, на выходе элемента сравнения формируется сигнал постоянного уровня. При отказе микропроцессорной системы генератор импульсов формирует сигналы перезапуска и передает их на входы первого и второго каналов. Если интервал между последовательными сигналами перезапуска меньше заданного времени, то система выключается.A signal with a control frequency is formed at the output of the comparison element if the two-channel circuit is operational. Otherwise, when the channel fails, a constant level signal is generated at the output of the comparison element. If the microprocessor system fails, the pulse generator generates restart signals and transmits them to the inputs of the first and second channels. If the interval between successive restart signals is less than the specified time, the system turns off.
Блок формирования контрольного сигнала содержит делитель частоты, регистр сдвига, элемент «НЕ», элемент «исключающее ИЛИ». На вход делителя частоты поступают сигналы частоты контроля. Первый выход делителя частоты подсоединен ко входу синхронизации регистра сдвига. Первый вход записи данных в регистре сдвига подключен ко второму порту. На вход регистра сдвига поступают данные в параллельном 8-ми разрядном коде. Выход регистра сдвига подключен к входу элемента «НЕ» и первому входу элемента «исключающее ИЛИ». Выход элемента «НЕ» подсоединен к второму входу записи данных регистра сдвига. Второй вход элемента «исключающее ИЛИ» подключен к второму выходу делителя частоты. Выход элемента «исключающее ИЛИ» образует выход блока формирования контрольного сигнала и подсоединен к входу элемента сравнения. Блок формирования контрольного сигнала поразрядно передает байт данных и его инверсный код на вход элемента сравнения.The control signal generating unit comprises a frequency divider, a shift register, an “NOT” element, an “exclusive OR” element. The frequency divider receives control frequency signals. The first output of the frequency divider is connected to the synchronization input of the shift register. The first input of the data record in the shift register is connected to the second port. The input in the shift register receives data in parallel 8-bit code. The output of the shift register is connected to the input of the element "NOT" and the first input of the element "exclusive OR". The output of the “NOT” element is connected to the second input of the shift register data record. The second input of the exclusive OR element is connected to the second output of the frequency divider. The output of the exclusive-OR element forms the output of the control signal generating unit and is connected to the input of the comparison element. The control signal generating unit transfers the byte of data and its inverse code to the input of the comparison element one by one.
Таким образом, соединение первого и второго блоков формирования контрольного сигнала и элемента сравнения выполняет функции, аналогичные безопасному компаратору системы SMILE.Thus, the connection of the first and second control signal generating units and the comparison element performs functions similar to the safe comparator of the SMILE system.
Прототип имеет следующие недостатки.The prototype has the following disadvantages.
1. Микропроцессорная система не различает искажение данных в первом и втором порте и отказ канала. Допустим, что в результате действия помех произошло искажение одного или нескольких разрядов в байте, который поступает на вход первого порта ввода/вывода данных. В этом случае микропроцессорное устройство может обнаружить недопустимое расхождение данных и передать во второй порт и в блок формирования контрольного сигнала байт, который указывает на состояние отказа. Этот байт поступит на вход элемента сравнения. Элемент сравнения обнаружит отказ и перезапустит микропроцессорную систему. Воздействие помех на входе любого элемента блока формирования контрольного сигнала может привести к расхождению контрольных сигналов и перезапуску системы.1. The microprocessor system does not distinguish between data distortion in the first and second ports and channel failure. Suppose that as a result of interference, one or more bits in the byte, which is fed to the input of the first data input / output port, are distorted. In this case, the microprocessor device can detect unacceptable data discrepancies and transmit bytes to the second port and to the control signal generating unit, which indicates a failure condition. This byte will go to the input of the comparison element. The comparison element will detect a failure and restart the microprocessor system. The influence of interference at the input of any element of the control signal generating unit may lead to a divergence of control signals and a restart of the system.
2. При асинхронной работе каналов за время формирования контрольного сигнала первый и второй микропроцессорные устройства могут обменяться только одним байтом через первый порт. Это снижает глубину контроля микропроцессорной системы.2. During asynchronous operation of the channels during the formation of the control signal, the first and second microprocessor devices can exchange only one byte through the first port. This reduces the depth of control of the microprocessor system.
3. В системе допускается расхождение выходных данных микропроцессорных устройств. При этом не различаются расхождения, вызванные неодновременным считыванием входных сигналов, действием помех и отказами микропроцессорных устройств. В результате возможно накопление отказов, приводящих в данной технологической ситуации к допустимым расхождениям выходных данных. В этом случае элемент сравнения не обнаружит отказ.3. The system allows discrepancies in the output of microprocessor devices. In this case, the differences caused by non-simultaneous reading of the input signals, the effect of interference and failures of microprocessor devices do not differ. As a result, it is possible to accumulate failures leading in the given technological situation to permissible discrepancies in the output data. In this case, the comparison element does not detect a failure.
4. Асинхронный режим работы микропроцессорных устройств затрудняет использование системы в условиях, когда обмен информацией с объектом управления или с системами верхнего 4. Asynchronous operation of microprocessor devices makes it difficult to use the system in conditions where the exchange of information with the control object or with upper systems
уровня происходит с высокой скоростью. В этом случае возрастает вероятность ввода разных данных двумя микропроцессорными устройствами. Следовательно, увеличивается степень рассогласования их выходных данных.level occurs at high speed. In this case, the probability of inputting different data by two microprocessor devices increases. Consequently, the degree of mismatch of their output increases.
5. Обмен входными данными в двух микропроцессорных устройствах может привести к ситуации когда, при отказе одного из этих устройств, оно использует данные, которые поступили от другого, исправного микропроцессорного устройства, и выводит эти данные в элемент сравнения. В этом случае в схему сравнения поступят одинаковые данные, и она не обнаружит отказ.5. The exchange of input data in two microprocessor devices can lead to a situation when, in the event of failure of one of these devices, it uses data that came from another, serviceable microprocessor device, and outputs this data to the comparison element. In this case, the comparison circuit will receive the same data, and it will not detect a failure.
Сущность заявляемой полезной модели состоит в следующем. В дублированном микропроцессорном устройстве для систем управления движением поездов имеются два канала, элемент «исключающее ИЛИ», схема запуска, схема контроля, генератор тактовых импульсов, аналоговый и цифровой интерфейсы, цифровой сигнальный процессор (ДСП). В первый и второй каналы входят первый и второй микроконтроллеры. Аналоговый и цифровой интерфейсы обеспечивают сопряжение дублированного микропроцессорного устройства с объектом управления. Первый и второй микроконтроллеры выполняют технологический алгоритм системы управления движением поездов. Первый и второй микроконтроллеры работают синхронно, по одной программе. ЦСП работает асинхронно по отношению к первому и второму микроконтроллерам. Программное обеспечение ЦСП построено с избыточностью, операции ввода/вывода и обработку данных выполняют две разные программы. Результаты работы первой и второй программы поступают на входы, соответственно, первого и второго микроконтроллеров. Входы/выходы первого и второго микроконтроллеров подсоединены к элементу «исключающее ИЛИ». Программное обеспечение первого и второго микроконтроллеров преобразует данные, которые поступают из ЦСП и цифрового интерфейса, в последовательность битов и передает их на первый и второй входы элемента «исключающее ПЛИ» для аппаратного сравнения. Микроконтроллеры опрашивают состояние сигнала, который формируется на выходе элемента «исключающее ИЛИ». Элемент «исключающее ИЛИ» обнаруживает искажение данных под действием помех на входе первого и второго микроконтроллеров. В этом случае микроконтроллеры игнорируют введенные данные и повторяют операции ввода и вычисления. В процессе работы первый и второй микроконтроллеры формируют динамические сигналы и передают их на входы схемы контроля для аппаратного сравнения. Схема контроля обеспечивает безопасность дублированного микропроцессорного устройства, обнаруживает отказы микроконтроллеров, выключает интерфейсы и включает схему запуска. Схема запуска перезапускает неисправный канал.The essence of the claimed utility model is as follows. The duplicated microprocessor device for train control systems has two channels, an exclusive OR element, a start circuit, a control circuit, a clock, analog and digital interfaces, and a digital signal processor (DSP). The first and second channels include the first and second microcontrollers. The analog and digital interfaces provide the pairing of the duplicated microprocessor device with the control object. The first and second microcontrollers perform the technological algorithm of a train control system. The first and second microcontrollers operate synchronously, according to one program. The DSP operates asynchronously with respect to the first and second microcontrollers. The DSP software is built with redundancy, I / O and data processing perform two different programs. The results of the first and second programs go to the inputs, respectively, of the first and second microcontrollers. The inputs / outputs of the first and second microcontrollers are connected to an exclusive OR element. The software of the first and second microcontrollers converts the data received from the DSP and the digital interface into a sequence of bits and transmits them to the first and second inputs of the “exclusive PLE” element for hardware comparison. Microcontrollers interrogate the state of the signal, which is formed at the output of the exclusive-OR element. The exclusive-OR element detects data distortion due to interference at the input of the first and second microcontrollers. In this case, the microcontrollers ignore the entered data and repeat the input and calculation operations. In the process, the first and second microcontrollers generate dynamic signals and transmit them to the inputs of the control circuit for hardware comparison. The control circuit ensures the safety of the duplicated microprocessor device, detects microcontroller failures, turns off the interfaces and turns on the start-up circuit. The start circuit restarts the faulty channel.
Технический результат заявленной полезной модели состоит в том, что заявленное устройство обеспечивает защиту от искажений сигналов на входах микроконтроллеров, при этом исключается необходимость перезапуска схемы.The technical result of the claimed utility model is that the claimed device provides protection from distortion of the signals at the inputs of the microcontrollers, while eliminating the need to restart the circuit.
Структурная схема дублированного микропроцессорного устройства для систем управления движением поездов приведена на фиг.1.The structural diagram of a duplicated microprocessor device for train control systems is shown in FIG.
В дублированное микропроцессорное устройство входят: первый 1 и второй 2 микроконтроллеры, генератор тактовых импульсов 3, схема запуска 4, схема контроля 5, цифровой интерфейс 6, цифровой сигнальный процессор 7, аналоговый интерфейс 8, элемент «исключающее ИЛИ» 9.The duplicated microprocessor device includes: the first 1 and second 2 microcontrollers, a clock 3, a start-up circuit 4, a control circuit 5, a digital interface 6, a digital signal processor 7, an analog interface 8, an exclusive OR element 9.
Первые входы/выходы аналогового интерфейса 8 и цифрового интерфейса 6 подсоединены, соответственно, к аналоговым и цифровым входам/выходам объекта управления. Вторые входы/выходы аналогового интерфейса 8 подсоединены к первым входам/выходам цифрового сигнального процессора 7.The first inputs / outputs of the analog interface 8 and digital interface 6 are connected, respectively, to the analog and digital inputs / outputs of the control object. The second inputs / outputs of the analog interface 8 are connected to the first inputs / outputs of the digital signal processor 7.
Вторые и третьи входы/выходы цифрового сигнального процессора подключены, соответственно, к первым входам/выходам первого 1 и второго 2 микроконтроллеров.The second and third inputs / outputs of the digital signal processor are connected, respectively, to the first inputs / outputs of the first 1 and second 2 microcontrollers.
Вторые входы/выходы первого 1 и второго 2 микроконтроллеров подсоединены, соответственно, к вторым и третьим входам/выходам цифрового интерфейса 6.The second inputs / outputs of the first 1 and second 2 microcontrollers are connected, respectively, to the second and third inputs / outputs of the digital interface 6.
Третьи входы первого 1 и второго 2 микроконтроллеров объединены и подключены к генератору тактовых импульсов 3.The third inputs of the first 1 and second 2 microcontrollers are combined and connected to a clock generator 3.
Третьи выходы первого 1 и второго 2 микроконтроллеров подсоединены, соответственно, к первому и второму входам схемы контроля 5, которая выполняет сравнение сигналов.The third outputs of the first 1 and second 2 microcontrollers are connected, respectively, to the first and second inputs of the control circuit 5, which performs signal comparison.
Если сигналы на первом и втором входах СК совпадают, то на выходе схемы формируется сигнал с частотой контроля. В противном случае, при расхождении сигналов на первом и втором входах, на выходе схемы контроля формируется сигнал постоянного уровня.If the signals at the first and second inputs of the SC match, then a signal with a control frequency is formed at the output of the circuit. Otherwise, when the signals diverge at the first and second inputs, a constant level signal is generated at the output of the control circuit.
Выход схемы контроля 5 подсоединен к четвертому входу цифрового 6 и третьему входу аналогового 8 интерфейсов и к схеме запуска 4.The output of the control circuit 5 is connected to the fourth input of digital 6 and the third input of analog 8 interfaces and to the startup circuit 4.
Выход схемы запуска 4 подключен к четвертым входам микроконтроллеров 1,2 и четвертому входу ЦСП 7.The output of the startup circuit 4 is connected to the fourth inputs of the microcontrollers 1.2 and the fourth input of the DSP 7.
Четвертый выход первого 1 и пятый выход второго 2 микроконтроллеров подсоединены, соответственно, к первому и второму входам элемента «исключающее ИЛИ» 9. Выход элемента «исключающее ИЛИ» 9 подсоединен к объединенным пятым входам первого 1 и второго 2 микроконтроллеров.The fourth output of the first 1 and the fifth output of the second 2 microcontrollers are connected, respectively, to the first and second inputs of the exclusive OR element 9. The output of the exclusive OR 9 element is connected to the combined fifth inputs of the first 1 and second 2 microcontrollers.
Дублированное микропроцессорное устройство для систем управления движением поездов работает следующим образом. Первые входы/выходы аналогового интерфейса 8 и цифрового интерфейса 6 подсоединены к аналоговым и цифровым входам/выходам объекта управления. Через интерфейсы 6,8 дублированное микропроцессорное устройство принимает информацию от объекта управления, формирует и передает сигналы в цифровом или аналоговом виде. Вторые входы/выходы аналогового интерфейса 8 подсоединены к первым входам/выходам ЦСП 7.A duplicated microprocessor device for train control systems operates as follows. The first inputs / outputs of the analog interface 8 and digital interface 6 are connected to the analog and digital inputs / outputs of the control object. Through interfaces 6.8, a duplicated microprocessor device receives information from the control object, generates and transmits signals in digital or analog form. The second inputs / outputs of the analog interface 8 are connected to the first inputs / outputs of the DSP 7.
Цифровой сигнальный процессор 7 подключен к первым входам/выходам, соответственно, первого 1 и второго 2 микроконтроллеров. ЦСП работает асинхронно по отношению к первому и второму микроконтроллерам. Программное обеспечение цифрового сигнального процессора построено с избыточностью. Операции ввода/вывода и обработку данных выполняют две разные программы. Первая программа передает результаты на вход первого микроконтроллера. Вторая программа передает результаты на вход второго микроконтроллера. При этом данные на входе первого и второго микроконтроллеров должны совпадать. Информация поступает из цифрового сигнального процессора на входы первого и второго микроконтроллеров, которые передают ее в элемент «исключающее ИЛИ» 9 для аппаратного сравнения.The digital signal processor 7 is connected to the first inputs / outputs, respectively, of the first 1 and second 2 microcontrollers. The DSP operates asynchronously with respect to the first and second microcontrollers. The digital signal processor software is built with redundancy. I / O and data processing are performed by two different programs. The first program transfers the results to the input of the first microcontroller. The second program transfers the results to the input of the second microcontroller. In this case, the data at the input of the first and second microcontrollers must match. Information comes from a digital signal processor to the inputs of the first and second microcontrollers, which transmit it to the “exclusive OR” element 9 for hardware comparison.
На входы синхронизации первого 1 и второго 2 микроконтроллеров поступают сигналы с выхода генератора тактовых импульсов 3. Первый 1 и второй 2 микроконтроллеры работают синхронно, выполняют одинаковую программу. Программное обеспечение микроконтроллеров 1 и 2 реализует технологический алгоритм системы управления движением поездов. Программное обеспечение микроконтроллера построено с избыточностью. При включении и при перезапуске программное обеспечение выполняет тестирование микроконтроллера. В процессе работы программное обеспечение сохраняет результаты вычислений в памяти микроконтроллера, чтобы восстановить значения в случае отказа. Входы микроконтроллеров подсоединены к схеме запуска 4. При включении и при перезапуске на входы микроконтроллеров 1 и 2 поступают два импульса сигналов запуска с выхода схемы запуска 5. Первый импульс переводит микроконтроллеры в режим пониженного энергопотребления, второй импульс обеспечивает их синхронный запуск. В дальнейшем синхронность работы микроконтроллеров 1 и 2 обеспечивается за счет сигналов, которые поступают с выхода генератора тактовых импульсов 3.The synchronization inputs of the first 1 and second 2 microcontrollers receive signals from the output of the clock generator 3. The first 1 and second 2 microcontrollers operate synchronously, execute the same program. The software of microcontrollers 1 and 2 implements the technological algorithm of the train control system. The microcontroller software is built with redundancy. When you turn on and restart, the software tests the microcontroller. In the process, the software stores the results of the calculations in the memory of the microcontroller in order to restore the values in the event of a failure. The inputs of the microcontrollers are connected to the startup circuit 4. When turned on and restarted, two pulses of the start signals from the output of the startup circuit 5 are received at the inputs of the microcontrollers 1 and 2. The first pulse puts the microcontrollers in low power mode, the second pulse ensures their synchronous start. In the future, the synchronization of the microcontrollers 1 and 2 is provided due to the signals that come from the output of the clock generator 3.
Данные поступают на входы первого и второго микроконтроллеров 1,2 из цифрового интерфейса б и из цифрового сигнального процессора 7. Эти данные микроконтроллеры преобразуют в последовательный код и побитно передают на входы элемента «исключающее ИЛИ» для аппаратного сравнения. Четвертый выход первого 1 и пятый выход второго 2 микроконтроллеров подсоединены к первому и второму входам элемента «исключающее ИЛИ» 9. Если на первый Data is supplied to the inputs of the first and second microcontrollers 1.2 from the digital interface b and from the digital signal processor 7. These data are converted by the microcontrollers into a serial code and bit by bit transmitted to the inputs of the exclusive-OR element for hardware comparison. The fourth output of the first 1 and fifth output of the second 2 microcontrollers are connected to the first and second inputs of the exclusive OR element 9. If the first
и второй входы элемента «исключающее ИЛИ» поступают одинаковые значения, то на его выходе будет сформирован сигнал постоянного уровня «0». Чтобы исключить отказ типа «константа 0», на входы элемента «исключающее ИЛИ» передают контролируемые байты и их инверсные коды. На четвертый выход микроконтроллера дважды передается контролируемый байт, а на пятый выход микроконтроллера - контролируемый байт, а затем его инверсный код. Выход элемента «исключающее ИЛИ» 9 подсоединен к объединенным входам первого 1 и второго 2 микроконтроллеров. Микроконтроллеры опрашивают состояние сигнала, который формируется на выходе элемента «исключающее ИЛИ». Если элемент «исключающее ИЛИ» обнаруживает искажение данных на входах первого и второго микроконтроллеров, то программное обеспечение микроконтроллеров игнорирует введенные данные, а затем повторяет операции ввода и вычисления.and the second inputs of the “exclusive OR” element receive the same values, then a constant level signal “0” will be generated at its output. To eliminate a failure of the type “constant 0”, controlled bytes and their inverse codes are transmitted to the inputs of the “exclusive OR” element. A controlled byte is transmitted twice to the fourth output of the microcontroller, and a controlled byte is transmitted to the fifth output of the microcontroller, and then its inverse code. The output of the element “exclusive OR” 9 is connected to the combined inputs of the first 1 and second 2 microcontrollers. Microcontrollers interrogate the state of the signal, which is formed at the output of the exclusive-OR element. If the "exclusive OR" element detects data distortion at the inputs of the first and second microcontrollers, the microcontroller software ignores the entered data, and then repeats the input and calculation operations.
На третьих выходах первого и второго микроконтроллеров программно формируются динамические сигналы. Эти сигналы поступают на первый и второй входы схемы контроля 5 для аппаратного сравнения. Динамические сигналы получены путем контрольного суммирования содержимого ОЗУ и ПЗУ, сигналов на выходах микроконтроллера. При совпадении сигналов на первом и втором входах, на выходе схемы 5 формируется сигнал с частотой контроля.At the third outputs of the first and second microcontrollers, dynamic signals are generated programmatically. These signals are fed to the first and second inputs of the control circuit 5 for hardware comparison. Dynamic signals are obtained by checking the contents of the RAM and ROM, the signals at the outputs of the microcontroller. When the signals coincide at the first and second inputs, at the output of circuit 5, a signal is generated with a control frequency.
В противном случае, при расхождении указанных сигналов, схема контроля 5 обнаруживает отказ. В этом случае на выходе схемы контроля формируется сигнал постоянного уровня. Сигнал постоянного уровня с выхода схемы контроля поступает на четвертый вход цифрового б и третий вход аналогового 8 интерфейсов. Цифровые и аналоговые интерфейсы прекращают обмен информацией с объектом управления. К выходу схемы контроля подсоединен вход схемы запуска. При отказе канала схема запуска формирует сигналы перезапуска и передает их на входы микроконтроллеров 1,2 и ЦСП 7.Otherwise, when these signals diverge, the control circuit 5 detects a failure. In this case, a constant level signal is generated at the output of the control circuit. The constant-level signal from the output of the control circuit enters the fourth input of digital b and the third input of analog 8 interfaces. Digital and analog interfaces stop the exchange of information with the control object. The output of the control circuit is connected to the input of the trigger circuit. If the channel fails, the start-up circuit generates restart signals and transmits them to the inputs of microcontrollers 1,2 and DSP 7.
В программе микроконтроллера организованы счетчики времени и счетчики искаженных байтов. Если в течение заданного интервала времени Ts при сравнении данных в элементе «исключающее ИЛИ» обнаружено искажение одного байта, то этот байт игнорируется. В этом случае процесс вычислений продолжается. Когда в течение времени Ts обнаружено искажение в двух байтах, то первый и второй микроконтроллеры завершают выполнение программы, прекращают формировать динамические сигналы и передавать их на входы схемы контроля. Схема контроля обнаруживает отказ и включает схему запуска, которая перезапускает первый и второй микроконтроллеры и ЦСП. Величина интервала времени Ts принята равной времени, в течение которого программа выполняет два цикла технологического алгоритма работы дублированного микропроцессорного устройства.The microcontroller program organizes time counters and counters of distorted bytes. If during a given time interval T s when comparing the data in the element "exclusive OR" a distortion of one byte is detected, then this byte is ignored. In this case, the calculation process continues. When a distortion in two bytes is detected during the time T s , the first and second microcontrollers terminate the program execution, stop generating dynamic signals and transmit them to the inputs of the control circuit. The control circuit detects a failure and includes a trigger circuit that restarts the first and second microcontrollers and DSPs. The value of the time interval T s is taken equal to the time during which the program performs two cycles of the technological algorithm for the operation of the duplicated microprocessor device.
В программе микроконтроллера организованы счетчики времени между моментами запуска In the microcontroller program, time counters are organized between the start times
и счетчики попыток запуска. Если интервал времени между двумя попытками запуска превышает заданное значение (t≥10 с.), то счетчик попыток обнуляется. В противном случае, если интервал между двумя запусками меньше заданного значения (t<10 с.), то счетчик попыток увеличивается на единицу. Если величина счетчика попыток больше восьми, то микроконтроллер прекращает выполнение программы и не формирует динамические сигналы на входе схемы контроля.and start attempt counters. If the time interval between two start attempts exceeds a preset value (t≥10 s.), Then the attempt counter is reset. Otherwise, if the interval between two starts is less than the specified value (t <10 s.), Then the attempt counter is increased by one. If the value of the attempt counter is more than eight, then the microcontroller stops the program and does not generate dynamic signals at the input of the control circuit.
Таким образом, заявляемая полезная модель выполняет функции самоконтроля, обеспечивает защиту от искажений данных на входах микроконтроллеров, а при обнаружении отказа переключает выходные сигналы в безопасное состояние.Thus, the claimed utility model performs the functions of self-monitoring, provides protection against data distortion at the inputs of microcontrollers, and when a failure is detected, it switches the output signals to a safe state.
В качестве первого и второго микроконтроллеров используются две одинаковые микросхемы в промышленном исполнении. Типы микроконтроллеров и ЦСП зависят от особенностей технической реализации системы управления движением поездов. Схема запуска и цифровой интерфейс выполнены на программируемых логических интегральных схемах. Схема контроля выполняет сравнение и проверку динамического характера сигналов, которые поступают на ее первые и вторые входы. Если на первые и вторые входы схемы контроля поступают синхронные динамические сигналы, то на ее выходе формируется сигнал с частотой контроля. В противном случае, на выходе схемы контроля формируется сигнал постоянного уровня.As the first and second microcontrollers, two identical microcircuits are used in industrial design. The types of microcontrollers and DSPs depend on the features of the technical implementation of the train control system. The start-up circuit and digital interface are made on programmable logic integrated circuits. The control circuit compares and verifies the dynamic nature of the signals that arrive at its first and second inputs. If synchronous dynamic signals arrive at the first and second inputs of the control circuit, then a signal with a control frequency is generated at its output. Otherwise, a constant level signal is generated at the output of the control circuit.
Источники информации, принятые во внимание при составлении описания полезной модели:Sources of information taken into account when compiling a description of a utility model:
1. Методы построения безопасных микроэлектронных систем железнодорожной автоматики.// Под ред. В.В. Сапожникова. - М.: Транспорт, 1995 - 272 с. /Л.-1/1. Methods for constructing safe microelectronic systems of railway automation. // Ed. V.V. Sapozhnikov. - M .: Transport, 1995 - 272 p. / L.-1/
2. Katsuji Akita, Toshikatsu Watanabe, Hideo Nakamwa, Ikumasa Okumura. Computerized Interlocking System for Railway Signaling Control: SMILE//IEE Transactions on industry applications. Vol.IA-21, No 4, May/June, 1985. - C.826-834. /Л.-2/2. Katsuji Akita, Toshikatsu Watanabe, Hideo Nakamwa, Ikumasa Okumura. Computerized Interlocking System for Railway Signaling Control: SMILE // IEE Transactions on industry applications. Vol.IA-21, No. 4, May / June, 1985. - C.826-834. / L.-2/
3. Маршов С.В., Розенберг Е.Н. и др. Микропроцессорная система. Патент РФ №2000603, МПК G 06 F 11/16, Н 05 К 10/00, опубл. 07.09.93, Бюл. №33-36. /Л.-3/3. Marshov S.V., Rosenberg E.N. and other microprocessor system. RF patent No. 2000603, IPC G 06 F 11/16, H 05 K 10/00, publ. 09/07/93, Bull. No. 33-36. / L.-3/
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| RU2004119711/22U RU41693U1 (en) | 2004-07-02 | 2004-07-02 | DUPLICATED MICROPROCESSOR DEVICE FOR TRAFFIC CONTROL SYSTEMS |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| RU2004119711/22U RU41693U1 (en) | 2004-07-02 | 2004-07-02 | DUPLICATED MICROPROCESSOR DEVICE FOR TRAFFIC CONTROL SYSTEMS |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| RU41693U1 true RU41693U1 (en) | 2004-11-10 |
Family
ID=48237607
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| RU2004119711/22U RU41693U1 (en) | 2004-07-02 | 2004-07-02 | DUPLICATED MICROPROCESSOR DEVICE FOR TRAFFIC CONTROL SYSTEMS |
Country Status (1)
| Country | Link |
|---|---|
| RU (1) | RU41693U1 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU2678460C1 (en) * | 2017-12-20 | 2019-01-29 | СиАрАрСи ЧАНЧУНЬ РЭЙЛВЭЙ ВИИКЛЗ КО., ЛТД. | Two train control units alternating method and system and the train |
| RU2710978C1 (en) * | 2019-04-22 | 2020-01-14 | Игорь Давидович Долгий | Safe interface module |
-
2004
- 2004-07-02 RU RU2004119711/22U patent/RU41693U1/en not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU2678460C1 (en) * | 2017-12-20 | 2019-01-29 | СиАрАрСи ЧАНЧУНЬ РЭЙЛВЭЙ ВИИКЛЗ КО., ЛТД. | Two train control units alternating method and system and the train |
| RU2710978C1 (en) * | 2019-04-22 | 2020-01-14 | Игорь Давидович Долгий | Safe interface module |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102269970B (en) | Security control system | |
| US9003271B2 (en) | Error detecting device and method of a dual controller system | |
| US3921149A (en) | Computer comprising three data processors | |
| US9417943B2 (en) | Safety computing device, safety input device, safety output device, and safety controller | |
| JPH07129426A (en) | Fault processing system | |
| US6038683A (en) | Replicated controller and fault recovery method thereof | |
| US8793533B2 (en) | Method and device for performing failsafe hardware-independent floating-point arithmetic | |
| CN103678031A (en) | Double 2-vote-2 redundant system and method | |
| CN113282134B (en) | Device and method for realizing time synchronization of hot backup triple-modular redundancy computer | |
| RU41693U1 (en) | DUPLICATED MICROPROCESSOR DEVICE FOR TRAFFIC CONTROL SYSTEMS | |
| WO2018066124A1 (en) | Fault tolerant system | |
| US4581741A (en) | Error detection apparatus for data dependent coding circuitry | |
| Chen et al. | A newly developed safety-critical computer system for China metro | |
| JP5537140B2 (en) | SAFETY CONTROL DEVICE AND SAFETY CONTROL PROGRAM | |
| JP2008191924A (en) | Fail-safe cpu operation monitoring device | |
| JP3529994B2 (en) | Verification circuit | |
| RU2460121C1 (en) | Backed-up dual-processor computer system | |
| US20220027225A1 (en) | Semiconductor device and system using the same | |
| JP2000517441A (en) | Actuator of two functionally connected processors | |
| US11789423B2 (en) | Programmable logic controller | |
| JP6471234B2 (en) | Control system | |
| JPH05324391A (en) | Fault detector, fault detecting method and bus comparator | |
| EP2709015B1 (en) | Logic circuit and control apparatus using the same | |
| RU37496U1 (en) | DEVICE FOR ELECTRIC CENTRALIZATION OF ARROWS AND SIGNALS | |
| RU2642347C1 (en) | Method of comparison of controlling signals and device for its realization |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM1K | Utility model has become invalid (non-payment of fees) |
Effective date: 20070703 |
|
| NF1K | Reinstatement of utility model |
Effective date: 20090610 |
|
| MM1K | Utility model has become invalid (non-payment of fees) |
Effective date: 20120703 |