RU2790414C1 - Non-volatile memory device manufacturing method - Google Patents

Non-volatile memory device manufacturing method Download PDF

Info

Publication number
RU2790414C1
RU2790414C1 RU2022126749A RU2022126749A RU2790414C1 RU 2790414 C1 RU2790414 C1 RU 2790414C1 RU 2022126749 A RU2022126749 A RU 2022126749A RU 2022126749 A RU2022126749 A RU 2022126749A RU 2790414 C1 RU2790414 C1 RU 2790414C1
Authority
RU
Russia
Prior art keywords
layer
gate
dielectric material
side wall
volatile memory
Prior art date
Application number
RU2022126749A
Other languages
Russian (ru)
Inventor
Дер-Тсир ФАНЬ
И-Хсин ХУАН
Чэнь-Мин ТСАЙ
Юй-Мин ЧЭН
Original Assignee
Айотмемори Текнолоджи Инк.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Айотмемори Текнолоджи Инк. filed Critical Айотмемори Текнолоджи Инк.
Application granted granted Critical
Publication of RU2790414C1 publication Critical patent/RU2790414C1/en

Links

Images

Abstract

FIELD: non-volatile memory production.
SUBSTANCE: invention relates to non-volatile memory production. A non-volatile memory production process includes the following steps: a multilayer structure is formed on a substrate and includes a gate dielectric layer, an auxiliary gate, an insulating layer and a sacrificial layer arranged one by one, a tunnel dielectric layer is formed on one side of the multilayer structure, a floating gate is formed on the tunnel dielectric layer, the multilayer structure is etched until the uppermost edge of the floating gate is above the top surface of the insulating layer, a dielectric material layer is formed to cover the floating gate side walls, the dielectric material layer is etched to form an etched layer of dielectric material and expose the uppermost edge of the floating shutter, a top gate structure is formed on the etched dielectric material layer, where a portion of the etched dielectric material layeris located between the top gate structure and the substrate.
EFFECT: invention provides a memory device capable of effectively erasing stored data.
20 cl, 16 dwg

Description

УРОВЕНЬ ТЕХНИКИBACKGROUND OF THE INVENTION

1. ОБЛАСТЬ ТЕХНИКИ, К КОТОРОЙ ОТНОСИТСЯ ИЗОБРЕТЕНИЕ1. FIELD OF TECHNOLOGY TO WHICH THE INVENTION RELATES

[0001] Настоящее изобретение относится к способу производства полупроводникового устройства. Более конкретно настоящее изобретение относится к способу производства энергонезависимого запоминающего устройства и к энергонезависимому запоминающему устройству, произведенному с его помощью.[0001] The present invention relates to a method for manufacturing a semiconductor device. More specifically, the present invention relates to a method for manufacturing a non-volatile memory device and a non-volatile memory device produced therewith.

2. ОПИСАНИЕ ПРЕДШЕСТВУЮЩЕГО УРОВНЯ ТЕХНИКИ2. DESCRIPTION OF THE PRIOR ART

[0002] Поскольку энергонезависимая память может, например, многократно выполнять такие операции, как сохранение, чтение и стирание данных, и поскольку сохраненные данные не теряются после выключения энергонезависимой памяти, энергонезависимая память широко применяется в персональных компьютерах и электронном оборудовании.[0002] Because non-volatile memory can, for example, repeatedly perform operations such as storing, reading, and erasing data, and because stored data is not lost when the non-volatile memory is turned off, non-volatile memory is widely used in personal computers and electronic equipment.

[0003] Традиционная структура энергонезависимой памяти имеет многослойную структуру затворов, включающую в себя туннельный оксидный слой, плавающий затвор, межзатворный диэлектрический слой и управляющий затвор, последовательно расположенные на подложке. Когда на таком устройстве флэш-памяти выполняется операция программирования или стирания, соответствующее напряжение соответственно прикладывается к области истока, области стока и управляющему затвору, так что электроны вводятся в плавающий затвор или вытягиваются из плавающего затвора.[0003] The conventional nonvolatile memory structure has a multilayer gate structure including a tunnel oxide layer, a floating gate, an intergate dielectric layer, and a control gate arranged in series on a substrate. When a programming or erasing operation is performed on such a flash memory device, a corresponding voltage is applied to the source region, the drain region, and the control gate, respectively, so that electrons are input into the floating gate or drawn out of the floating gate.

[0004] При операции программирования и стирания энергонезависимой памяти больший коэффициент связи затвора (GCR) между плавающим затвором и управляющим затвором обычно означает, что для операции требуется более низкое рабочее напряжение, и рабочая скорость и эффективность флэш-памяти в результате значительно увеличиваются. Однако во время операций программирования или стирания электроны должны вводиться или вытягиваться из плавающего затвора через туннельный оксидный слой, расположенный под плавающим затвором, что часто приводит к повреждению структуры туннельного оксидного слоя, и таким образом уменьшает надежность запоминающего устройства.[0004] In a non-volatile memory program and erase operation, a larger gate coupling ratio (GCR) between the floating gate and the control gate generally means that the operation requires a lower operating voltage, and the operating speed and efficiency of the flash memory is greatly increased as a result. However, during programming or erasing operations, electrons must be injected or withdrawn from the floating gate through the tunnel oxide layer located under the floating gate, which often damages the structure of the tunnel oxide layer, and thus reduces the reliability of the storage device.

[0005] Для повышения надежности запоминающего устройства в него встраивается стирающий затвор, способный вытягивать электроны из плавающего затвора путем приложения положительного напряжения к стирающему затвору. Таким образом, поскольку электроны в плавающем затворе вытягиваются через туннельный оксидный слой, расположенный на плавающем затворе, а не через туннельный оксидный слой, расположенный под плавающим затвором, надежность запоминающего устройства дополнительно повышается. [0005] To improve the reliability of the memory device, an erase gate is built into it, capable of drawing electrons from the floating gate by applying a positive voltage to the erase gate. Thus, since the electrons in the floating gate are drawn through the tunnel oxide layer located on the floating gate rather than through the tunnel oxide layer located below the floating gate, the reliability of the storage device is further improved.

[0006] При возрастающем спросе на высокоэффективные запоминающие устройства по-прежнему существует потребность в улучшенном запоминающем устройстве, которое способно эффективно стирать сохраненные данные, и в способе его изготовления.[0006] With an increasing demand for high performance storage devices, there is still a need for an improved storage device that is capable of effectively erasing stored data and a method for manufacturing the same.

СУЩНОСТЬ ИЗОБРЕТЕНИЯSUMMARY OF THE INVENTION

[0007] Настоящее изобретение предлагает способ производства энергонезависимого запоминающего устройства и энергонезависимое запоминающее устройство, произведенное с помощью этого способа. Энергонезависимое запоминающее устройство способно эффективно стирать сохраненные данные при низком напряжении стирания.[0007] The present invention provides a method for manufacturing a non-volatile memory device and a non-volatile memory device produced using this method. The non-volatile storage device is capable of effectively erasing stored data at a low erasing voltage.

[0008] В соответствии с некоторыми вариантами осуществления настоящего изобретения способ производства энергонезависимого запоминающего устройства включает в себя следующие этапы. Многослойная структура формируется на подложке и включает в себя диэлектрический слой затвора, вспомогательный затвор, изоляционный слой и жертвенный слой, расположенные по порядку. Туннельный диэлектрический слой формируется на подложке с одной стороны многослойной структуры. Плавающий затвор формируется на туннельном диэлектрическом слое. Многослойная структура травится до тех пор, пока самый верхний край плавающего затвора не окажется выше верхней поверхности изоляционного слоя. Слой диэлектрического материала формируется для покрытия боковых стенок плавающего затвора. Слой диэлектрического материала травится, чтобы сформировать протравленный слой диэлектрического материала и вскрыть самый верхний край плавающего затвора. Структура верхнего затвора формируется на протравленном слое диэлектрического материала, где часть протравленного слоя диэлектрического материала расположена между структурой верхнего затвора и подложкой.[0008] In accordance with some embodiments of the present invention, a method for manufacturing a non-volatile storage device includes the following steps. The multilayer structure is formed on the substrate and includes a gate dielectric layer, an auxiliary gate, an insulating layer, and a sacrificial layer arranged in order. A tunnel dielectric layer is formed on the substrate on one side of the multilayer structure. The floating gate is formed on the tunnel dielectric layer. The sandwich structure is etched until the topmost edge of the floating gate is above the top surface of the insulating layer. A layer of dielectric material is formed to cover the side walls of the floating gate. The dielectric material layer is etched to form an etched dielectric material layer and expose the uppermost edge of the floating gate. The top gate structure is formed on the etched dielectric material layer, where a part of the etched dielectric material layer is located between the top gate structure and the substrate.

[0009] В соответствии с некоторыми вариантами осуществления настоящего изобретения энергонезависимое запоминающее устройство включает в себя по меньшей мере одну многослойную структуру затворов, туннельный диэлектрический слой, и по меньшей мере один плавающий затвор. Многослойная структура затворов располагается на подложке и включает в себя диэлектрический слой затвора, вспомогательный затвор и структуру верхнего затвора, уложенные по порядку. Туннельный диэлектрический слой располагается на подложке с одной стороны многослойной структуры затворов. Плавающий затвор располагается на туннельном диэлектрическом слое и включает в себя самый верхний край, криволинейную боковую стенку и две латеральные боковые стенки. Самый верхний край плавающего затвора встроен в структуру верхнего затвора. Нижняя поверхность структуры верхнего затвора, проходящая за латеральную боковую стенку плавающего затвора, удалена от туннельного диэлектрического слоя. Для дополнительной оптимизации работы энергонезависимого запоминающего устройства, описанного в вариантах осуществления настоящего изобретения, может быть расположен дополнительный средний затвор для увеличения связи затвора с плавающим затвором.[0009] In accordance with some embodiments of the present invention, the non-volatile storage device includes at least one multilayer gate structure, a tunnel dielectric layer, and at least one floating gate. The gate multilayer structure is arranged on a substrate and includes a gate dielectric layer, an auxiliary gate, and an upper gate structure stacked in order. The tunnel dielectric layer is located on the substrate on one side of the multilayer gate structure. The floating gate is located on the tunnel dielectric layer and includes an uppermost edge, a curved sidewall, and two lateral sidewalls. The uppermost edge of the floating gate is built into the upper gate structure. The lower surface of the upper gate structure, passing beyond the lateral side wall of the floating gate, is removed from the tunnel dielectric layer. To further optimize the performance of the non-volatile storage device described in the embodiments of the present invention, an additional middle gate may be located to increase gate to floating gate coupling.

[0010] При использовании энергонезависимого запоминающего устройства в соответствии с вариантами осуществления настоящего изобретения напряжение стирания, подаваемое на устройство, может быть уменьшено, что означает, что электроны могут эффективно вытягиваться из плавающего затвора, и в результате скорость стирания данных увеличивается.[0010] When using the non-volatile memory device according to the embodiments of the present invention, the erasure voltage applied to the device can be reduced, which means that electrons can be effectively drawn from the floating gate, and as a result, the data erasure rate is increased.

[0011] Для того, чтобы сделать вышеупомянутые особенности и преимущества настоящего изобретения более понятными, варианты осуществления подробно описываются ниже со ссылками на чертежи.[0011] In order to make the above features and advantages of the present invention more clear, embodiments are described in detail below with reference to the drawings.

[0012] Эти и другие цели настоящего изобретения, без сомнения, станут очевидными для специалистов в данной области техники после прочтения следующего подробного описания предпочтительного варианта осуществления, проиллюстрированного на различных чертежах.[0012] These and other objects of the present invention will no doubt become apparent to those skilled in the art upon reading the following detailed description of the preferred embodiment illustrated in the various drawings.

КРАТКОЕ ОПИСАНИЕ ЧЕРТЕЖЕЙBRIEF DESCRIPTION OF THE DRAWINGS

[0013] Сопроводительные чертежи включены для обеспечения лучшего понимания настоящего изобретения, и представляют собой составную часть данного описания. Эти чертежи иллюстрируют варианты осуществления настоящего изобретения, и вместе с описанием служат для объяснения принципов настоящего изобретения.[0013] The accompanying drawings are included to provide a better understanding of the present invention, and form an integral part of this specification. These drawings illustrate embodiments of the present invention, and together with the description serve to explain the principles of the present invention.

[0014] Фиг. 1 представляет собой схематичное сечение, иллюстрирующее структуру, включающую в себя уложенные друг на друга структуры и проводящие прокладки, на этапе способа производства энергонезависимого запоминающего устройства в соответствии с некоторыми вариантами осуществления настоящего изобретения.[0014] FIG. 1 is a schematic sectional view illustrating a structure including stacked structures and conductive spacers in a step in a method for manufacturing a non-volatile memory device in accordance with some embodiments of the present invention.

[0015] Фиг. 2 представляет собой схематичное сечение, иллюстрирующее структуру, включающую в себя плавающие затворы на боковых стенках уложенных друг на друга структур на этапе способа производства энергонезависимого запоминающего устройства в соответствии с некоторыми вариантами осуществления настоящего изобретения.[0015] FIG. 2 is a schematic sectional view illustrating a structure including floating gates on sidewalls of stacked structures in a process step for manufacturing a non-volatile memory device in accordance with some embodiments of the present invention.

[0016] Фиг. 3 представляет собой схематичный вид сверху, иллюстрирующий структуру, включающую в себя плавающие затворы на боковых стенках уложенных друг на друга структур на этапе способа производства энергонезависимого запоминающего устройства в соответствии с некоторыми вариантами осуществления настоящего изобретения.[0016] FIG. 3 is a schematic plan view illustrating a structure including floating gates on side walls of stacked structures in a process step for manufacturing a non-volatile memory device in accordance with some embodiments of the present invention.

[0017] Фиг. 4 представляет собой схематичное сечение по линии B-B’ и C-C’ на Фиг. 3 на этапе способа производства энергонезависимого запоминающего устройства в соответствии с некоторыми вариантами осуществления настоящего изобретения.[0017] FIG. 4 is a schematic sectional view taken along lines B-B' and C-C' in FIG. 3 in a process step for manufacturing a non-volatile storage device in accordance with some embodiments of the present invention.

[0018] Фиг. 5 представляет собой схематичное сечение по линии A-A’, B-B’ и C-C’ на Фиг. 3 на этапе изготовления, следующем за изображенным на Фиг. 4, в соответствии с некоторыми вариантами осуществления настоящего изобретения, где самый верхний край плавающего затвора является более высоким, чем верхняя поверхность многослойной структуры.[0018] FIG. 5 is a schematic sectional view along lines A-A', B-B' and C-C' in FIG. 3 in the manufacturing step following the one shown in FIG. 4, in accordance with some embodiments of the present invention, where the topmost edge of the floating seal is higher than the top surface of the sandwich structure.

[0019] Фиг. 6 представляет собой схематичное сечение по линии A-A’, B-B’ и C-C’ на Фиг. 3 на этапе изготовления, следующем за изображенным на Фиг. 5, в соответствии с некоторыми вариантами осуществления настоящего изобретения, где самый верхний край плавающего затвора покрыт слоем диэлектрического материала.[0019] FIG. 6 is a schematic sectional view along lines A-A', B-B' and C-C' in FIG. 3 in the manufacturing step following the one shown in FIG. 5, in accordance with some embodiments of the present invention, wherein the uppermost edge of the floating gate is coated with a layer of dielectric material.

[0020] Фиг. 7 представляет собой схематичное сечение по линии A-A’, B-B’ и C-C’ на Фиг. 3 на этапе изготовления, следующем за изображенным на Фиг. 6, в соответствии с некоторыми вариантами осуществления настоящего изобретения, где боковые стенки плавающего затвора покрыты протравленным слоем диэлектрического материала.[0020] FIG. 7 is a schematic sectional view taken along lines A-A', B-B' and C-C' in FIG. 3 in the manufacturing step following the one shown in FIG. 6, in accordance with some embodiments of the present invention, wherein the sidewalls of the floating gate are coated with an etched layer of dielectric material.

[0021] Фиг. 8 представляет собой схематичное сечение по линии A-A’, B-B’ и C-C’ на Фиг. 3 на этапе изготовления, следующем за изображенным на Фиг. 7, в соответствии с некоторыми вариантами осуществления настоящего изобретения, где самый верхний край плавающего затвора покрыт структурой верхнего затвора.[0021] FIG. 8 is a schematic sectional view along lines A-A', B-B' and C-C' in FIG. 3 in the manufacturing step following the one shown in FIG. 7, in accordance with some embodiments of the present invention, wherein the uppermost edge of the floating gate is covered by the top gate structure.

[0022] Фиг. 9 представляет собой схематичное сечение по линии A-A’, B-B’ и C-C’ на Фиг. 3 на этапе изготовления, следующем за изображенным на Фиг. 8, в соответствии с некоторыми вариантами осуществления настоящего изобретения, где прокладки удалены, чтобы вскрыть боковые стенки плавающего затвора.[0022] FIG. 9 is a schematic sectional view along lines A-A', B-B' and C-C' in FIG. 3 in the manufacturing step following the one shown in FIG. 8, in accordance with some embodiments of the present invention, where the gaskets are removed to expose the side walls of the floating seal.

[0023] Фиг. 10 представляет собой схематичное сечение по линии A-A’, B-B’ и C-C’ на Фиг. 3 на этапе изготовления, следующем за изображенным на Фиг. 9, в соответствии с некоторыми вариантами осуществления настоящего изобретения, где боковые стенки плавающего затвора покрыты структурой среднего затвора. [0023] FIG. 10 is a schematic sectional view along lines A-A', B-B' and C-C' in FIG. 3 in the manufacturing step following the one shown in FIG. 9, in accordance with some embodiments of the present invention, where the side walls of the floating gate are covered with a middle gate structure.

[0024] Фиг. 11 представляет собой схематичное сечение по линии A-A’, B-B’ и C-C’ на Фиг. 3 на этапе изготовления, следующем за изображенным на Фиг. 9, в соответствии с альтернативными вариантами осуществления настоящего изобретения, где боковые стенки плавающего затвора покрыты структурой среднего затвора. [0024] FIG. 11 is a schematic sectional view along lines A-A', B-B' and C-C' in FIG. 3 in the manufacturing step following the one shown in FIG. 9, in accordance with alternative embodiments of the present invention, where the side walls of the floating gate are covered with a middle gate structure.

[0025] Фиг. 12 представляет собой схематичное сечение по линии A-A’, B-B’ и C-C’ на Фиг. 3 на этапе изготовления, следующем за изображенным на Фиг. 6, в соответствии с альтернативными вариантами осуществления настоящего изобретения, где остаточная прокладка располагается между структурой верхнего затвора и многослойной структурой.[0025] FIG. 12 is a schematic sectional view taken along lines A-A', B-B' and C-C' in FIG. 3 in the manufacturing step following the one shown in FIG. 6, in accordance with alternative embodiments of the present invention, where the residual spacer is located between the upper closure structure and the sandwich structure.

[0026] Фиг. 13 представляет собой схематичное сечение по линии A-A’, B-B’ и C-C’ на Фиг. 3 на этапе изготовления, следующем за изображенным на Фиг. 12, в соответствии с альтернативными вариантами осуществления настоящего изобретения, где боковые стенки плавающего затвора покрыты структурой среднего затвора.[0026] FIG. 13 is a schematic sectional view taken along lines A-A', B-B' and C-C' in FIG. 3 in the manufacturing step following the one shown in FIG. 12, in accordance with alternative embodiments of the present invention, where the side walls of the floating gate are covered with a middle gate structure.

[0027] Фиг. 14 представляет собой схематичное сечение по линии A-A’, B-B’ и C-C’ на Фиг. 3 на этапе изготовления, следующем за изображенным на Фиг. 5, в соответствии с альтернативными вариантами осуществления настоящего изобретения, где боковые стенки плавающего затвора покрыты слоем диэлектрического материала.[0027] FIG. 14 is a schematic sectional view taken along lines A-A', B-B' and C-C' in FIG. 3 in the manufacturing step following the one shown in FIG. 5, in accordance with alternative embodiments of the present invention, wherein the side walls of the floating gate are coated with a layer of dielectric material.

[0028] Фиг. 15 представляет собой схематичное сечение по линии A-A’, B-B’ и C-C’ на Фиг. 3 на этапе изготовления, следующем за изображенным на Фиг. 14, в соответствии с альтернативными вариантами осуществления настоящего изобретения, где самый верхний край плавающего затвора покрыт структурой верхнего затвора.[0028] FIG. 15 is a schematic sectional view taken along lines A-A', B-B' and C-C' in FIG. 3 in the manufacturing step following the one shown in FIG. 14, in accordance with alternative embodiments of the present invention, wherein the uppermost edge of the floating gate is covered by the top gate structure.

[0029] Фиг. 16 представляет собой схематичное сечение по линии A-A’, B-B’ и C-C’ на Фиг. 3 на этапе изготовления, следующем за изображенным на Фиг. 15, в соответствии с некоторыми вариантами осуществления настоящего изобретения, где боковые стенки плавающего затвора покрыты структурой среднего затвора. [0029] FIG. 16 is a schematic sectional view taken along lines A-A', B-B' and C-C' in FIG. 3 in the manufacturing step following the one shown in FIG. 15, in accordance with some embodiments of the present invention, where the side walls of the floating gate are covered with a middle gate structure.

ПОДРОБНОЕ ОПИСАНИЕDETAILED DESCRIPTION

[0030] Следующее раскрытие обеспечивает множество различных вариантов осуществления или примеров для реализации различных особенностей настоящего изобретения. Конкретные примеры компонентов и компоновок описаны ниже для упрощения настоящего раскрытия. Они, конечно, являются просто примерами и не предназначены для ограничения. Например, формирование первого элемента поверх второго элемента или на нем в последующем описании может включать в себя варианты осуществления, в которых первый и второй элементы формируются в непосредственном контакте, а также могут включать в себя варианты осуществления, в которых дополнительные элементы могут быть сформированы между первым и вторым элементами, так что первый и второй элементы могут не находиться в прямом контакте. В дополнение к этому, настоящее раскрытие может повторить ссылочные цифры и/или буквы в различных примерах. Это повторение предназначено для простоты и ясности и само по себе не диктует связь между различными обсуждаемыми вариантами осуществления и/или конфигурациями.[0030] The following disclosure provides many different embodiments or examples for implementing various features of the present invention. Specific examples of components and arrangements are described below to simplify the present disclosure. They are, of course, merely examples and are not intended to be limiting. For example, forming a first element over or on top of a second element in the following description may include embodiments in which the first and second elements are formed in direct contact, and may also include embodiments in which additional elements may be formed between the first and the second elements, so that the first and second elements may not be in direct contact. In addition, the present disclosure may repeat the reference numerals and/or letters in various examples. This repetition is for simplicity and clarity and does not in itself dictate the relationship between the various discussed embodiments and/or configurations.

[0031] Кроме того, пространственно относительные термины, такие как «ниже», «более низкий», «нижний», «под», «на», «выше», «верхний», «низ», «верх» и т.п., могут быть использованы в настоящем документе для простоты описания отношения одного элемента или особенности к другому элементу (элементам) или особенности (особенностям), проиллюстрированным на чертежах. Пространственно относительные термины предназначены для охвата различных ориентаций устройства при использовании или эксплуатации в дополнение к ориентации, изображенной на чертежах. Например, если устройство на чертежах перевернуто, элементы, описанные как «ниже» и/или «под» другими элементами или особенностями, будут тогда ориентированы «выше» и/или «над» другими элементами или особенностями. Устройство может быть ориентировано иначе (повернуто на 90 градусов и т.д.), и используемые в настоящем документе пространственные относительные дескрипторы также могут интерпретироваться соответствующим образом.[0031] In addition, spatially relative terms such as "below", "lower", "lower", "under", "on", "above", "top", "bottom", "top", etc. .p. may be used herein to easily describe the relationship of one element or feature to another element(s) or feature(s) illustrated in the drawings. Spatially relative terms are intended to cover various orientations of the device in use or operation, in addition to the orientation depicted in the drawings. For example, if the device is reversed in the drawings, elements described as "below" and/or "under" other elements or features will then be oriented "above" and/or "above" other elements or features. The device may be oriented differently (rotated 90 degrees, etc.) and the spatial relative descriptors used herein may also be interpreted accordingly.

[0032] Хотя настоящее изобретение описано в отношении конкретных вариантов осуществления, его принципы, определяемые прилагаемой формулой изобретения, могут, очевидно, применяться за пределами конкретно описанных вариантов осуществления. Кроме того, в описании настоящего изобретения некоторые детали были опущены, чтобы не затенять его основные аспекты. Опущенные детали являются известными специалистам в данной области техники. [0032] Although the present invention has been described in relation to specific embodiments, its principles as defined by the appended claims may obviously be applied outside of the specific embodiments described. In addition, in the description of the present invention, some details have been omitted so as not to obscure its main aspects. The omitted parts are known to those skilled in the art.

[0033] Фиг. 1 представляет собой схематичное сечение, иллюстрирующее структуру, включающую в себя уложенные друг на друга структуры и проводящие прокладки, на этапе способа производства энергонезависимого запоминающего устройства в соответствии с некоторыми вариантами осуществления настоящего изобретения. Как показано на Фиг. 1, структура, сформированная на этой этапы производства, включает в себя по меньшей мере подложку 200, по меньшей мере одну многослойную структуру 210, слой 212 изолирующего материала, туннельный диэлектрический слой 218, проводящую прокладку 220 и область 222 истока.[0033] FIG. 1 is a schematic sectional view illustrating a structure including stacked structures and conductive spacers in a step in a method for manufacturing a non-volatile memory device in accordance with some embodiments of the present invention. As shown in FIG. 1, the structure formed in this manufacturing step includes at least a substrate 200, at least one sandwich structure 210, an insulating material layer 212, a tunnel dielectric layer 218, a conductive spacer 220, and a source region 222.

[0034] В соответствии с некоторыми вариантами осуществления настоящего изобретения подложка 200 может быть полупроводниковой подложкой с подходящим типом проводимости, таким как p-тип или n-тип. Состав подложки 200 может включать в себя кремний, германий, нитрид галлия или другие подходящие полупроводниковые материалы, но не ограничивается этим.[0034] In accordance with some embodiments of the present invention, substrate 200 may be a semiconductor substrate with a suitable conductivity type, such as p-type or n-type. The composition of the substrate 200 may include silicon, germanium, gallium nitride, or other suitable semiconductor materials, but is not limited to this.

[0035] По меньшей мере одна многослойная структура 210 находится на подложке 200. Например, две многослойные структуры 210 располагаются на подложке 200 и отстоят друг от друга в поперечном направлении. Каждая из многослойных структур 210 включает в себя диэлектрический слой 202 затвора, вспомогательный затвор 204, изоляционный слой 206 и жертвенный слой 208, расположенные по порядку. Каждая из многослойных структур 210 включает в себя первую боковую стенку 211 и вторую боковую стенку 211, и первые боковые стенки 211 многослойных структур 210 обращены друг к другу. Вспомогательный затвор 204 выполнен из проводящего материала с возможностью включения/выключения канала носителя в подложке 200, лежащей под вспомогательным затвором 204, при подаче соответствующего напряжения. Изоляционный слой 206 выполнен из изолирующего материала, такого как оксид кремния или оксинитрид кремния, но не ограничивается этим, и используется для электрической изоляции вспомогательного затвора 204 от слоев, расположенных над вспомогательным затвором 204. Жертвенный слой 208 представляет собой самый верхний слой в многослойной структуре 210 и является временным слоем, предназначенным для удаления перед последующим процессом формирования структуры затвора, такой как структура верхнего затвора, на вспомогательном затворе 204. [0035] At least one layered structure 210 is on the substrate 200. For example, two layered structures 210 are located on the substrate 200 and spaced apart in the transverse direction. Each of the multilayer structures 210 includes a gate dielectric layer 202, an auxiliary gate 204, an insulating layer 206, and a sacrificial layer 208 in order. Each of the sandwich structures 210 includes a first side wall 211 and a second side wall 211, and the first side walls 211 of the sandwich structures 210 face each other. The auxiliary gate 204 is made of a conductive material capable of turning on/off the carrier channel in the substrate 200 underlying the auxiliary gate 204 when an appropriate voltage is applied. The insulating layer 206 is made of an insulating material such as, but not limited to, silicon oxide or silicon oxynitride and is used to electrically isolate the auxiliary gate 204 from the layers located above the auxiliary gate 204. The sacrificial layer 208 is the topmost layer in the sandwich structure 210 and is a temporary layer to be removed before a subsequent process of forming a gate structure, such as a top gate structure, on the auxiliary gate 204.

[0036] Слой 212 изоляционного материала формируется на боковых стенках 211, 213 многослойных структур 210. Материал слоя 212 изоляционного материала представляет собой, например, оксид кремния/нитрид кремния/оксид кремния или нитрид кремния/оксид кремния. Способ формирования слоя 212 изоляционного материала включает в себя, например, сначала формирование диэлектрического слоя 214 и диэлектрического слоя 216, покрывающих каждую из многослойных структур 210 на подложке 200 по порядку, а затем удаление части диэлектрического слоя 214 и диэлектрического слоя 216 для формирования слоя 212 изоляционного материала на боковой стенке каждой из многослойных структур 210. Материал диэлектрического слоя 214 является, например, нитридом кремния, а материал диэлектрического слоя 216 является, например, оксидом кремния. Способ формирования диэлектрического слоя 214 и диэлектрического слоя 216 является, например, способом химического осаждения из паровой фазы. Способ удаления части диэлектрического слоя 214 и диэлектрического слоя 216 является, например, способом анизотропного травления.[0036] An insulating material layer 212 is formed on the side walls 211, 213 of the sandwich structures 210. The material of the insulating material layer 212 is, for example, silicon oxide/silicon nitride/silicon oxide or silicon nitride/silicon oxide. The method of forming the insulating material layer 212 includes, for example, first forming the dielectric layer 214 and the dielectric layer 216 covering each of the multilayer structures 210 on the substrate 200 in order, and then removing a portion of the dielectric layer 214 and the dielectric layer 216 to form the insulating layer 212 material on the side wall of each of the multilayer structures 210. The material of the dielectric layer 214 is, for example, silicon nitride, and the material of the dielectric layer 216 is, for example, silicon oxide. The method for forming the dielectric layer 214 and the dielectric layer 216 is, for example, a chemical vapor deposition method. The method for removing part of the dielectric layer 214 and the dielectric layer 216 is, for example, an anisotropic etching method.

[0037] Туннельный диэлектрический слой 218 формируется на подложке 200 по меньшей мере между многослойными структурами 210 или дополнительно с обеих сторон многослойных структур 210. Материал туннельного диэлектрического слоя 218 является, например, оксидом кремния или другими слоями, которые позволяют горячим электронам проходить через него за счет туннельного эффекта. Способ формирования туннельного диэлектрического слоя 218 представляет собой, например, способ термического окисления или осаждения, но не ограничивается этим. [0037] The tunnel dielectric layer 218 is formed on the substrate 200 at least between the multilayer structures 210 or additionally on both sides of the multilayer structures 210. The material of the tunnel dielectric layer 218 is, for example, silicon oxide or other layers that allow hot electrons to pass through it for tunnel effect. The method for forming the tunnel dielectric layer 218 is, for example, a thermal oxidation or deposition method, but is not limited thereto.

[0038] Проводящая прокладка 220 формируется на боковой стенке 211, 213 каждой из многослойных структур 210. Способ формирования проводящей прокладки 220 может включать в себя следующие этапы. Сначала проводящий слой (не показан) формируется на подложке 200. Материал проводящего слоя представляет собой, например, легированный поликристаллический кремний, полицид или другой подходящий проводящий материал. Когда материал проводящего слоя представляет собой легированный поликристаллический кремний, способ его формирования включает в себя, например, выполнение этапа ионной имплантации после формирования слоя нелегированного поликристаллического кремния способом химического осаждения из паровой фазы; или выполнение способа химического осаждения из паровой фазы с методом имплантации легирующей примеси на месте. Затем для травления проводящего слоя выполняется процесс травления, такой как процесс анизотропного травления или процесс обратного травления. В результате часть туннельного диэлектрического слоя 218 между многослойными структурами 210 вскрывается, и формируется проводящая прокладка 220.[0038] The conductive pad 220 is formed on the side wall 211, 213 of each of the sandwich structures 210. The method for forming the conductive pad 220 may include the following steps. First, a conductive layer (not shown) is formed on the substrate 200. The material of the conductive layer is, for example, doped polycrystalline silicon, polycide, or other suitable conductive material. When the conductive layer material is doped polycrystalline silicon, the method of forming it includes, for example, performing an ion implantation step after forming the undoped polycrystalline silicon layer by a chemical vapor deposition method; or performing a chemical vapor deposition method with an in situ dopant implantation method. Then, an etching process such as an anisotropic etching process or an inverse etching process is performed to etch the conductive layer. As a result, a portion of the tunnel dielectric layer 218 between the multilayer structures 210 is exposed and a conductive spacer 220 is formed.

[0039] После этого в подложке 200 между проводящими прокладками 220, расположенными на первых боковых стенках 211 многослойных структур 210, формируется область 222 истока. Способ формирования области 222 истока включает в себя, например, выполнение процесса ионной имплантации с использованием проводящих прокладок 220 в качестве маски. Имплантированная присадка может быть присадкой n-типа или p-типа в зависимости от требований устройства. Область 222 истока может рассматриваться как общая область истока, поскольку область 222 истока совместно используется двумя смежными ячейками памяти, каждая из которых включает в себя по меньшей мере многослойную структуру 210 и проводящую прокладку 220.[0039] After that, in the substrate 200 between the conductive spacers 220 located on the first side walls 211 of the multilayer structures 210, a source region 222 is formed. The method for forming the source region 222 includes, for example, performing an ion implantation process using conductive spacers 220 as a mask. The implanted dopant may be an n-type or p-type dopant depending on the requirements of the device. The source region 222 can be considered as a common source region because the source region 222 is shared by two adjacent memory cells, each of which includes at least the sandwich structure 210 and the conductive pad 220.

[0040] Фиг. 2 представляет собой схематичное сечение, иллюстрирующее структуру, включающую в себя плавающие затворы на боковых стенках уложенных друг на друга структур на этапе способа производства энергонезависимого запоминающего устройства в соответствии с некоторыми вариантами осуществления настоящего изобретения. Как показано на Фиг. 2, проводящая прокладка 220 имеет рисунок и/или обрезана для образования плавающего затвора 224. Способ формирования рисунка на проводящей прокладке 220 заключается в следующем. Шаблонный слой фоторезиста (не показан) формируется на подложке 200 так, чтобы покрыть части проводящей прокладки 220. Затем проводящая прокладка 220, выступающая из шаблонного слоя фоторезиста, полностью удаляется, так что остается только проводящая прокладка 220, расположенная на первой боковой стенке 211 многослойной структуры 210. Кроме того, части проводящей прокладки 220, расположенные на первой боковой стенке 211 многослойной структуры 210, могут иметь многоугольный контур, если смотреть сверху. Затем шаблонный слой фоторезиста удаляется. Высотой плавающего затвора 224 можно должным образом управлять, выполняя процесс обрезки. В соответствии с некоторыми вариантами осуществления настоящего изобретения самый верхний край 226 плавающего затвора 224 находится выше верхней поверхности вспомогательного затвора 204, и выше или немного ниже нижней поверхности жертвенного слоя 208. Схематичный вид сверху, соответствующий структуре, показанной на Фиг. 2, показан на Фиг. 3.[0040] FIG. 2 is a schematic sectional view illustrating a structure including floating gates on sidewalls of stacked structures in a process step for manufacturing a non-volatile memory device in accordance with some embodiments of the present invention. As shown in FIG. 2, the conductive pad 220 is patterned and/or cut to form a floating gate 224. The method for patterning the conductive pad 220 is as follows. A photoresist template layer (not shown) is formed on the substrate 200 so as to cover portions of the conductive pad 220. Then, the conductive pad 220 protruding from the photoresist template layer is completely removed so that only the conductive pad 220 located on the first side wall 211 of the sandwich structure remains. 210. In addition, portions of the conductive spacer 220 disposed on the first side wall 211 of the sandwich structure 210 may have a polygonal outline when viewed from above. The template layer of photoresist is then removed. The height of the floating shutter 224 can be properly controlled by performing the cropping process. In accordance with some embodiments of the present invention, the topmost edge 226 of the floating seal 224 is above the top surface of the secondary seal 204, and above or slightly below the bottom surface of the sacrificial layer 208. A schematic plan view corresponding to the structure shown in FIG. 2 is shown in FIG. 3.

[0041] Фиг. 3 представляет собой схематичный вид сверху, иллюстрирующий структуру, включающую в себя плавающие затворы на боковых стенках уложенных друг на друга структур на этапе способа производства энергонезависимого запоминающего устройства в соответствии с некоторыми вариантами осуществления настоящего изобретения. Фиг. 2 может соответствовать сечению по линии A-A’ на Фиг 3. Как показано на Фиг. 3, подложка 200 между изолирующими структурами 102, такими как неглубокие траншейные изолирующие структуры, может действовать как активная область запоминающего устройства, и активная область может проходить в первом направлении, например, в направлении x. Вспомогательный затвор 204 и жертвенный слой 208, оба из которых являются компонентами многослойной структуры 210, и область 222 истока могут простираться во втором направлении, таком как направление y, перпендикулярное к первому направлению. По меньшей мере один плавающий затвор, такой как два плавающих затвора 224, располагается между двумя смежными вспомогательными затворами 204. Каждый из плавающих затворов 224 включает в себя внутреннюю боковую стенку 224-1, обращенную к боковой стенке слоя 212 изоляционного материала, латеральную боковую стенку 224-2 и криволинейную боковую стенку 224-3, соединенную с краями внутренней боковой стенки 224-1 и латеральной боковой стенки 224-2. В соответствии с некоторыми вариантами осуществления настоящего изобретения вид сверху на Фиг. 3 включает в себя по меньшей мере две области ячеек памяти, такие как первая область 110 ячейки памяти и вторая область 112 ячейки памяти. Первая и вторая области 110, 112 ячеек памяти могут использоваться для размещения ячеек памяти соответственно, и две ячейки памяти могут быть зеркально симметричны друг другу. [0041] FIG. 3 is a schematic plan view illustrating a structure including floating gates on side walls of stacked structures in a process step for manufacturing a non-volatile memory device in accordance with some embodiments of the present invention. Fig. 2 may correspond to the section along line A-A' in FIG. 3. As shown in FIG. 3, the substrate 200 between insulating structures 102, such as shallow trench insulating structures, may act as an active area of the storage device, and the active area may extend in a first direction, such as the x direction. The auxiliary gate 204 and the sacrificial layer 208, both of which are components of the sandwich structure 210, and the source region 222 may extend in a second direction, such as a y direction perpendicular to the first direction. At least one floating seal, such as two floating seals 224, is located between two adjacent auxiliary seals 204. Each of the floating seals 224 includes an inner side wall 224-1 facing the side wall of the layer of insulating material 212, a lateral side wall 224 -2 and a curved side wall 224-3 connected to the edges of the inner side wall 224-1 and the lateral side wall 224-2. In accordance with some embodiments of the present invention, the plan view of FIG. 3 includes at least two memory cell regions such as a first memory cell region 110 and a second memory cell region 112. The first and second memory regions 110, 112 may be used to accommodate the memory cells, respectively, and the two memory cells may be mirror symmetrical to each other.

[0042] Фиг. 4 представляет собой схематичное сечение по линии B-B’ и C-C’ на Фиг. 3 на этапе способа производства энергонезависимого запоминающего устройства в соответствии с некоторыми вариантами осуществления настоящего изобретения. Виды BB’ и CC’ на Фиг. 4 и вид AA’ на Фиг. 2 присутствуют на одном и том же этапы производства. Что касается вида BB’ на Фиг. 4, изолирующие структуры 102 располагаются под многослойными структурами 210 соответственно, и область 222 истока определяется между двумя смежными изолирующими структурами 102. Что касается вида CC’ на Фиг. 4, изолирующие структуры 102 располагаются с двух сторон плавающего затвора 224, и активная область (не показана) может быть определена в подложке 200 между двумя смежными изолирующими структурами 102. [0042] FIG. 4 is a schematic sectional view taken along lines B-B' and C-C' in FIG. 3 in a process step for manufacturing a non-volatile storage device in accordance with some embodiments of the present invention. Views BB' and CC' in Fig. 4 and view AA' in FIG. 2 are present at the same stages of production. With regard to the view BB' in FIG. 4, the insulating structures 102 are located below the sandwich structures 210, respectively, and the source region 222 is defined between two adjacent insulating structures 102. With regard to the CC' view in FIG. 4, isolation structures 102 are located on both sides of the floating gate 224, and an active region (not shown) can be defined in the substrate 200 between two adjacent isolation structures 102.

[0043] Фиг. 5 представляет собой схематичное сечение по линии A-A’, B-B’ и C-C’ на Фиг. 3 на этапе изготовления, следующем за изображенным на Фиг. 4, в соответствии с некоторыми вариантами осуществления настоящего изобретения, где самый верхний край плавающего затвора является более высоким, чем верхняя поверхность многослойной структуры. Как показано на Фиг. 5, в частности на виде AA’ на Фиг. 5, жертвенный слой 208 в каждой многослойной структуре 210 удаляется полностью до тех пор, пока не будет вскрыта верхняя поверхность изоляционного слоя 206. Во время удаления жертвенного слоя 208 может быть удалена небольшая часть изоляционного слоя 206. Кроме того, может быть удалена часть слоя 212 изоляционного материала, расположенного между многослойной структурой 210 и плавающим затвором 224. Способ удаления жертвенного слоя 208 и части изоляционного слоя 206 представляет собой, например, способ влажного травления или способ сухого травления, но не ограничивается этим. При применении вышеупомянутого процесса травления самый верхний край 226 плавающего затвора 224 оказывается выше верхней поверхности изоляционного слоя 206, и часть внутренней боковой стенки 224-1 плавающего затвора 224 может быть вскрыта.[0043] FIG. 5 is a schematic sectional view along lines A-A', B-B' and C-C' in FIG. 3 in the manufacturing step following the one shown in FIG. 4, in accordance with some embodiments of the present invention, where the topmost edge of the floating seal is higher than the top surface of the sandwich structure. As shown in FIG. 5, in particular in view AA' in FIG. 5, the sacrificial layer 208 in each sandwich structure 210 is removed completely until the top surface of the insulating layer 206 is exposed. During the removal of the sacrificial layer 208, a small portion of the insulating layer 206 may be removed. In addition, a portion of the layer 212 may be removed. an insulating material disposed between the sandwich structure 210 and the floating gate 224. The method for removing the sacrificial layer 208 and part of the insulating layer 206 is, for example, a wet etching method or a dry etching method, but is not limited thereto. By applying the above-mentioned etching process, the topmost edge 226 of the floating seal 224 is above the top surface of the insulating layer 206, and a portion of the inner side wall 224-1 of the floating seal 224 can be exposed.

[0044] Фиг. 6 представляет собой схематичное сечение по линии A-A’, B-B’ и C-C’ на Фиг. 3 на этапе изготовления, следующем за изображенным на Фиг. 5, в соответствии с некоторыми вариантами осуществления настоящего изобретения, где самый верхний край плавающего затвора покрыт слоем диэлектрического материала. Как показано на Фиг. 6, на подложке 200 формируется слой 228 диэлектрического материала, покрывающий внутреннюю боковую стенку 224-1, латеральную боковую стенку 224-2 и криволинейную боковую стенку 224-3 плавающего затвора 224 после травления многослойной структуры 210, как показано на Фиг. 5. Что касается вида AA’ на Фиг. 6, часть внутренней боковой стенки 224-1 плавающего затвора 224 находится в прямом контакте со слоем 228 диэлектрического материала. В соответствии с некоторыми вариантами осуществления настоящего изобретения слой 228 диэлектрического материала представляет собой конформный слой, который соответствует формам слоев под слоем 228 диэлектрического материала. Материал слоя 228 диэлектрика является, например, оксидом кремния или другим изоляционным материалом, и способ его формирования представляет собой, например, способ химического осаждения из паровой фазы или другие способы осаждения сплошного слоя, но не ограничивается этим. [0044] FIG. 6 is a schematic sectional view along lines A-A', B-B' and C-C' in FIG. 3 in the manufacturing step following the one shown in FIG. 5, in accordance with some embodiments of the present invention, wherein the uppermost edge of the floating gate is coated with a layer of dielectric material. As shown in FIG. 6, a dielectric material layer 228 is formed on the substrate 200 to cover the inner side wall 224-1, the lateral side wall 224-2, and the curved side wall 224-3 of the floating gate 224 after the laminate structure 210 is etched, as shown in FIG. 5. With regard to the view AA' in FIG. 6, a portion of the inner side wall 224-1 of the floating gate 224 is in direct contact with the dielectric material layer 228. In accordance with some embodiments of the present invention, the dielectric material layer 228 is a conformal layer that matches the shapes of the layers beneath the dielectric material layer 228. The material of the dielectric layer 228 is, for example, silicon oxide or other insulating material, and its formation method is, for example, a chemical vapor deposition method or other continuous layer deposition methods, but is not limited to this.

[0045] Фиг. 7 представляет собой схематичное сечение по линии A-A’, B-B’ и C-C’ на Фиг. 3 на этапе изготовления, следующем за изображенным на Фиг. 6, в соответствии с некоторыми вариантами осуществления настоящего изобретения, где боковые стенки плавающего затвора покрыты протравленным слоем диэлектрического материала. Как показано на Фиг. 7, слой 228 диэлектрического материала травится для формирования протравленного слоя 230 диэлектрического материала, включающего в себя первую часть 230-1 и вторую часть 230-2. Путем травления слоя 228 диэлектрического материала самый верхний край 226 плавающего затвора 224 и часть внутренней боковой стенки 224-1 плавающего затвора 224 могут быть отделены от протравленного слоя 230 диэлектрического материала.[0045] FIG. 7 is a schematic sectional view taken along lines A-A', B-B' and C-C' in FIG. 3 in the manufacturing step following the one shown in FIG. 6, in accordance with some embodiments of the present invention, wherein the sidewalls of the floating gate are coated with an etched layer of dielectric material. As shown in FIG. 7, the dielectric material layer 228 is etched to form an etched dielectric material layer 230 including the first part 230-1 and the second part 230-2. By etching the dielectric material layer 228, the topmost edge 226 of the floating gate 224 and part of the inner side wall 224-1 of the floating gate 224 can be separated from the etched dielectric material layer 230.

[0046] Первая часть 230-1 и вторая часть 230-2 протравленного слоя 230 диэлектрического материала являются структурами в форме прокладок и могут быть соответственно расположены на противоположных сторонах каждой из многослойных структур 210. Например, первая часть 230-1 протравленного слоя 230 диэлектрического материала может быть расположена на первой стороне каждой из многослойных структур 210, так что первая часть 230-1 может покрывать как первую боковую стенку 211 многослойной структуры 210, так и криволинейную боковую стенку 224-3 плавающего затвора 224. Кроме того, вторая часть, 230-2 протравленного слоя 230 диэлектрического материала может быть расположена на противоположной стороне (или второй стороне) каждой из многослойных структур 210, так что вторая часть 230-2 может покрывать вторую боковую стенку 213 многослойной структуры 210. Что касается вида AA’ на Фиг. 7, высота H0 плавающего затвора 224 больше, чем высота H1 первой части 230-1 протравленного слоя 230 диэлектрического материала. Кроме того, как показано на видах AA' и BB' на Фиг. 7, высота H1 первой части 230-1 протравленного слоя 230 диэлектрического материала, расположенной на криволинейной боковой стенке 224-3 плавающего затвора 224, могут быть такой же или отличающейся от высоты H2 первой части 230-1 протравленного слоя 230 диэлектрического материала, расположенной на первой боковой стенке 211 многослойной структуры, исходя из различных требований.[0046] The first part 230-1 and the second part 230-2 of the etched dielectric material layer 230 are spacer-shaped structures and can be respectively located on opposite sides of each of the multilayer structures 210. For example, the first part 230-1 of the etched dielectric material layer 230 may be positioned on a first side of each of the sandwich structures 210 such that the first portion 230-1 may cover both the first side wall 211 of the sandwich structure 210 and the curved side wall 224-3 of the floating gate 224. In addition, the second portion, 230- 2, the etched dielectric material layer 230 may be located on the opposite side (or second side) of each of the laminate structures 210, so that the second portion 230-2 may cover the second side wall 213 of the laminate structure 210. Referring to view AA' in FIG. 7, the height H0 of the floating gate 224 is larger than the height H1 of the first portion 230-1 of the etched dielectric material layer 230. In addition, as shown in views AA' and BB' in FIG. 7, the height H1 of the first portion 230-1 of the etched dielectric material layer 230 disposed on the curved side wall 224-3 of the floating gate 224 may be the same or different from the height H2 of the first portion 230-1 of the etched dielectric material layer 230 disposed on the first side wall 211 multi-layer structure, based on different requirements.

[0047] Фиг. 8 представляет собой схематичное сечение по линии A-A’, B-B’ и C-C’ на Фиг. 3 на этапе изготовления, следующем за изображенным на Фиг. 7, в соответствии с некоторыми вариантами осуществления настоящего изобретения, где самый верхний край плавающего затвора покрыт структурой верхнего затвора. Как показано на Фиг. 8, по меньшей мере одна область стока, например, две области 242 стока, может быть сформирована на сторонах многослойных структур 210. Области 242 стока располагаются в первой области 110 ячейки памяти и второй области 112 ячейки памяти соответственно, которые могут быть электрически связаны друг с другом через сквозные соединения или контакты в последующих производственных процессах. В соответствии с некоторыми вариантами осуществления настоящего изобретения области 242 стока также могут быть сформированы до формирования слоя 228 диэлектрического материала, а не после формирования протравленного слоя 230 диэлектрического материала. Способ формирования области 242 стока включает в себя, например, выполнение процесса ионной имплантации. Имплантированная присадка может быть присадкой n-типа или p-типа в зависимости от конструктивного решения устройства. Легирующие присадки и их концентрации допинга области 222 истока и области 242 стока могут быть одинаковыми, а также могут быть разными.[0047] FIG. 8 is a schematic sectional view along lines A-A', B-B' and C-C' in FIG. 3 in the manufacturing step following the one shown in FIG. 7, in accordance with some embodiments of the present invention, wherein the uppermost edge of the floating gate is covered by the top gate structure. As shown in FIG. 8, at least one drain region, such as two drain regions 242, may be formed on the sides of the sandwich structures 210. The sink regions 242 are located in the first memory cell region 110 and the second memory cell region 112, respectively, which may be electrically coupled to each other. another through through connections or contacts in downstream manufacturing processes. In accordance with some embodiments of the present invention, the drain regions 242 may also be formed prior to the formation of the dielectric material layer 228 rather than after the formation of the etched dielectric material layer 230. The method for forming the sink region 242 includes, for example, performing an ion implantation process. The implanted dopant may be n-type or p-type depending on the design of the device. The doping additives and their doping concentrations of the source region 222 and the sink region 242 may be the same, and may also be different.

[0048] Затем, как показано на виде AA’ на Фиг. 8, на верхней поверхности каждой из многослойных структур 210 формируется по меньшей мере одна структура верхнего затвора, например, две структуры 236 верхнего затвора. Структуры 236 верхнего затвора и многослойные структуры 210 могут простираться в одном и том же направлении, например, в направлении y, если смотреть сверху, и структуры 236 верхнего затвора могут быть расположены в первой области 110 ячейки памяти и второй области 112 ячейки памяти соответственно. Структуры 236 верхнего затвора могут быть многослойной структурой, включающей в себя диэлектрический слой 234 верхнего затвора и электрод верхнего затвора, который может действовать как стирающий затвор или и как стирающий затвор, и как управляющий затвор, в зависимости от фактических требований.[0048] Then, as shown in view AA' in FIG. 8, at least one top gate structure, such as two top gate structures 236, is formed on the upper surface of each of the layered structures 210. The top gate structures 236 and the layered structures 210 may extend in the same direction, such as in the y direction as viewed from above, and the top gate structures 236 may be located in the first memory cell region 110 and the second memory cell region 112, respectively. The top gate structures 236 may be a multilayer structure including a top gate dielectric layer 234 and a top gate electrode that can act as an erase gate or both an erase gate and a control gate, depending on actual requirements.

[0049] Ширина структуры 236 верхнего затвора определяется независимо от ширины вспомогательного затвора 204, так что ширина структуры 236 верхнего затвора может быть равна, меньше или больше ширины вспомогательного затвора 204. Часть структуры 236 верхнего затвора перекрывается в поперечном направлении с плавающим затвором 224, так что верхний край 236, часть внутренней боковой стенки 224-1 и часть криволинейной боковой стенки 224-3 плавающего затвора 224 могут быть закрыты структурой 236 верхнего затвора. Кроме того, внешние поверхности первой и второй частей 230-1, 230-2 протравленного слоя 230 диэлектрического материала находятся ниже нижнего края 237-1 структуры 236 верхнего затвора, а первая и вторая части 230-1, 230-2 протравленного слоя 230 диэлектрического материала отстоят от боковых стенок верхней структуры 235 затвора.[0049] The width of the upper gate structure 236 is determined independently of the width of the auxiliary gate 204, so that the width of the upper gate structure 236 can be equal to, less than, or greater than the width of the auxiliary gate 204. Part of the upper gate structure 236 overlaps laterally with the floating gate 224, so that the upper edge 236, part of the inner side wall 224-1 and part of the curved side wall 224-3 of the floating shutter 224 can be closed by the structure 236 of the upper shutter. In addition, the outer surfaces of the first and second portions 230-1, 230-2 of the etched dielectric material layer 230 are below the bottom edge 237-1 of the upper gate structure 236, and the first and second portions 230-1, 230-2 of the etched dielectric material layer 230 spaced from the side walls of the upper structure 235 of the shutter.

[0050] Материал диэлектрического слоя 234 верхнего затвора является, например, оксидом кремния или оксинитридом кремния. Способ формирования диэлектрического слоя 234 верхнего затвора представляет собой, например, способ химического осаждения из паровой фазы. Способ формирования верхнего затвора 235 является следующим: проводящий слой (не показан) формируется на подложке 200, а затем на проводящий слой наносится рисунок. Материалом проводящего слоя является, например, легированный поликристаллический кремний или полицид. Когда материал проводящего слоя представляет собой легированный поликристаллический кремний, способ его формирования включает в себя, например, выполнение этапа ионной имплантации после формирования слоя нелегированного поликристаллического кремния способом химического осаждения из паровой фазы; или выполнение способа химического осаждения из паровой фазы с методом имплантации легирующей примеси на месте. Способ формирования рисунка проводящего слоя включает в себя, например, процесс фотолитографии и процесс травления.[0050] The material of the top gate dielectric layer 234 is, for example, silicon oxide or silicon oxynitride. The method for forming the top gate dielectric layer 234 is, for example, a chemical vapor deposition method. The method for forming the top gate 235 is as follows: a conductive layer (not shown) is formed on the substrate 200, and then a pattern is applied to the conductive layer. The material of the conductive layer is, for example, doped polycrystalline silicon or polycide. When the conductive layer material is doped polycrystalline silicon, the method of forming it includes, for example, performing an ion implantation step after forming the undoped polycrystalline silicon layer by a chemical vapor deposition method; or performing a chemical vapor deposition method with an in situ dopant implantation method. The method for patterning the conductive layer includes, for example, a photolithography process and an etching process.

[0051] Что касается вида BB’ на Фиг. 8, часть структуры 236 верхнего затвора, расположенной над изоляционной структурой 102, закрывает первую часть 230-1 протравленного слоя 230 диэлектрического материала. Другими словами, первая часть 230-1 протравленного слоя 230 диэлектрического материала может быть расположена между структурой 236 верхнего затвора и подложкой 200. Кроме того, нижний край 237-2 структуры 236 верхнего затвора, расположенной над изоляционной структурой 102, находится ниже верхней поверхности многослойной структуры 210.[0051] With regard to the view BB' in FIG. 8, a portion of the upper gate structure 236 located above the insulating structure 102 covers the first portion 230-1 of the etched dielectric material layer 230. In other words, the first portion 230-1 of the etched dielectric material layer 230 may be located between the upper gate structure 236 and the substrate 200. In addition, the lower edge 237-2 of the upper gate structure 236 located above the insulating structure 102 is below the top surface of the multilayer structure. 210.

[0052] Как показано на виде СС’ на Фиг. 8, верхняя часть латеральной боковой стенки 224-2 плавающего затвора 224 может быть покрыта структурой 236 верхнего затвора, а нижняя часть латеральной боковой стенки 224-2 плавающего затвора 224 может быть покрыта протравленным слоем 230 диэлектрического материала. Благодаря наличию протравленного слоя 230 диэлектрического материала нижняя поверхность структуры 236 верхнего затвора, проходящая за латеральную боковую стенку 224-2 плавающего затвора 224, отстоит от туннельного диэлектрического слоя 218.[0052] As shown in view CC' in FIG. 8, the upper portion of the lateral side wall 224-2 of the floating gate 224 may be coated with the upper gate structure 236, and the lower portion of the lateral side wall 224-2 of the floating gate 224 may be coated with an etched layer 230 of dielectric material. Due to the presence of the etched layer 230 of dielectric material, the lower surface of the upper gate structure 236 extending beyond the lateral side wall 224-2 of the floating gate 224 is spaced from the tunnel dielectric layer 218.

[0053] Когда этап изготовления, показанный на Фиг. 8, завершается, получается ячейка энергонезависимой памяти, включающая три электрода затвора, который включает в себя вспомогательный затвор 204, плавающий затвор 224 и верхний затвор 235. В этом случае протравленный слой 230 диэлектрического материала делается из изоляционного, а не проводящего материала, чтобы избежать ненужного электрического соединения. В частности, вспомогательный затвор 204 может действовать как линия слов, используемая для включения/выключения канала носителя под вспомогательным затвором 204. Плавающий затвор 224 может использоваться для хранения или захвата электрона, и таким образом определения состояния ячейки памяти, такого как состояние «1» или состояние «0». Структура 236 верхнего затвора может действовать не только как управляющий затвор для создания туннеля для горячего электрона из канала носителя в плавающий затвор 224, но также и как стирающий затвор для удаления электрона, хранящегося в плавающем затворе 224.[0053] When the manufacturing step shown in FIG. 8 is completed, a non-volatile memory cell including three gate electrodes is obtained, which includes an auxiliary gate 204, a floating gate 224, and an upper gate 235. In this case, the etched dielectric material layer 230 is made of an insulating material rather than a conductive material in order to avoid unnecessary electrical connection. In particular, the auxiliary gate 204 may act as a word line used to turn on/off the carrier channel below the auxiliary gate 204. The floating gate 224 may be used to store or capture an electron, and thus determine the state of the memory cell, such as a "1" or state "0". The top gate structure 236 can act not only as a control gate to create a hot electron tunnel from the carrier channel to floating gate 224, but also as an erase gate to remove an electron stored in floating gate 224.

[0054] В соответствии со структурой, показанной на Фиг. 8, поскольку протравленный слой 230 диэлектрического материала располагается на латеральной боковой стенке плавающего затвора 224, нижняя поверхность структуры 236 верхнего затвора, проходящая за латеральную боковую стенку 224-2 плавающего затвора 224, отстоит от туннельного диэлектрического слоя 218. За счет формирования протравленного слоя 230 диэлектрического материала площадь перекрытия между структурой 236 верхнего затвора и латеральной боковой стенкой 224-2 плавающего затвора 224 уменьшается, что означает, что емкость связи между структурой 236 верхнего затвора и плавающим затвором 224 может быть соответственно уменьшена. Во время операции стирания, поскольку электрон, хранящийся в плавающем затворе 224, главным образом туннелирует от самого верхнего края 226 плавающего затвора 224 в структуру 236 верхнего затвора, уменьшенная площадь перекрытия между структурой 236 верхнего затвора и латеральной боковой стенкой 224-2 плавающего затвора 224 может повысить эффективность стирания и уменьшить требуемое напряжение стирания.[0054] According to the structure shown in FIG. 8, since the etched dielectric material layer 230 is located on the lateral side wall of the floating gate 224, the lower surface of the upper gate structure 236 extending beyond the lateral side wall 224-2 of the floating gate 224 is spaced from the tunnel dielectric layer 218. By forming the etched dielectric layer 230 material, the overlap area between the upper gate structure 236 and the lateral side wall 224-2 of the floating gate 224 is reduced, which means that the coupling capacitance between the upper gate structure 236 and the floating gate 224 can be correspondingly reduced. During the erase operation, since the electron stored in the floating gate 224 mainly tunnels from the topmost edge 226 of the floating gate 224 into the top gate structure 236, the reduced overlap area between the top gate structure 236 and the lateral side wall 224-2 of the floating gate 224 may improve the erasing efficiency and reduce the required erasing voltage.

[0055] В следующих абзацах дополнительно описываются несколько альтернативных вариантов осуществления настоящего изобретения, и для краткости описываются только основные различия между этими вариантами осуществления. [0055] In the following paragraphs, several alternative embodiments of the present invention are further described, and for brevity, only the main differences between these embodiments are described.

[0056] Фиг. 9 представляет собой схематичное сечение по линии A-A’, B-B’ и C-C’ на Фиг. 3 на этапе изготовления, следующем за изображенным на Фиг. 8, в соответствии с некоторыми вариантами осуществления настоящего изобретения, где прокладки удалены, чтобы вскрыть боковые стенки плавающего затвора. Как показано на виде AA’ на Фиг. 9, протравленный слой 230 диэлектрического материала дополнительно удаляется, так что криволинейная боковая стенка 224-3 плавающего затвора 224 больше не покрыта протравленным слоем 230 диэлектрического материала. Как показано на виде СС’ на Фиг. 9, нижняя поверхность структуры 236 верхнего затвора, проходящая за латеральную боковую стенку 224-2 плавающего затвора 224, вскрыта и подвешена над туннельным диэлектрическим слоем 218. [0056] FIG. 9 is a schematic sectional view along lines A-A', B-B' and C-C' in FIG. 3 in the manufacturing step following the one shown in FIG. 8, in accordance with some embodiments of the present invention, where the gaskets are removed to expose the side walls of the floating seal. As shown in view AA' in Fig. 9, the etched dielectric material layer 230 is further removed so that the curved side wall 224-3 of the floating gate 224 is no longer covered by the etched dielectric material layer 230. As shown in view CC' in FIG. 9, the bottom surface of the top gate structure 236 extending beyond the lateral side wall 224-2 of the floating gate 224 is exposed and suspended above the tunnel dielectric layer 218.

[0057] Фиг. 10 представляет собой схематичное сечение по линии A-A’, B-B’ и C-C’ на Фиг. 3 на этапе изготовления, следующем за изображенным на Фиг. 9, в соответствии с некоторыми вариантами осуществления настоящего изобретения, где боковые стенки плавающего затвора покрыты структурой среднего затвора. Как показано на виде AA’ на Фиг. 10, структура 240 среднего затвора формируется на плавающем затворе 224 после формирования структуры 236 верхнего затвора, и криволинейная боковая стенка 224-3 плавающего затвора 224 покрыта структурой 240 среднего затвора. Средняя структура 224 затвора является многослойной структурой, включающей в себя межзатворный диэлектрик 238 и управляющий затвор 239. Как показано на виде BB’ на Фиг. 10, нижний край 237-2 структуры 236 верхнего затвора, расположенной над изоляционной структурой 102, может быть покрыт структурой 240 среднего затвора. Как показано на виде СС’ на Фиг. 10, часть структуры 240 среднего затвора располагается между нижней поверхностью структуры 236 верхнего затвора и подложкой 200. Таким образом, межзатворный диэлектрик 238 непрерывно располагается на нижней поверхности структуры 234 верхнего затвора и латеральной боковой стенке 224-2 плавающего затвора 224.[0057] FIG. 10 is a schematic sectional view along lines A-A', B-B' and C-C' in FIG. 3 in the manufacturing step following the one shown in FIG. 9, in accordance with some embodiments of the present invention, where the side walls of the floating gate are covered with a middle gate structure. As shown in view AA' in Fig. 10, the middle shutter structure 240 is formed on the floating shutter 224 after the top shutter structure 236 is formed, and the curved side wall 224-3 of the floating shutter 224 is covered by the middle shutter structure 240. The middle gate structure 224 is a multilayer structure including an intergate dielectric 238 and a control gate 239. As shown in view BB' in FIG. 10, the lower edge 237-2 of the upper closure structure 236 located above the insulating structure 102 may be covered by the middle closure structure 240. As shown in view CC' in FIG. 10, a portion of the middle gate structure 240 is disposed between the lower surface of the upper gate structure 236 and the substrate 200. Thus, the intergate dielectric 238 is continuously disposed on the lower surface of the upper gate structure 234 and the lateral side wall 224-2 of the floating gate 224.

[0058] Материал межзатворного диэлектрика 238 включает в себя оксид кремния/нитрид кремния/оксид кремния. Способ формирования межзатворного диэлектрика 238 включает в себя, например, формирование слоя оксида кремния, слоя нитрида кремния и другого слоя оксида кремния по порядку с использованием способа химического осаждения из паровой фазы. Материал слоя 238 межзатворного диэлектрика также может быть нитридом кремния/оксидом кремния или другими материалами с высокой диэлектрической постоянной (k>4). Материал управляющего затвора 239 является, например, легированным поликристаллическим кремнием или полицидом. Способ формирования управляющего затвора 239 включает в себя, например, сначала формирование проводящего слоя (не показан) на подложке, а затем формирование рисунка на проводящем слое для формирования управляющего затвора 239. Способ формирования проводящего слоя представляет собой, например, способ химического осаждения из паровой фазы.[0058] The gate dielectric material 238 includes silicon oxide/silicon nitride/silicon oxide. The method for forming the gate dielectric 238 includes, for example, forming a silicon oxide layer, a silicon nitride layer, and another silicon oxide layer in order using a chemical vapor deposition method. The material of the intergate dielectric layer 238 may also be silicon nitride/silicon oxide or other materials with a high dielectric constant (k>4). The control gate material 239 is, for example, doped with polycrystalline silicon or polycide. The method for forming the control gate 239 includes, for example, first forming a conductive layer (not shown) on a substrate, and then patterning the conductive layer to form the control gate 239. The method for forming the conductive layer is, for example, a chemical vapor deposition method .

[0059] Когда этап изготовления, показанный на Фиг. 10, завершается, получается ячейка энергонезависимой памяти, включающая четыре электрода затвора, который включает в себя вспомогательный затвор 204, плавающий затвор 224, верхний затвор 235 и средний затвор 240. Аналогичным образом функции вспомогательного затвора 204 и плавающего затвора 224 являются теми же самыми, что и на Фиг. 8. Однако верхний затвор 236 в этом варианте осуществления может действовать только как стирающий затвор для удаления электрона, хранящегося в плавающем затворе 224. Средний затвор 240 в этом варианте осуществления может быть управляющим затвором, общим для двух соседних ячеек памяти, и может создавать туннель для горячих электронов из канала носителя в плавающий затвор 224 выбранной ячейки. [0059] When the manufacturing step shown in FIG. 10 is completed, a non-volatile memory cell including four gate electrodes is obtained, which includes an auxiliary gate 204, a floating gate 224, an upper gate 235, and a middle gate 240. Similarly, the functions of the auxiliary gate 204 and the floating gate 224 are the same as and in FIG. 8. However, the top gate 236 in this embodiment can only act as an erase gate to remove the electron stored in the floating gate 224. The middle gate 240 in this embodiment can be a control gate common to two adjacent memory cells and can create a tunnel for hot electrons from the carrier channel to the floating gate 224 of the selected cell.

[0060] В соответствии со структурой, показанной на Фиг. 10, нижняя поверхность структуры 236 верхнего затвора, проходящая за латеральную боковую стенку 224-2 плавающего затвора 224, отстоит от туннельного диэлектрического слоя 218. Площадь перекрытия между структурой 236 верхнего затвора и латеральной боковой стенкой 224-2 плавающего затвора 224 уменьшается, а площадь перекрытия между структурой 240 среднего затвора и латеральной боковой стенкой 224-2 плавающего затвора 224 увеличивается. В результате емкость связи между структурой 236 верхнего затвора и плавающим затвором 224 может быть уменьшена, что означает, что эффективность операции стирания может быть улучшена. Кроме того, емкость связи между структурой 240 среднего затвора и плавающим затвором 224 увеличивается, что означает, что также может быть улучшена эффективность операции программирования.[0060] According to the structure shown in FIG. 10, the bottom surface of the top gate structure 236 extending beyond the lateral side wall 224-2 of the floating gate 224 is spaced from the tunnel dielectric layer 218. The overlap area between the top gate structure 236 and the lateral side wall 224-2 of the floating gate 224 is reduced, and the overlap area between the middle shutter structure 240 and the lateral side wall 224-2 of the floating shutter 224 is increased. As a result, the communication capacity between the upper gate structure 236 and the floating gate 224 can be reduced, which means that the efficiency of the erasing operation can be improved. In addition, the communication capacity between the middle gate structure 240 and the floating gate 224 is increased, which means that the programming operation efficiency can also be improved.

[0061] Фиг. 11 представляет собой схематичное сечение по линии A-A’, B-B’ и C-C’ на Фиг. 3 на этапе изготовления, следующем за изображенным на Фиг. 9, в соответствии с альтернативными вариантами осуществления настоящего изобретения, где боковые стенки плавающего затвора покрыты структурой среднего затвора. Структура, показанная на Фиг. 11, аналогична структуре, показанной на Фиг. 10, с тем основным отличием, что управляющий затвор 239 структуры 240 среднего затвора является относительно тонким и может покрывать не только криволинейную боковую стенку 224-3 плавающего затвора 224, но также и верхнюю поверхность структуры 236 верхнего затвора.[0061] FIG. 11 is a schematic sectional view along lines A-A', B-B' and C-C' in FIG. 3 in the manufacturing step following the one shown in FIG. 9, in accordance with alternative embodiments of the present invention, where the side walls of the floating gate are covered with a middle gate structure. The structure shown in Fig. 11 is similar to the structure shown in FIG. 10 with the main difference that the control gate 239 of the middle gate structure 240 is relatively thin and can cover not only the curved side wall 224-3 of the floating gate 224 but also the top surface of the top gate structure 236.

[0062] Фиг. 12 представляет собой схематичное сечение по линии A-A’, B-B’ и C-C’ на Фиг. 3 на этапе изготовления, следующем за изображенным на Фиг. 6, в соответствии с альтернативными вариантами осуществления настоящего изобретения, где остаточная прокладка располагается между структурой верхнего затвора и многослойной структурой. Структура, показанная на Фиг. 12, аналогична структуре, показанной на Фиг. 8, с тем основным отличием, что протравленный слой 250 диэлектрического материала, включающий остаточную прокладку, такую как третья часть 250-3, формируется путем травления слоя 228 материала. Как показано на виде AA’ на Фиг. 12, протравленный слой 250 диэлектрического материала включает в себя по меньшей мере первую часть 250-1, соединенную между боковыми стенками противоположно расположенных плавающих затворов 224, вторую часть 250-2, расположенную напротив первой части 250-1, и третью часть 250-3, расположенную между вспомогательным затвором 204 и структурой 236 верхнего затвора. Как показано на виде AA’ на Фиг. 12, третья часть 250-3 протравленного слоя 250 диэлектрического материала может находиться в непосредственном контакте с внутренней боковой стенкой 224-1 плавающего затвора 224, но самый верхний край 226 плавающего затвора 224 все еще выше, чем третья часть 250-3 протравленного слоя 250 диэлектрического материала. Таким образом, во время операции стирания электрон, хранящийся в плавающем затворе 224, может туннелировать от самого верхнего края 226 плавающего затвора 224 в структуру 236 верхнего затвора, даже если третья часть 250-3 протравленного слоя 250 диэлектрического материала располагается между вспомогательным затвором 204 и структурой 236 верхнего затвора.[0062] FIG. 12 is a schematic sectional view taken along lines A-A', B-B' and C-C' in FIG. 3 in the manufacturing step following the one shown in FIG. 6, in accordance with alternative embodiments of the present invention, where the residual spacer is located between the upper closure structure and the sandwich structure. The structure shown in Fig. 12 is similar to the structure shown in FIG. 8 with the main difference that the etched dielectric material layer 250 including a residual spacer such as the third part 250-3 is formed by etching the material layer 228 . As shown in view AA' in Fig. 12, the etched dielectric material layer 250 includes at least a first portion 250-1 connected between side walls of opposite floating gates 224, a second portion 250-2 opposite the first portion 250-1, and a third portion 250-3, located between the auxiliary shutter 204 and the structure 236 of the upper shutter. As shown in view AA' in Fig. 12, the third part 250-3 of the etched dielectric material layer 250 may be in direct contact with the inner side wall 224-1 of the floating gate 224, but the uppermost edge 226 of the floating gate 224 is still higher than the third part 250-3 of the etched dielectric layer 250 material. Thus, during the erase operation, the electron stored in the floating gate 224 can tunnel from the uppermost edge 226 of the floating gate 224 into the upper gate structure 236, even if the third portion 250-3 of the etched dielectric material layer 250 is located between the auxiliary gate 204 and the structure 236 top shutter.

[0063] Фиг. 13 представляет собой схематичное сечение по линии A-A’, B-B’ и C-C’ на Фиг. 3 на этапе изготовления, следующем за изображенным на Фиг. 12, в соответствии с альтернативными вариантами осуществления настоящего изобретения, где боковые стенки плавающего затвора покрыты структурой среднего затвора. Структура, показанная на Фиг. 13, аналогична структуре, показанной на Фиг. 10, с тем основным отличием, что протравленный слой 250 диэлектрического материала, включающий остаточную прокладку, такую как третья часть 250-3, формируется путем травления слоя 228 материала так, чтобы третья часть 250-3 протравленного слоя 250 диэлектрического материала была расположена между вспомогательным затвором 204 и структурой 236 верхнего затвора. Как показано на виде AA’ на Фиг. 13, третья часть 250-3 протравленного слоя 250 диэлектрического материала может находиться в непосредственном контакте с внутренней боковой стенкой 224-1 плавающего затвора 224, но самый верхний край 226 плавающего затвора 224 все еще выше, чем третья часть 250-3 протравленного слоя 250 диэлектрического материала.[0063] FIG. 13 is a schematic sectional view taken along lines A-A', B-B' and C-C' in FIG. 3 in the manufacturing step following the one shown in FIG. 12, in accordance with alternative embodiments of the present invention, where the side walls of the floating gate are covered with a middle gate structure. The structure shown in Fig. 13 is similar to the structure shown in FIG. 10 with the main difference that the etched dielectric material layer 250 including a residual spacer such as the third part 250-3 is formed by etching the material layer 228 so that the third part 250-3 of the etched dielectric material layer 250 is located between the auxiliary gate. 204 and the upper gate structure 236. As shown in view AA' in Fig. 13, the third portion 250-3 of the etched dielectric material layer 250 may be in direct contact with the inner side wall 224-1 of the floating gate 224, but the uppermost edge 226 of the floating gate 224 is still higher than the third portion 250-3 of the etched dielectric layer 250. material.

[0064] Фиг. 14 представляет собой схематичное сечение по линии A-A’, B-B’ и C-C’ на Фиг. 3 на этапе изготовления, следующем за изображенным на Фиг. 5, в соответствии с альтернативными вариантами осуществления настоящего изобретения, где боковые стенки плавающего затвора покрыты слоем диэлектрического материала. Как показано на Фиг. 14, протравленный слой 230 диэлектрического материала с плоской верхней поверхностью формируется на подложке 200. Верхняя часть плавающего затвора 224 может выступать из протравленного слоя 230 диэлектрического материала так, чтобы самый верхний край плавающего затвора 224 не находился в прямом контакте со протравленным слоем 230 материала. Материал протравленного слоя 230 диэлектрического материала является, например, оксидом кремния или другим проводящим или изоляционным материалом. Способ формирования протравленного слоя 230 диэлектрического материала может включать в себя нанесение слоя диэлектрического материала (не показан) на подложку 200 сплошным слоем. Затем слой диэлектрического материала выравнивается, чтобы получить плоскую верхнюю поверхность. После этого выровненный слой диэлектрического материала травится вниз до некоторой глубины, чтобы вскрыть самый верхний край 226 плавающего затвора 224, чтобы получить структуру, показанную на Фиг. 14.[0064] FIG. 14 is a schematic sectional view taken along lines A-A', B-B' and C-C' in FIG. 3 in the manufacturing step following the one shown in FIG. 5, in accordance with alternative embodiments of the present invention, wherein the side walls of the floating gate are coated with a layer of dielectric material. As shown in FIG. 14, an etched dielectric material layer 230 with a flat top surface is formed on the substrate 200. The top of the floating gate 224 may protrude from the etched dielectric material layer 230 so that the topmost edge of the floating gate 224 is not in direct contact with the etched material layer 230. The material of the etched dielectric material layer 230 is, for example, silicon oxide or other conductive or insulating material. The method for forming the etched dielectric material layer 230 may include applying a layer of dielectric material (not shown) to the substrate 200 in a continuous layer. The layer of dielectric material is then flattened to give a flat top surface. Thereafter, the aligned layer of dielectric material is etched downward to some depth to expose the uppermost edge 226 of the floating gate 224 to obtain the structure shown in FIG. 14.

[0065] Фиг. 15 представляет собой схематичное сечение по линии A-A’, B-B’ и C-C’ на Фиг. 3 на этапе изготовления, следующем за изображенным на Фиг. 14, в соответствии с альтернативными вариантами осуществления настоящего изобретения, где самый верхний край плавающего затвора покрыт структурой верхнего затвора. Структура, показанная на Фиг. 15, аналогична структуре, показанной на Фиг. 8, с тем основным отличием, что протравленный слой 230 диэлектрического материала имеет плоскую верхнюю поверхность. Кроме того, как показано на виде BB’ на Фиг. 15, нижний край структуры 236 верхнего затвора является компланарным с верхней поверхностью многослойной структуры 210, вместо того, чтобы быть ниже нее.[0065] FIG. 15 is a schematic sectional view taken along lines A-A', B-B' and C-C' in FIG. 3 in the manufacturing step following the one shown in FIG. 14, in accordance with alternative embodiments of the present invention, wherein the uppermost edge of the floating gate is covered by the top gate structure. The structure shown in Fig. 15 is similar to the structure shown in FIG. 8, with the main difference that the etched dielectric material layer 230 has a flat top surface. In addition, as shown in view BB' in FIG. 15, the bottom edge of the top gate structure 236 is coplanar with the top surface of the sandwich structure 210 instead of being below it.

[0066] Фиг. 16 представляет собой схематичное сечение по линии A-A’, B-B’ и C-C’ на Фиг. 3 на этапе изготовления, следующем за изображенным на Фиг. 15, в соответствии с некоторыми вариантами осуществления настоящего изобретения, где боковые стенки плавающего затвора покрыты структурой среднего затвора. Структура, показанная на Фиг. 16, аналогична структуре, показанной на Фиг. 10, с тем основным отличием, что, как показано на виде BB’ на Фиг. 16, структура 236 верхнего затвора имеет плоскую, а не криволинейную нижнюю поверхность.[0066] FIG. 16 is a schematic sectional view taken along lines A-A', B-B' and C-C' in FIG. 3 in the manufacturing step following the one shown in FIG. 15, in accordance with some embodiments of the present invention, where the side walls of the floating gate are covered with a middle gate structure. The structure shown in Fig. 16 is similar to the structure shown in FIG. 10, with the main difference that, as shown in view BB' in FIG. 16, the top shutter structure 236 has a flat bottom surface rather than a curved bottom surface.

[0067] В соответствии с некоторыми вариантами осуществления настоящего изобретения предлагается энергонезависимое запоминающее устройство, произведенное с помощью вышеописанного способа, и структура этого энергонезависимого запоминающего устройства может быть той же самой, подобной или полученной из структур, соответственно показанных на Фиг. 8, 10, 11, 12, 13, 15 и 16. Энергонезависимое запоминающее устройство включает в себя по меньшей мере одну многослойную структуру затворов, расположенную на подложке 200 и включающую в себя по меньшей мере диэлектрический слой 202 затвора, вспомогательный затвор 204, изоляционный слой 206 и структуры 236 верхнего затвора, уложенные по порядку. Энергонезависимое запоминающее устройство дополнительно включает в себя туннельный диэлектрический слой 218, расположенный на подложке 200 с одной стороны многослойной структуры затворов. Энергонезависимое запоминающее устройство дополнительно включает в себя по меньшей мере один плавающий затвор 224, который располагается на туннельном диэлектрическом слое 218 и включает в себя самый верхний край 226, криволинейную боковую стенку 224-3, и две латеральные боковые стенки 224-2. Самый верхний край 226 плавающего затвора 224 заделан в структуру 236 верхнего затвора, и нижняя поверхность структуры 236 верхнего затвора, проходящая за латеральные боковые стенки 224-2 плавающего затвора 224, отстоит от туннельного диэлектрического слоя 218. В некоторых вариантах осуществления, как показано на Фиг. 10, 11, 13, 15 и 16, может присутствовать дополнительная структура 240 среднего затвора, покрывающая криволинейную боковую стенку 224-3 плавающего затвора 224. Назначение структуры 240 среднего затвора состоит в том, чтобы увеличить связь затвора с плавающим затвором 224 и тем самым дополнительно оптимизировать работу энергонезависимого запоминающего устройства.[0067] In accordance with some embodiments of the present invention, a non-volatile memory device produced by the method described above is provided, and the structure of this non-volatile memory device may be the same, similar to, or derived from the structures respectively shown in FIGS. 8, 10, 11, 12, 13, 15, and 16. The non-volatile memory device includes at least one gate multilayer structure disposed on the substrate 200 and includes at least a gate dielectric layer 202, an auxiliary gate 204, an insulating layer 206 and top gate structures 236, stacked in order. The non-volatile memory further includes a tunnel dielectric layer 218 disposed on the substrate 200 on one side of the gate stack. The non-volatile memory device further includes at least one floating gate 224 that is located on the tunnel dielectric layer 218 and includes an uppermost edge 226, a curved side wall 224-3, and two lateral side walls 224-2. The topmost edge 226 of the floating gate 224 is embedded in the top gate structure 236, and the bottom surface of the top gate structure 236 extending past the lateral side walls 224-2 of the floating gate 224 is spaced from the tunnel dielectric layer 218. In some embodiments, as shown in FIG. . 10, 11, 13, 15, and 16, an additional mid-gate structure 240 may be present covering the curved side wall 224-3 of the floating gate 224. The purpose of the mid-gate structure 240 is to increase the relationship of the gate to the floating gate 224 and thereby further optimize the performance of the non-volatile storage device.

[0068] Специалист в данной области техники легко заметит, что многочисленные изменения и модификации устройства и способа могут быть сделаны без отступлений от сути настоящего изобретения. Соответственно, вышеприведенное раскрытие должно рассматриваться как ограничиваемое только прилагаемой формулой изобретения.[0068] One skilled in the art will readily appreciate that numerous changes and modifications to the apparatus and method can be made without departing from the spirit of the present invention. Accordingly, the foregoing disclosure is to be construed as being limited only by the appended claims.

Claims (35)

1. Способ производства энергонезависимого запоминающего устройства, содержащий этапы, на которых:1. A method for the production of a non-volatile storage device, comprising the steps of: обеспечивают подложку;provide a substrate; формируют на подложке по меньшей мере одну многослойную структуру, при этом по меньшей мере одна многослойная структура содержит диэлектрический слой затвора, вспомогательный затвор, изоляционный слой и жертвенный слой, расположенные по порядку;forming on the substrate at least one multilayer structure, wherein at least one multilayer structure includes a gate dielectric layer, an auxiliary gate, an insulating layer, and a sacrificial layer in order; формируют слой изоляционного материала на боковой стенке по меньшей мере одной многослойной структуры;forming a layer of insulating material on the side wall of at least one multilayer structure; формируют туннельный диэлектрический слой на подложке с одной стороны по меньшей мере одной многослойной структуры;forming a tunnel dielectric layer on the substrate on one side of at least one multilayer structure; формируют по меньшей мере один плавающий затвор на боковой стенке слоя изоляционного материала и на туннельном диэлектрическом слое, причем по меньшей мере один плавающий затвор содержит:at least one floating gate is formed on the side wall of the insulating material layer and on the tunnel dielectric layer, wherein at least one floating gate comprises: внутреннюю боковую стенку, обращенную к боковой стенке слоя изоляционного материала;an inner side wall facing the side wall of the layer of insulating material; латеральную боковую стенку; иlateral side wall; And криволинейную боковую стенку, соединенную с краями внутренней боковой стенки и латеральной боковой стенки;a curved side wall connected to the edges of the inner side wall and the lateral side wall; выполняют травление по меньшей мере одной многослойной структуры до тех пор, пока самый верхний край по меньшей мере одного плавающего затвора не окажется выше верхней поверхности изоляционного слоя;performing etching of at least one multilayer structure until the uppermost edge of at least one floating gate is above the upper surface of the insulating layer; формируют слой диэлектрического материала, покрывающий внутреннюю боковую стенку, латеральную боковую стенку и криволинейную боковую стенку по меньшей мере одного плавающего затвора после травления по меньшей мере одной многослойной структуры;forming a layer of dielectric material covering the inner side wall, the lateral side wall and the curved side wall of at least one floating gate after etching at least one multilayer structure; выполняют травление слоя диэлектрического материала, чтобы сформировать протравленный слой диэлектрического материала и вскрыть самый верхний край по меньшей мере одного плавающего затвора; иperforming an etching of the dielectric material layer to form an etched dielectric material layer and expose an uppermost edge of the at least one floating gate; And формируют по меньшей мере одну структуру верхнего затвора на протравленном слое диэлектрического материала после травления слоя диэлектрического материала, при этом часть протравленного слоя диэлектрического материала расположена между по меньшей мере одной структурой верхнего затвора и подложкой.at least one top gate structure is formed on the etched dielectric material layer after the dielectric material layer is etched, wherein part of the etched dielectric material layer is located between at least one top gate structure and the substrate. 2. Способ производства энергонезависимого запоминающего устройства по п. 1, дополнительно содержащий этап, на котором выполняют травление слоя изоляционного материала для вскрытия внутренней боковой стенки по меньшей мере одного плавающего затвора во время травления по меньшей мере одной многослойной структуры.2. A method for manufacturing a non-volatile memory device according to claim 1, further comprising etching a layer of insulating material to expose an inner side wall of at least one floating gate while etching at least one multilayer structure. 3. Способ производства энергонезависимого запоминающего устройства по п. 1, в котором часть внутренней боковой стенки по меньшей мере одного плавающего затвора находится в прямом контакте со слоем диэлектрического материала во время формирования слоя диэлектрического материала.3. The method for manufacturing a non-volatile memory device according to claim 1, wherein a portion of the inner side wall of the at least one floating gate is in direct contact with the dielectric material layer during formation of the dielectric material layer. 4. Способ производства энергонезависимого запоминающего устройства по п. 3, дополнительно содержащий этап, на котором вскрывают часть внутренней боковой стенки по меньшей мере одного плавающего затвора из слоя диэлектрического материала во время травления слоя диэлектрического материала.4. The method for manufacturing a non-volatile memory device according to claim 3, further comprising exposing a portion of the inner side wall of at least one floating gate from the dielectric material layer while etching the dielectric material layer. 5. Способ производства энергонезависимого запоминающего устройства по п. 1, в котором по меньшей мере одна многослойная структура содержит боковую стенку и другую боковую стенку, противоположную упомянутой боковой стенке, и протравленный слой диэлектрического материала содержит первую часть и вторую часть, соответственно покрывающие упомянутую боковую стенку и другую боковую стенку по меньшей мере одной многослойной структуры.5. A method for producing a non-volatile memory device according to claim 1, wherein at least one multilayer structure comprises a side wall and another side wall opposite said side wall, and the etched layer of dielectric material comprises a first part and a second part respectively covering said side wall and another side wall of at least one multilayer structure. 6. Способ производства энергонезависимого запоминающего устройства по п. 5, в котором первая часть протравленного слоя диэлектрического материала дополнительно покрывает криволинейную боковую стенку по меньшей мере одного плавающего затвора.6. The method for manufacturing a non-volatile memory device according to claim 5, wherein the first part of the etched layer of dielectric material further covers the curved side wall of at least one floating gate. 7. Способ производства энергонезависимого запоминающего устройства по п. 5, в котором высота первой части протравленного слоя диэлектрического материала ниже, чем высота по меньшей мере одного плавающего затвора.7. The method for manufacturing a non-volatile memory device according to claim 5, wherein the height of the first portion of the etched layer of dielectric material is lower than the height of at least one floating gate. 8. Способ производства энергонезависимого запоминающего устройства по п. 5, в котором наружные поверхности первой и второй частей протравленного слоя диэлектрического материала ниже, чем нижняя поверхность по меньшей мере одной структуры верхнего затвора.8. The method for manufacturing a non-volatile memory device according to claim 5, wherein the outer surfaces of the first and second portions of the etched layer of dielectric material are lower than the bottom surface of at least one top gate structure. 9. Способ производства энергонезависимого запоминающего устройства по п. 5, в котором первая и вторая части протравленного слоя диэлектрического материала отстоят от боковых стенок по меньшей мере одной структуры верхнего затвора.9. The method for manufacturing a non-volatile memory device according to claim 5, wherein the first and second portions of the etched layer of dielectric material are spaced from the side walls of at least one top gate structure. 10. Способ производства энергонезависимого запоминающего устройства по п. 1, в котором часть протравленного слоя диэлектрического материала, расположенная между по меньшей мере одной структурой верхнего затвора и подложкой, покрывает латеральную боковую стенку по меньшей мере одного плавающего затвора.10. The method for manufacturing a non-volatile memory device according to claim 1, wherein a part of the etched layer of dielectric material located between at least one upper gate structure and the substrate covers the lateral side wall of at least one floating gate. 11. Способ производства энергонезависимого запоминающего устройства по п. 1, дополнительно содержащий этапы, на которых:11. A method for manufacturing a non-volatile storage device according to claim 1, further comprising the steps of: выравнивают слой диэлектрического материала перед травлением слоя диэлектрического материала; иleveling the layer of dielectric material before etching the layer of dielectric material; And формируют протравленный слой диэлектрического материала с верхней плоской поверхностью путем травления слоя диэлектрического материала.forming an etched layer of dielectric material with an upper flat surface by etching the layer of dielectric material. 12. Способ производства энергонезависимого запоминающего устройства по п. 1, в котором слой диэлектрического материала представляет собой конформный слой.12. The non-volatile memory manufacturing method of claim 1, wherein the dielectric material layer is a conformal layer. 13. Способ производства энергонезависимого запоминающего устройства по п. 12, в котором протравленный слой диэлектрического материала содержит структуру в форме прокладки, покрывающую криволинейную боковую стенку по меньшей мере одного плавающего затвора.13. The method of manufacturing a non-volatile memory device according to claim 12, wherein the etched layer of dielectric material comprises a spacer-like structure covering a curved side wall of at least one floating gate. 14. Способ производства энергонезависимого запоминающего устройства по п. 1, в котором ширина по меньшей мере одной структуры верхнего затвора меньше ширины вспомогательного затвора.14. The non-volatile memory manufacturing method according to claim 1, wherein the width of at least one upper gate structure is smaller than the width of the auxiliary gate. 15. Способ производства энергонезависимого запоминающего устройства по п. 1, в котором часть протравленного слоя диэлектрического материала располагается между вспомогательным затвором и по меньшей мере одной структурой верхнего затвора.15. The non-volatile memory manufacturing method of claim 1, wherein a portion of the etched layer of dielectric material is interposed between the auxiliary gate and at least one upper gate structure. 16. Способ производства энергонезависимого запоминающего устройства по п. 1, дополнительно содержащий этап, на котором удаляют протравленный слой диэлектрического материала для вскрытия нижней поверхности по меньшей мере одной структуры верхнего затвора.16. The method for manufacturing a non-volatile memory device according to claim 1, further comprising removing the etched layer of dielectric material to expose the bottom surface of at least one top gate structure. 17. Способ производства энергонезависимого запоминающего устройства по п. 16, дополнительно содержащий этап, на котором формируют структуру среднего затвора на по меньшей мере одном плавающем затворе после формирования по меньшей мере одной структуры верхнего затвора, при этом часть структуры среднего затвора располагают по меньшей мере между одной структурой верхнего затвора и подложкой.17. The method for manufacturing a non-volatile memory device according to claim 16, further comprising forming a middle gate structure on at least one floating gate after forming at least one top gate structure, wherein a part of the middle gate structure is located at least between one upper gate structure and substrate. 18. Способ производства энергонезависимого запоминающего устройства по п. 17, в котором криволинейная боковая стенка по меньшей мере одного плавающего затвора покрыта структурой среднего затвора.18. The non-volatile memory manufacturing method of claim 17, wherein the curved side wall of the at least one floating gate is covered with a middle gate structure. 19. Способ производства энергонезависимого запоминающего устройства по п. 17, в котором структура среднего затвора содержит межзатворный диэлектрик и управляющий затвор и межзатворный диэлектрик непрерывно располагают на нижней поверхности по меньшей мере одной структуры верхнего затвора и латеральной боковой стенки по меньшей мере одного плавающего затвора.19. The method for manufacturing a non-volatile memory device according to claim 17, wherein the middle gate structure comprises an intergate dielectric and a control gate and an intergate dielectric are continuously disposed on the lower surface of at least one upper gate structure and the lateral side wall of at least one floating gate. 20. Способ производства энергонезависимого запоминающего устройства по п. 1, дополнительно содержащий этап, на котором формируют общую область истока в подложке после формирования по меньшей мере одной многослойной структуры, при этом по меньшей мере одна многослойная структура содержит две многослойные структуры, по меньшей мере один плавающий затвор содержит два плавающих затвора, и по меньшей мере одна структура верхнего затвора содержит две структуры верхнего затвора,20. The method for manufacturing a non-volatile memory device according to claim 1, further comprising forming a common source region in the substrate after forming at least one multilayer structure, wherein at least one multilayer structure contains two multilayer structures, at least one the floating gate contains two floating gates, and at least one top gate structure contains two top gate structures, при этом энергонезависимая память содержит две ячейки памяти, содержащие две многослойные структуры, два плавающих затвора, две структуры верхнего затвора и общую область истока, и эти две ячейки памяти зеркально симметричны друг другу. wherein the non-volatile memory contains two memory cells containing two multilayer structures, two floating gates, two upper gate structures and a common source area, and these two memory cells are mirror symmetrical to each other.
RU2022126749A 2022-01-18 2022-10-14 Non-volatile memory device manufacturing method RU2790414C1 (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US17/578,414 2022-01-18

Publications (1)

Publication Number Publication Date
RU2790414C1 true RU2790414C1 (en) 2023-02-20

Family

ID=

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2297625C1 (en) * 2005-09-14 2007-04-20 Сергей Анатольевич Ермаков Electrolytic memory cell for electronic memorizing devices and method for manufacturing said devices

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2297625C1 (en) * 2005-09-14 2007-04-20 Сергей Анатольевич Ермаков Electrolytic memory cell for electronic memorizing devices and method for manufacturing said devices

Similar Documents

Publication Publication Date Title
US6768161B2 (en) Semiconductor device having floating gate and method of producing the same
KR100621628B1 (en) Non-volatile memory cells and methods of the same
US7592665B2 (en) Non-volatile memory devices having floating gates
US7371638B2 (en) Nonvolatile memory cells having high control gate coupling ratios using grooved floating gates and methods of forming same
US20070047304A1 (en) Non-volatile semiconductor memory device and method of manufacturing the same
US8956943B2 (en) Method for manufacturing non-volatile memory
US7049189B2 (en) Method of fabricating non-volatile memory cell adapted for integration of devices and for multiple read/write operations
US20100038702A1 (en) Nonvolatile memory device and methods of forming the same
RU2790414C1 (en) Non-volatile memory device manufacturing method
TWI543303B (en) Non-volatile memory cell and fabricating method thereof
KR20050068764A (en) Method for manufacturing semiconductor devices
KR20100080243A (en) Semiconductor device and fabricating method thereof
CN111180447B (en) Nonvolatile memory and method of manufacturing the same
RU2807966C1 (en) Non-volatile memory device
KR100654359B1 (en) Method for fabricating nonvolatible memory device
US20230232623A1 (en) Method of manufacturing non-volatile memory device
KR20230031334A (en) Split gate having erase gate disposed over word line gate, 2-bit non-volatile memory cell, and manufacturing method thereof
US20230320088A1 (en) Non-volatile memory device
KR100642383B1 (en) Flash memory device having improved erase efficiency and method of fabricating the same
KR100559523B1 (en) Method for manufacturing flash memory cell
US20050145920A1 (en) Non-volatile memory and fabricating method thereof
KR20060089530A (en) Flash memory cell having a half recessed floating-gate and method of fabricating the same
US20080197402A1 (en) Methods of Forming Nonvolatile Memory Devices and Memory Devices Formed Thereby
TW202332011A (en) Non-volatile memory device
KR100339420B1 (en) Method for fabricating semiconductor memory device