RU2779068C1

RU2779068C1 - Fluid ejection apparatuses including a first memory and a second memory

Info

Publication number: RU2779068C1
Application number: RU2021122472A
Authority: RU
Inventors: Боон Бинг НГ
Original assignee: Хьюлетт-Паккард Дивелопмент Компани, Л.П.
Filing date: 2019-04-19
Publication date: 2022-08-31

Abstract

FIELD: engineering.

SUBSTANCE: integrated circuit for actuating multiple fluid activation apparatuses includes multiple lines of first data, a line of second data, a first memory element, and a second memory element. The first memory element unlocks in response to the first data in the multiple lines of first data. The second memory element unlocks in response to the second data in the line of second data.

EFFECT: ensured fluid ejection.

13 cl, 15 dwg

Description

ПРЕДПОСЫЛКИ ИЗОБРЕТЕНИЯBACKGROUND OF THE INVENTION

[0001] Система струйной печати в качестве одного примера системы выброса текучей среды может включать в себя печатающую головку, источник чернил, который подает жидкие чернила в печатающую головку, и электронный контроллер, который управляет печатающей головкой. Печатающая головка в качестве одного примера устройства выброса текучей среды выбрасывает капли чернил через множество сопел или дюз и к носителю печати, такому как лист бумаги, для печати на носителе печати. В некоторых примерах дюзы располагаются в по меньшей мере одном столбце или массиве, благодаря чему надлежащим образом упорядоченный выброс чернил из дюз позволяет печатать знаки или другие изображения на носителе печати, когда печатающая головка и носитель печати перемещаются относительно друг друга.[0001] An inkjet printing system, as one example of a fluid ejection system, may include a print head, an ink source that supplies liquid ink to the print head, and an electronic controller that controls the print head. The print head, as one example of a fluid ejection device, ejects ink droplets through a plurality of nozzles or nozzles and toward a print medium, such as a sheet of paper, for printing on the print medium. In some examples, the nozzles are arranged in at least one column or array such that the properly ordered ejection of ink from the nozzles allows characters or other images to be printed on the print media as the print head and print media move relative to each other.

КРАТКОЕ ОПИСАНИЕ ЧЕРТЕЖЕЙBRIEF DESCRIPTION OF THE DRAWINGS

[0002] Фиг. 1 - блок-схема, иллюстрирующая один пример системы выброса текучей среды.[0002] FIG. 1 is a block diagram illustrating one example of a fluid ejection system.

[0003] Фиг. 2 - примерная схема, иллюстрирующая один пример устройства выброса текучей среды.[0003] FIG. 2 is an exemplary diagram illustrating one example of a fluid ejection device.

[0004] Фиг. 3 - блок-схема, иллюстрирующая один пример схемы (цепи), включающей в себя первую память и вторую память устройства выброса текучей среды.[0004] FIG. 3 is a block diagram illustrating one example of a circuit including a first memory and a second memory of a fluid ejection device.

[0005] Фиг. 4 - блок-схема, иллюстрирующая другой пример схемы, включающей в себя первую память и вторую память устройства выброса текучей среды.[0005] FIG. 4 is a block diagram illustrating another example of a circuit including a first memory and a second memory of a fluid ejection device.

[0006] Фиг. 5 - примерная схема, иллюстрирующая один пример схемы, включающей в себя элемент памяти устройства выброса текучей среды.[0006] FIG. 5 is an exemplary diagram illustrating one example of a circuit including a memory element of a fluid ejection device.

[0007] Фиг. 6 - примерная схема, иллюстрирующая другой пример схемы, включающей в себя элемент памяти устройства выброса текучей среды.[0007] FIG. 6 is an exemplary diagram illustrating another example of a circuit including a memory element of a fluid ejection device.

[0008] Фиг. 7A - примерная схема, иллюстрирующая один пример схемы, включающей в себя множество элементов памяти устройства выброса текучей среды.[0008] FIG. 7A is an exemplary diagram illustrating one example of a circuit including a plurality of memory elements of a fluid ejection device.

[0009] Фиг. 7B - примерная схема, иллюстрирующая другой пример схемы, включающей в себя множество элементов памяти устройства выброса текучей среды.[0009] FIG. 7B is an exemplary diagram illustrating another example of a circuit including a plurality of memory elements of a fluid ejection device.

[0010] Фиг. 8A-8B - примерные схемы, иллюстрирующие один пример схемы, включающей в себя множество элементов памяти и множество устройств активации текучей среды устройства выброса текучей среды.[0010] FIG. 8A-8B are exemplary diagrams illustrating one example of a circuit including a plurality of memory elements and a plurality of fluid activation devices of a fluid ejection device.

[0011] Фиг. 9A - примерная схема, иллюстрирующая один пример схемы, включающей в себя первую память, вторую память и устройства активации текучей среды.[0011] FIG. 9A is an exemplary diagram illustrating one example of a circuit including first memory, second memory, and fluid activation devices.

[0012] Фиг. 9B - примерная схема, иллюстрирующая другой пример схемы, включающей в себя первую память, вторую память и устройства активации текучей среды.[0012] FIG. 9B is an exemplary diagram illustrating another example of a circuit including first memory, second memory, and fluid activation devices.

[0013] Фиг. 10A и 10B - временные диаграммы, иллюстрирующие один пример работы схемы по фиг. 9B.[0013] FIG. 10A and 10B are timing diagrams illustrating one example of the operation of the circuit of FIG. 9b.

[0014] Фиг. 11A и 11B - временные диаграммы, иллюстрирующие другой пример работы схемы по фиг. 9B.[0014] FIG. 11A and 11B are timing diagrams illustrating another example of the operation of the circuit of FIG. 9b.

[0015] Фиг. 12 - блок-схема, иллюстрирующая один пример системы выброса текучей среды.[0015] FIG. 12 is a block diagram illustrating one example of a fluid ejection system.

[0016] Фиг. 13A-13D - блок-схемы последовательности операций, иллюстрирующие один пример способа осуществления доступа к первой памяти и второй памяти устройства выброса текучей среды.[0016] FIG. 13A-13D are flowcharts illustrating one example of a method for accessing a first memory and a second memory of a fluid ejection device.

[0017] Фиг. 14A-14B - блок-схемы последовательности операций, иллюстрирующие один пример способа осуществления доступа к памяти устройства выброса текучей среды.[0017] FIG. 14A-14B are flowcharts illustrating one example of a method for accessing the memory of a fluid ejection device.

[0018] Фиг. 15A-15B - блок-схемы последовательности операций, иллюстрирующие другой пример способа осуществления доступа к памяти устройства выброса текучей среды.[0018] FIG. 15A-15B are flowcharts illustrating another example of a method for accessing the memory of a fluid ejection device.

ПОДРОБНОЕ ОПИСАНИЕDETAILED DESCRIPTION

[0019] В нижеследующем подробном описании выполнена ссылка на прилагаемые чертежи, которые составляют его часть, и на которых в порядке иллюстрации показаны конкретные примеры практической реализации раскрытия. Следует понимать, что можно использовать другие примеры и выполнять конструктивные или логические изменения, не выходя за рамки настоящего раскрытия. Поэтому нижеследующее подробное описание не следует рассматривать в ограничительном смысле, и объем настоящего раскрытия характеризуется прилагаемой формулой изобретения. Следует понимать, что признаки различных описанных здесь примеров можно комбинировать частично или полностью, если конкретно не указано иное.[0019] In the following detailed description, reference is made to the accompanying drawings, which form a part of it, and which, by way of illustration, show specific examples of the practical implementation of the disclosure. It should be understood that other examples may be used and design or logical changes may be made without departing from the scope of the present disclosure. Therefore, the following detailed description should not be considered in a limiting sense, and the scope of the present disclosure is defined by the appended claims. It should be understood that features of the various examples described herein may be combined, in part or in full, unless specifically indicated otherwise.

[0020] Как использовано здесь, “логически высокий” сигнал представляет собой сигнал логической “1” или “включено” или сигнал, имеющий напряжение, примерно равное питанию логики, подаваемому на интегральную схему (например, от около 1,8 В до 15 В, такому как 5,6 В). Как использовано здесь, “логически низкий” сигнал представляет собой сигнал логического “0” или “выключено” или сигнал, имеющий напряжение, примерно равное заземлению питания логики для питания логики, подаваемого на интегральную схему (например, около 0 В).[0020] As used herein, a "logic high" signal is a logic "1" or "on" signal, or a signal having a voltage approximately equal to the logic power supplied to the integrated circuit (for example, from about 1.8 V to 15 V , such as 5.6 V). As used herein, a "logic low" signal is a logic "0" or "off" signal, or a signal having a voltage approximately equal to the logic power ground for logic power supplied to the integrated circuit (eg, about 0 V).

[0021] Печатающая головка для использования в системе печати может включать в себя сопла, которые активируются, вызывая выброс капель текучей среды для печати из соответствующих сопел. Каждое сопло включает в себя устройство активации текучей среды. Устройства активации текучей среды, будучи активированы, вызывают выброс капель текучей среды для печати соответствующими соплами. В одном примере каждое устройство активации текучей среды включает в себя нагревательный элемент (например, терморезистор), который, будучи активирован, выделяет тепло, испаряя текучую среду для печати в камере возбуждения сопла. Испарение текучей среды для печати вызывает выброс капли текучей среды для печати из сопла. В других примерах каждое устройство активации текучей среды включает в себя пьезоэлектрический элемент. Будучи активирован, пьезоэлектрический элемент прилагает силу для выброса капли текучей среды для печати из сопла. В других примерах среды для выброса текучей среды из сопла можно использовать другие типы устройств активации текучей среды.[0021] A print head for use in a printing system may include nozzles that are activated to cause droplets of printing fluid to be ejected from the respective nozzles. Each nozzle includes a fluid activation device. The fluid activation devices, when activated, cause droplets of printing fluid to be ejected from the respective nozzles. In one example, each fluid activation device includes a heating element (eg, a thermistor) that, when activated, generates heat to vaporize the print fluid in the excitation chamber of the nozzle. Evaporation of the printing fluid causes a drop of printing fluid to be ejected from the nozzle. In other examples, each fluid activation device includes a piezoelectric element. When activated, the piezoelectric element exerts force to eject a drop of printing fluid from the nozzle. In other media examples, other types of fluid activation devices may be used to eject fluid from the nozzle.

[0022] Система печати может быть системой двумерной (2D) или трехмерной (3D) печати. Система 2D-печати распределяет текучую среду для печати, такую как чернила, формируя изображения на носителях печати, таких как бумажные носители или носители печати других типов. Система 3D-печати формирует 3D-объект путем осаждения последовательных слоев модельного материала. Текучие среды для печати, распределяемые из системы 3D-печати, могут включать в себя чернила, а также агенты, используемые для сплавления порошков слоя модельного материала, детали слоя модельного материала (например, путем задания краев или форм слоя модельного материала) и т.д.[0022] The printing system may be a two-dimensional (2D) or three-dimensional (3D) printing system. A 2D printing system dispenses a printing fluid such as ink by forming images on print media such as paper or other types of print media. The 3D printing system forms a 3D object by depositing successive layers of model material. Printing fluids dispensed from the 3D printing system may include inks, as well as agents used to fuse powders of the 3D layer, details of the 3D layer (for example, by defining the edges or shapes of the 3D layer), etc. .

[0023] Как использовано здесь, термин “печатающая головка” относится в общем случае к матрице печатающей головки или узлу, который включает в себя множественные матрицы, установленные на опорной конструкции. Матрица (также называемая “кристаллом интегральной схемы” (матрицей с интегральной схемой)) включает в себя подложку, на которой обеспечиваются различные слои, образующие сопла и/или схему управления, управляющую выбросом текучей среды из сопел.[0023] As used herein, the term “printhead” refers generally to a printhead array or assembly that includes multiple arrays mounted on a support structure. The array (also referred to as an "integrated circuit chip" (integrated circuit array)) includes a substrate on which various layers forming nozzles and/or a control circuit controlling ejection of fluid from the nozzles are provided.

[0024] Хотя в некоторых примерах выполнена ссылка на печатающую головку для использования в системе печати, отметим, что методы или механизмы настоящего раскрытия применимы к другим типам устройств выброса текучей среды, используемым в областях применения, не связанных с печатью, которые способны распределять текучие среды через сопла. Примеры таких других типов устройств выброса текучей среды включают в себя используемые в системах регистрации текучей среды, медицинских системах, транспортных средствах, системах управления потоком текучей среды и т.д.[0024] While reference is made in some examples to a print head for use in a printing system, note that the methods or mechanisms of this disclosure are applicable to other types of fluid ejection devices used in non-printing applications that are capable of dispensing fluids. through nozzles. Examples of such other types of fluid ejection devices include those used in fluid detection systems, medical systems, vehicles, fluid flow control systems, and the like.

[0025] По мере того, как устройства, включающие в себя матрицы печатающей головки или другие типы матриц выброса текучей среды, продолжают уменьшаться в размерах, число сигнальных линий, используемых для управления схемой устройства, может отрицательно влиять на общий размер устройства. Большое число сигнальных линий может приводить к использованию большого числа сигнальных площадок (называемых “контактными площадками” или «столбиковыми выводами»), которые используются для электрического соединения сигнальных линий с внешними линиями. Добавление элементов к устройствам выброса текучей среды может приводить к использованию увеличенного числа сигнальных линий (и соответствующих контактных площадок), которые могут занимать ценное пространство на матрице. Примеры дополнительных элементов, которые могут добавляться к устройству выброса текучей среды, включают в себя запоминающие устройства.[0025] As devices incorporating print head arrays or other types of fluid ejection arrays continue to shrink in size, the number of signal lines used to drive the device circuitry can adversely affect the overall size of the device. A large number of signal lines can result in the use of a large number of signal pads (called “pads” or “bumps”) that are used to electrically connect the signal lines to external lines. Adding elements to fluid ejection devices can result in the use of an increased number of signal lines (and associated pads) that can take up valuable die space. Examples of additional elements that may be added to the fluid ejection device include storage devices.

[0026] Соответственно, здесь раскрыты различные примерные схемы устройства выброса текучей среды (которое включает в себя одну матрицу или множественные матрицы), которые могут совместно использовать линии управления и данных для уменьшения числа сигнальных линий устройства выброса текучей среды. Как использовано здесь, термин “линия” означает электрический проводник (или, альтернативно, несколько электрических проводников), который можно использовать для переноса сигнала (или множественных сигналов).[0026] Accordingly, various exemplary fluid ejection device circuits (which include single array or multiple arrays) are disclosed herein that can share control and data lines to reduce the number of fluid ejection device signal lines. As used here, the term "line" means an electrical conductor (or, alternatively, multiple electrical conductors) that can be used to carry a signal (or multiple signals).

[0027] Фиг. 1 представляет собой блок-схему, иллюстрирующую один пример системы 100 выброса текучей среды. Система 100 выброса текучей среды включает в себя контроллер 102 выброса текучей среды и устройство 106 выброса текучей среды. Контроллер 102 выброса текучей среды подключен с возможностью обмена данными к устройству 106 выброса текучей среды через множество линий 104 управления. Устройство 106 выброса текучей среды может включать в себя схему 108 управления, устройства 110 активации текучей среды, первую память 112 и вторую память 114. Схема 108 управления электрически подключена к устройствам 110 активации текучей среды, первой памяти 112 и второй памяти 114.[0027] FIG. 1 is a block diagram illustrating one example of a fluid ejection system 100. Fluid ejection system 100 includes a fluid ejection controller 102 and a fluid ejection device 106 . The fluid release controller 102 is communicatively connected to the fluid release device 106 via a plurality of control lines 104 . Fluid ejection device 106 may include control circuit 108, fluid activation devices 110, first memory 112, and second memory 114. Control circuit 108 is electrically connected to fluid activation devices 110, first memory 112, and second memory 114.

[0028] Контроллер 102 выброса текучей среды отделен от устройства 106 выброса текучей среды. Контроллер 102 выброса текучей среды может включать в себя процессор, специализированную интегральную схему (ASIC) или другую подходящую логическую схему для управления устройством 106 выброса текучей среды через линии 104 управления. Например, в системе печати контроллер 102 выброса текучей среды может быть контроллером привода печатающей головки, который составляет часть системы печати, тогда как устройство 106 выброса текучей среды может быть кристаллом интегральной схемы печатающей головки, который составляет часть картриджа печати (который включает в себя чернила или другой агент) или часть другой конструкции.[0028] The fluid ejection controller 102 is separate from the fluid ejection device 106 . Fluid release controller 102 may include a processor, application specific integrated circuit (ASIC), or other suitable logic circuit for controlling fluid release device 106 via control lines 104. For example, in a printing system, the fluid ejection controller 102 may be a printhead actuator controller that forms part of the printing system, while the fluid ejection device 106 may be a printhead IC chip that forms part of a print cartridge (which includes ink or another agent) or part of another structure.

[0029] Устройства 110 активации текучей среды устройства 106 выброса текучей среды может включать в себя массив сопел, которые являются выборочно управляемыми для распределения текучей среды. Первая память 112 может включать в себя память ID, используемую для хранения данных идентификации и/или другой информации об устройстве 106 выброса текучей среды, такую, чтобы однозначно идентифицировать устройство 106 выброса текучей среды. Вторая память 114 может включать в себя память возбуждения, используемую для хранения данных, относящихся к устройствам 110 активации текучей среды, где данные могут включать в себя любое или некоторую комбинацию из следующих, в качестве примеров: положение матрицы (кристалла), информация о регионе, информация кодирования веса капли, аутентификационная информация, данные для разблокирования или блокирования выбранных устройств активации текучей среды и т.д.[0029] The fluid activation devices 110 of the fluid ejection device 106 may include an array of nozzles that are selectively controllable for fluid distribution. The first memory 112 may include an ID memory used to store identification data and/or other information about the fluid ejection device 106 such as to uniquely identify the fluid ejection device 106. The second memory 114 may include a drive memory used to store data related to the fluid activation devices 110, where the data may include any or some combination of the following, as examples: die position, region information, droplet weight encoding information, authentication information, data for unlocking or locking selected fluid activation devices, etc.

[0030] Первая память 112 и вторая память 114 могут быть реализованы с помощью отличающихся блоков памяти с образованием смешанной компоновки памяти. Первая память 112 может быть реализована с помощью энергонезависимой памяти, такой как электрически программируемая постоянная память (EPROM). Вторая память 114 может быть реализована с помощью энергонезависимой памяти, такой как память на плавких перемычках, где память на плавких перемычках включает в себя массив плавких перемычек, которые могут выборочно пережигаться (или не пережигаться) для программирования данных во вторую память 114. Хотя выше перечислены конкретные примеры типов памяти, отметим, что в других примерах первая память 112 и вторая память 114 могут быть реализованы с помощью других типов памяти. В некоторых примерах первая память 112 и вторая память 114 могут быть реализованы с помощью одинакового типа памяти.[0030] The first memory 112 and the second memory 114 may be implemented with different memory blocks to form a mixed memory layout. The first memory 112 may be implemented with non-volatile memory such as electrically programmable read-only memory (EPROM). The second memory 114 may be implemented with a non-volatile memory such as a fusible link memory, where the fusible link memory includes an array of fusible links that can be selectively fuse (or not fuse) to program data into the second memory 114. Although listed above specific examples of memory types, note that in other examples, the first memory 112 and the second memory 114 may be implemented using other types of memory. In some examples, first memory 112 and second memory 114 may be implemented using the same type of memory.

[0031] В одном примере устройства 110 активации текучей среды, первая память 112 и вторая память 114 устройства 106 выброса текучей среды могут формироваться на общем кристалле (т.е. матрице выброса текучей среды). В другом примере устройства 110 активации текучей среды могут быть реализованы на одном кристалле (т.е. матрице выброса текучей среды), тогда как первая память 112 и вторая память 114 могут быть реализованы на отдельном кристалле (или соответствующих отдельных кристаллах). Например, первая память 112 и вторая память 114 могут формироваться на втором кристалле, который отделен от матрицы выброса текучей среды, или, альтернативно, первая память 112 и вторая память 114 могут формироваться на соответствующих разных кристаллах, отдельных от матрицы выброса текучей среды. В других примерах часть первой памяти 112 может находиться на одном кристалле, а другая часть первой памяти 112 может находиться на другом кристалле. Аналогично, часть второй памяти 114 может находиться на одном кристалле, а другая часть второй памяти 114 может находиться на другом кристалле.[0031] In one example of the fluid activation device 110, the first memory 112 and the second memory 114 of the fluid ejection device 106 may be formed on a common chip (ie, a fluid ejection matrix). In another example, fluid activation devices 110 may be implemented on a single chip (ie, fluid ejection matrix), while first memory 112 and second memory 114 may be implemented on a separate chip (or respective separate chips). For example, first memory 112 and second memory 114 may be formed on a second chip that is separate from the fluid ejection matrix, or alternatively, first memory 112 and second memory 114 may be formed on respective different chips separate from the fluid ejection matrix. In other examples, a portion of the first memory 112 may reside on one chip and another portion of the first memory 112 may reside on a different chip. Likewise, part of the second memory 114 may reside on one chip and another portion of the second memory 114 may reside on a different chip.

[0032] Схема 108 управления управляет работой устройств 110 активации текучей среды, первой памяти 112 и второй памяти 114 на основании сигналов управления, принимаемых через линии 104 управления. Линии (шины) 104 управления включают в себя линию возбуждения, линию CSYNC, линию выбора, линию адресных данных, линию ID, линию тактового сигнала и другие линии. В других примерах могут иметься множественные линии возбуждения и/или множественные линии выбора, и/или множественные линии адресных данных. Схема 108 управления может выбирать устройства 110 активации текучей среды или вторую память 114 на основании сигнала ID на линии ID. Линия ID также может использоваться для осуществления доступа к первой памяти 112 для операций считывания и/или записи. К элементам памяти первой памяти 112 можно обращаться на основании сигналов выбора и данных на линиях выбора и адресных данных.[0032] The control circuit 108 controls the operation of the fluid activation devices 110, the first memory 112, and the second memory 114 based on the control signals received via the control lines 104. Control lines (buses) 104 include a drive line, a CSYNC line, a select line, an address data line, an ID line, a clock signal line, and other lines. In other examples, there may be multiple drive lines and/or multiple select lines and/or multiple address data lines. The control circuit 108 may select the fluid activation devices 110 or the second memory 114 based on the ID signal on the ID line. The ID line may also be used to access the first memory 112 for read and/or write operations. The memory elements of the first memory 112 can be accessed based on the selection signals and data on the selection lines and address data.

[0033] Линия возбуждения используется для управления активацией устройств 110 активации текучей среды, когда устройства 110 активации текучей среды выбираются схемой 108 управления в ответ на первый логический уровень на линии ID. Сигнал возбуждения на линии возбуждения, когда он задан на первый логический уровень, вызывает активацию соответствующего устройства активации текучей среды (или устройства активации текучей среды), если к такому устройству активации текучей среды (или устройствам активации текучей среды) обращаются на основании сигналов выбора и данных на линиях выбора и адресных данных. Если сигнал возбуждения задан на второй логический уровень, отличный от первого логического уровня, то устройство активации текучей среды (или устройства активации текучей среды) не активируются. Линия возбуждения также может использоваться для осуществления доступа ко второй памяти 114 для операций считывания и/или записи, когда вторая память 114 выбирается схемой 108 управления в ответ на второй логический уровень на линии ID. К элементам памяти второй памяти 114 можно обращаться на основании сигналов выбора и данных на линиях выбора и адресных данных.[0033] The drive line is used to control the activation of the fluid activation devices 110 when the fluid activation devices 110 are selected by the control circuit 108 in response to the first logic level on the ID line. The drive signal on the drive line, when set to the first logic level, causes the corresponding fluid activation device (or fluid activation device) to be activated if such fluid activation device (or fluid activation devices) is accessed based on the selection signals and data. on the selection lines and address data. If the drive signal is set to a second logic level other than the first logic level, then the fluid activation device (or fluid activation devices) is not activated. The drive line can also be used to access the second memory 114 for read and/or write operations when the second memory 114 is selected by the control circuit 108 in response to the second logic level on the ID line. The memory elements of the second memory 114 can be accessed based on the selection signals and data on the selection lines and address data.

[0034] Сигнал CSYNC используется для инициирования адреса (называемого Ax и Ay) в устройстве 106 выброса текучей среды. Линию выбора можно использовать для выбора определенных устройств активации текучей среды или элементов памяти. Линию адресных данных можно использовать для переноса бита адреса (или битов адреса) на адрес конкретного устройства активации текучей среды или элемента памяти (или конкретной группы устройств активации текучей среды или группы элементов памяти). Линию тактового сигнала можно использовать для переноса тактового сигнала для схемы 108 управления.[0034] The CSYNC signal is used to initiate an address (referred to as Ax and Ay) in the fluid ejection device 106 . The selection line can be used to select specific fluid activation devices or memory elements. The address data line can be used to carry an address bit (or address bits) to the address of a particular fluid activator or memory element (or a particular group of fluid activators or a group of memory elements). The clock signal line can be used to carry the clock signal for the control circuit 108 .

[0035] В соответствии с некоторыми реализациями настоящего раскрытия для повышения гибкости и уменьшения числа площадок ввода/вывода (I/O), которые нужно обеспечивать на устройстве 106 выброса текучей среды, каждая из линии возбуждения и линии ID осуществляет как первичные, так и вторичные задачи. Как указано выше, первичная задача линии возбуждения состоит в активации выбранного устройства (устройств) 110 активации текучей среды. Вторичная задача линии возбуждения состоит в передаче данных второй памяти 114. Таким образом может обеспечиваться тракт передачи данных между контроллером 102 выброса текучей среды и второй памятью 114 (по линии возбуждения) без необходимости обеспечения отдельной линии данных между контроллером 102 выброса текучей среды и устройством 106 выброса текучей среды.[0035] In accordance with some implementations of the present disclosure, in order to increase flexibility and reduce the number of input / output (I / O) sites that need to be provided on the fluid ejection device 106, each of the drive line and the ID line performs both primary and secondary tasks. As stated above, the primary task of the drive line is to activate the selected fluid activation device(s) 110 . The secondary purpose of the drive line is to transfer data to the second memory 114. In this way, a data path can be provided between the fluid release controller 102 and the second memory 114 (via the drive line) without the need to provide a separate data line between the fluid release controller 102 and the release device 106 fluid.

[0036] Первичная задача линии ID состоит в передаче данных первой памяти 112. Вторичная задача линии ID состоит в побуждении схемы 108 управления разблокировать либо устройства 110 активации текучей среды, либо вторую память 114. Таким образом общую линию возбуждения можно использовать для управления активацией устройств 110 активации текучей среды и для передачи данных второй памяти 114, где линию ID можно использовать для выбора, когда устройства 110 активации текучей среды управляются линией возбуждения и когда линию возбуждения можно использовать для передачи данных второй памяти 114.[0036] The primary purpose of the ID line is to transmit data to the first memory 112. The secondary purpose of the ID line is to cause the control circuit 108 to unlock either the fluid activation devices 110 or the second memory 114. Thus, a common drive line can be used to control the activation of the devices 110 fluid activation and to transmit data to the second memory 114, where the ID line can be used to select when the fluid activation devices 110 are driven by the drive line and when the drive line can be used to transfer data to the second memory 114.

[0037] Фиг. 2 представляет собой примерную схему, более подробно иллюстрирующую один пример устройства 106 выброса текучей среды по фиг. 1. Устройство 106 выброса текучей среды включает в себя устройства 110 активации текучей среды, первую память 112, вторую память 114, защелки 130 и 132, декодер 134 сдвигового регистра, генератор 136 адресов, линию 140 возбуждения, линию 142 ID и переключатели 144, 146, 148 и 150. В одном примере линия 140 возбуждения и линия 142 ID составляют часть линий 104 управления по фиг. 1. Защелки 130 и 132, декодер 134 сдвигового регистра, генератор 136 адресов и переключатели 144, 146, 148 и 150 могут входить в состав схемы 108 управления по фиг. 1.[0037] FIG. 2 is an exemplary diagram illustrating in more detail one example of the fluid ejection device 106 of FIG. 1. Fluid ejection device 106 includes fluid activation devices 110, first memory 112, second memory 114, latches 130 and 132, shift register decoder 134, address generator 136, drive line 140, ID line 142, and switches 144, 146 , 148, and 150. In one example, drive line 140 and ID line 142 form part of control lines 104 of FIG. 1. Latches 130 and 132, shift register decoder 134, address generator 136, and switches 144, 146, 148, and 150 may be included in control circuit 108 of FIG. one.

[0038] Линия 142 ID электрически подключена ко входу защелки 130, входу защелки 132 и к первой памяти 112. Линия 140 возбуждения электрически подключена к одной стороне переключателя 146 и к устройствам 110 активации текучей среды. Выход защелки 130 электрически подключен ко входу управления переключателя 146. Другая сторона переключателя 146 электрически подключена ко второй памяти 114. Выход защелки 132 электрически подключен ко входу управления переключателя 148. Переключатель 148 электрически подключен между второй памятью 114 и общим узлом или узлом 152 заземления. Переключатель 150 электрически подключен между устройствами 110 активации текучей среды и общим узлом или узлом 152 заземления. Выход генератора 136 адресов электрически подключен ко входу управления переключателя 148 и входу управления переключателя 150. Выход сдвигового регистра 134 электрически подключен ко входу управления переключателя 144. Переключатель 144 электрически подключен между первой памятью 112 и общим узлом или узлом 152 заземления.[0038] ID line 142 is electrically connected to latch input 130, latch input 132, and first memory 112. Drive line 140 is electrically connected to one side of switch 146 and to fluid activation devices 110. The output of the latch 130 is electrically connected to the control input of the switch 146. The other side of the switch 146 is electrically connected to the second memory 114. The output of the latch 132 is electrically connected to the control input of the switch 148. The switch 148 is electrically connected between the second memory 114 and a common node or ground node 152. Switch 150 is electrically connected between fluid activation devices 110 and a common node or ground node 152. The output of the address generator 136 is electrically connected to the control input of the switch 148 and the control input of the switch 150. The output of the shift register 134 is electrically connected to the control input of the switch 144. The switch 144 is electrically connected between the first memory 112 and the common node or ground node 152.

[0039] Первая память 112 может включать в себя множество элементов памяти. Переключатель 144 может включать в себя множество переключателей, где каждый переключатель соответствует одному из элементов памяти первой памяти 112. Декодер 134 сдвигового регистра выбирает элемент памяти первой памяти 112 для осуществления доступа для считывания и/или записи путем замыкания переключателя 144, соответствующего выбранному элементу памяти. Декодер 134 сдвигового регистра блокирует элементы памяти первой памяти 112 путем размыкания переключателей 144, соответствующих заблокированным элементам памяти. Когда декодер 134 сдвигового регистра выбирает элемент памяти первой памяти 112, к этому элементу памяти можно осуществлять доступ для операций считывания и/или записи через линию 142 ID.[0039] The first memory 112 may include a plurality of memory elements. The switch 144 may include a plurality of switches, where each switch corresponds to one of the memory elements of the first memory 112. The shift register decoder 134 selects the memory element of the first memory 112 for read and/or write access by closing the switch 144 corresponding to the selected memory element. The shift register decoder 134 locks the memory elements of the first memory 112 by opening the switches 144 corresponding to the locked memory elements. When the shift register decoder 134 selects a memory element of the first memory 112, that memory element can be accessed for read and/or write operations via the ID line 142.

[0040] Защелка 130 принимает сигнал ID на линии 142 ID, фиксирует логический уровень сигнала ID и управляет переключателем 146 на основании фиксированного значения. В ответ на первый логический уровень (например, логически высокий) фиксированного значения защелка 130 включает переключатель 146. В ответ на второй логический уровень (например, логически низкий) фиксированного значения защелка 130 отключает переключатель 146. При замкнутом переключателе 146 вторая память 114 разблокируется для осуществления доступа для считывания и/или записи через линию 140 возбуждения. При разомкнутом переключателе 146 вторая память 114 блокируется.[0040] The latch 130 receives the ID signal on the ID line 142, latches the logic level of the ID signal, and controls the switch 146 based on the fixed value. In response to a first logic level (eg, logic high) of a fixed value, latch 130 turns on switch 146. In response to a second logic level (eg, logic low) of a fixed value, latch 130 deactivates switch 146. With switch 146 closed, second memory 114 is unlocked for execution. access for reading and/or writing through the line 140 excitation. When the switch 146 is open, the second memory 114 is blocked.

[0041] Вторая память 114 может включать в себя множество элементов памяти. Переключатель 148 может включать в себя множество переключателей, где каждый переключатель соответствует одному из элементов памяти второй памяти 114. Переключатель 150 может включать в себя множество переключателей, где каждый переключатель соответствует одному из устройств 110 активации текучей среды. Защелка 132 принимает сигнал ID на линии 142 ID, фиксирует инвертированный логический уровень сигнала ID и управляет переключателем 148 на основании фиксированного значения. В ответ на первый логический уровень (например, логически высокий) фиксированного значения защелка 132 блокирует переключатель 148 (т.е. предотвращает включение переключателя 148). В ответ на второй логический уровень (например, логически низкий) фиксированного значения защелка 132 разблокирует переключатель 148 (т.е. разрешает включить переключатель 148).[0041] The second memory 114 may include a plurality of memory elements. The switch 148 may include a plurality of switches, where each switch corresponds to one of the memory elements of the second memory 114. The switch 150 may include a plurality of switches, where each switch corresponds to one of the fluid activation devices 110. The latch 132 receives the ID signal on the ID line 142, latches the inverted logic level of the ID signal, and controls the switch 148 based on the fixed value. In response to a first logic level (eg, logic high) of a fixed value, latch 132 blocks switch 148 (ie, prevents switch 148 from being turned on). In response to a second logic level (eg, logic low) of the fixed value, latch 132 unlocks switch 148 (ie, allows switch 148 to be turned on).

[0042] Генератор 136 адресов генерирует сигналы Ax и Ay адреса для выбора элемента памяти второй памяти 114 или устройства 110 активации текучей среды. Выбор элемента памяти второй памяти 114 или устройства 110 активации текучей среды также может основываться на сигнале (D2) данных на линии адресных данных. Соответственно, как показано на фиг. 2 и более подробно описано ниже, переключателем 148 можно управлять на основании ID × D2 × AxAy, а переключателем 150 можно управлять на основании ID’ × D2 × AxAy. При разомкнутом переключателе 150, замкнутом переключателе 146 и замкнутом переключателе 148 доступ ко второй памяти 114 можно осуществлять для операций считывания и/или записи через линию 140 возбуждения. При разомкнутом переключателе 146, разомкнутом переключателе 148 и замкнутом переключателе 150 устройства 110 активации текучей среды могут активироваться через линию 140 возбуждения.[0042] The address generator 136 generates address signals Ax and Ay to select a memory element of the second memory 114 or the fluid activation device 110. The selection of the memory element of the second memory 114 or the fluid activation device 110 may also be based on the data signal (D2) on the address data line. Accordingly, as shown in FIG. 2 and described in more detail below, the switch 148 can be controlled based on ID×D2×AxAy, and the switch 150 can be controlled based on ID'×D2×AxAy. With switch 150 open, switch 146 closed, and switch 148 closed, second memory 114 can be accessed for read and/or write operations via drive line 140. With switch 146 open, switch 148 open, and switch 150 closed, fluid activation devices 110 may be activated via drive line 140.

[0043] Фиг. 3 представляет собой блок-схему, иллюстрирующую один пример схемы 200, включающей в себя первую память и вторую память устройства выброса текучей среды. В одном примере схема 200 составляет часть интегральной схемы для приведения в действие множества устройств активации текучей среды. Схема 200 включает в себя первую память 112 и вторую память 114. Первая память 112 включает в себя множество элементов 212₁-212_M первой памяти, где “M” - любое подходящее число элементов памяти. Вторая память 114 включает в себя множество элементов 214₁-214_N второй памяти, где “N” - любое подходящее число элементов памяти. Первая память 112 и вторая память 114 могут включать в себя одинаковое число элементов памяти или разное число элементов памяти.[0043] FIG. 3 is a block diagram illustrating one example of a circuit 200 including a first memory and a second memory of a fluid ejection device. In one example, circuit 200 forms part of an integrated circuit for actuating a plurality of fluid activation devices. Circuit 200 includes first memory 112 and second memory 114. First memory 112 includes a plurality of first memory elements 212 ₁ -212 _M , where "M" is any suitable number of memory elements. Second memory 114 includes a plurality of second memory elements 214 ₁ -214 _N , where “N” is any suitable number of memory elements. The first memory 112 and the second memory 114 may include the same number of memory elements or a different number of memory elements.

[0044] Схема 200 также включает в себя множество линий 216₁-216₃ первых данных (D1₁ - D1₃) и линию 218 вторых данных (D2). Линии 216₁-216₃ первых данных электрически подключены к первой памяти 112, и линия 218 вторых данных электрически подключена ко второй памяти 114. В одном примере линии 216₁-216₃ первых данных и линия 218 вторых данных составляют часть линий адресных данных линий 104 управления по фиг. 1. В этом примере элемент 212 памяти первой памяти 112 разблокируется в ответ на первые данные на множестве линий 216₁-216₃ первых данных, и элемент 214 памяти второй памяти 114 разблокируется в ответ на вторые данные на линии 218 вторых данных.[0044] The circuit 200 also includes a plurality of first data lines 216 ₁ -216 ₃ (D1 ₁ - D1 ₃ ) and a second data line 218 (D2). The first data lines 216 ₁ -216 ₃ are electrically connected to the first memory 112, and the second data line 218 is electrically connected to the second memory 114. In one example, the first data lines 216 ₁ -216 ₃ and the second data line 218 form part of the address data lines of lines 104 control according to Fig. 1. In this example, the memory element 212 of the first memory 112 is unlocked in response to the first data on the plurality of first data lines 216 ₁ -216 ₃ , and the memory element 214 of the second memory 114 is unlocked in response to the second data on the second data lines 218.

[0045] Фиг. 4 представляет собой блок-схему, иллюстрирующую другой пример схемы 230, включающей в себя первую память и вторую память устройства выброса текучей среды. В одном примере схема 230 составляет часть интегральной схемы для приведения в действие множества устройств активации текучей среды. Схема 230 включает в себя первую память 112 и вторую память 114, которые описаны ранее и проиллюстрированы со ссылкой на фиг. 3. Схема 230 также включает в себя линию 142 ID, линию 236 первого выбора (S4) и линию 238 второго выбора (S5). Линия 236 первого выбора электрически подключена к первой памяти 112, а линия 238 второго выбора и линия 142 ID электрически подключены ко второй памяти 114. В этом примере элемент 212 памяти первой памяти 112 разблокируется в ответ на первый логический уровень на линии 236 первого выбора, а элемент 214 памяти второй памяти 114 разблокируется в ответ на первый логический уровень на линии 238 второго выбора и первый логический уровень на линии ID.[0045] FIG. 4 is a block diagram illustrating another example of a circuit 230 including a first memory and a second memory of a fluid ejection device. In one example, circuit 230 forms part of an integrated circuit for actuating a plurality of fluid activation devices. Circuitry 230 includes first memory 112 and second memory 114, which have been previously described and illustrated with reference to FIG. 3. Circuitry 230 also includes an ID line 142, a first selection line 236 (S4), and a second selection line 238 (S5). First select line 236 is electrically connected to first memory 112, and second select line 238 and ID line 142 are electrically connected to second memory 114. In this example, memory element 212 of first memory 112 is unlocked in response to a first logic level on first select line 236, and the memory element 214 of the second memory 114 is unlocked in response to the first logic level on the second select line 238 and the first logic level on the ID line.

[0046] В одном примере схема 200 по фиг. 3 может объединяться со схемой 230 по фиг. 4. Поэтому доступ к первой памяти 112 может осуществляться на основании адреса, сгенерированного первыми данными D1₁, D1₂ и D1₃ (например, через декодер 134 сдвигового регистра по фиг. 1), тогда как доступ ко второй памяти 114 может осуществляться на основании адреса, сгенерированного вторыми данными D2. Первые данные и вторые данные могут быть полностью независимы друг от друга. Кроме того, первая память 112 может разблокироваться в ответ на сигнал выбора S4, тогда как вторая память 114 может разблокироваться в ответ на сигнал выбора S5. Сигнал выбора S4 и сигнал выбора S5 могут быть ступенчатыми. Таким образом можно избежать искажения сигнала ID из-за сдвигового регистра (например, декодера 134 сдвигового регистра по фиг. 1).[0046] In one example, circuit 200 of FIG. 3 may be combined with circuit 230 of FIG. 4. Therefore, the first memory 112 may be accessed based on the address generated by the first data D1 ₁ , D1 ₂ and D1 ₃ (eg, via the shift register decoder 134 of FIG. 1), while the second memory 114 may be accessed based address generated by the second data D2. The first data and the second data may be completely independent of each other. In addition, the first memory 112 may be unlocked in response to the selection signal S4, while the second memory 114 may be unlocked in response to the selection signal S5. The selection signal S4 and the selection signal S5 may be stepped. Thus, distortion of the ID signal due to the shift register (eg, shift register decoder 134 of FIG. 1) can be avoided.

[0047] Фиг. 5 представляет собой примерную схему, иллюстрирующую один пример схемы 250, включающей в себя элемент памяти устройства выброса текучей среды. В одном примере схема 250 составляет часть интегральной схемы для приведения в действие множества устройств активации текучей среды. Схема 250 включает в себя линию 140 возбуждения, линию 142 ID, элемент 252 памяти, защелку 254 и тракт 256 разряда. Линия 140 возбуждения электрически подключена к элементу 252 памяти. Линия 142 ID электрически подключена ко входу защелки 254. Выход защелки 254 электрически подключен ко входу тракта 256 разряда. Тракт 256 разряда электрически подключен между элементом 252 памяти и общим узлом или узлом 152 заземления.[0047] FIG. 5 is an exemplary diagram illustrating one example of a circuit 250 including a fluid ejection device memory element. In one example, circuit 250 forms part of an integrated circuit for actuating a plurality of fluid activation devices. Circuit 250 includes drive line 140, ID line 142, memory element 252, latch 254, and bit path 256. Line 140 excitation is electrically connected to the element 252 of the memory. Line 142 ID is electrically connected to the input of the latch 254. The output of the latch 254 is electrically connected to the input path 256 discharge. The bit path 256 is electrically connected between the memory element 252 and a common node or ground node 152 .

[0048] Тракт 256 разряда удерживает элемент 252 памяти от плавающего режима, когда элемент 252 памяти не разблокирован для осуществления доступа для считывания и/или записи. В этом примере защелка 254 блокирует тракт разряда в ответ на первый логический уровень (например, логически высокий) на линии 142 ID и разблокирует тракт разряда в ответ на второй логический уровень (например, логически низкий) на линии ID. Когда элемент 252 памяти разблокируется, тракт 256 разряда блокируется и доступ к элементу 252 памяти может осуществляться через линию 140 возбуждения для операций считывания и/или записи. В одном примере защелка 254 обеспечивает защелку 132 по фиг. 2, тракт 256 разряда составляет часть входа управления для переключателя 148, и элемент 252 памяти является элементом памяти второй памяти 114 по фиг. 2.[0048] Bit path 256 keeps memory element 252 from floating when memory element 252 is not unlocked for read and/or write access. In this example, latch 254 disables the discharge path in response to a first logic level (eg, logic high) on ID line 142 and unblocks the discharge path in response to a second logic level (eg, logic low) on ID line. When memory element 252 is unlocked, bit path 256 is disabled and memory element 252 can be accessed via drive line 140 for read and/or write operations. In one example, latch 254 provides latch 132 of FIG. 2, bit path 256 forms part of the control input for switch 148, and memory element 252 is the memory element of second memory 114 of FIG. 2.

[0049] Фиг. 6 представляет собой примерную схему, иллюстрирующую другой пример схемы 270, включающей в себя элемент памяти устройства выброса текучей среды. В одном примере схема 270 составляет часть интегральной схемы для приведения в действие множества устройств активации текучей среды. Схема 270 включает в себя линию 140 возбуждения, линию 142 ID, элемент 252 памяти, защелку 272 и переключатель 274. Переключатель 274 электрически подключен между линией 140 возбуждения и элементом 252 памяти. Вход защелки 272 электрически подключен к линии 142 ID. Выход защелки 272 электрически подключен ко входу управления переключателя 274. Элемент 252 памяти электрически подключен к общему узлу или узлу 152 заземления.[0049] FIG. 6 is an exemplary diagram illustrating another example of a circuit 270 including a fluid ejection device memory element. In one example, circuit 270 forms part of an integrated circuit for actuating a plurality of fluid activation devices. Circuit 270 includes drive line 140, ID line 142, memory element 252, latch 272, and switch 274. Switch 274 is electrically connected between drive line 140 and memory element 252. The latch input 272 is electrically connected to ID line 142. The output of the latch 272 is electrically connected to the control input of the switch 274. The memory element 252 is electrically connected to a common node or ground node 152.

[0050] В этом примере защелка 272 разблокирует (т.е. включает) переключатель 274 в ответ на первый логический уровень (например, логически высокий) на линии 142 ID и блокирует (т.е. отключает) переключатель 274 в ответ на второй логический уровень (например, логически низкий) на линии ID. При разблокированном переключателе 274 линия 140 возбуждения электрически подключена к элементу 252 памяти. При заблокированном переключателе 274 линия 140 возбуждения электрически отключена от элемента 252 памяти. При разблокированном переключателе 274 доступ к элементу 252 памяти может осуществляться через линию 140 возбуждения для операций считывания и/или записи. В одном примере защелка 272 обеспечивает защелку 130 по фиг. 2, переключатель 274 обеспечивает переключатель 146 по фиг. 2, и элемент 252 памяти является элементом памяти второй памяти 114 по фиг. 2.[0050] In this example, latch 272 unlocks (i.e., turns on) switch 274 in response to a first logic level (e.g., logic high) on ID line 142 and disables (i.e., turns off) switch 274 in response to a second logic level. level (eg, logical low) on the ID line. When the switch 274 is unlocked, the drive line 140 is electrically connected to the memory element 252. When the switch 274 is locked, the drive line 140 is electrically disconnected from the memory element 252. When the switch 274 is unlocked, the memory element 252 can be accessed via drive line 140 for read and/or write operations. In one example, latch 272 provides latch 130 of FIG. 2, switch 274 provides switch 146 of FIG. 2, and the memory element 252 is a memory element of the second memory 114 of FIG. 2.

[0051] Фиг. 7A представляет собой примерную схему, иллюстрирующую один пример схемы 300, включающей в себя множество элементов памяти устройства выброса текучей среды. В одном примере схема 300 составляет часть интегральной схемы для приведения в действие множества устройств активации текучей среды. Схема 300 включает в себя линию 140 возбуждения, множество элементов 214₁-214_N памяти, первый переключатель 304 и множество вторых переключателей 308₁-308_N. Переключатель 304 электрически подключен между линией 140 возбуждения и первой стороной каждого элемента 214₁-214_N памяти. Вход управления переключателя 304 электрически подключен к линии 302 сигнала управления (Vy). Одна сторона каждого второго переключателя 308₁-308_N электрически подключена ко второй стороне соответствующего элемента 214₁-214_N памяти. Другая сторона каждого второго переключателя 308₁-308_N электрически подключена к общему узлу или узлу 152 заземления. Вход управления каждого второго переключателя 308₁-308_N электрически подключен к линиям 306₁-306_N сигнала управления (X₁ - X_N) соответственно.[0051] FIG. 7A is an exemplary diagram illustrating one example of a circuit 300 including a plurality of fluid ejection device memories. In one example, circuit 300 forms part of an integrated circuit for actuating a plurality of fluid activation devices. The circuit 300 includes a drive line 140, a plurality of memory elements 214 ₁ -214 _N , a first switch 304, and a plurality of second switches 308 ₁ -308 _N . The switch 304 is electrically connected between the drive line 140 and the first side of each memory element 214 ₁ -214 _N. The control input of the switch 304 is electrically connected to the control signal line 302 (Vy). One side of each second switch 308 ₁ -308 _N is electrically connected to the second side of the corresponding memory element 214 ₁ -214 _N. The other side of each second switch 308 ₁ -308 _N is electrically connected to a common node or node 152 ground. The control input of each second switch 308 ₁ -308 _N is electrically connected to the control signal lines 306 ₁ -306 _N (X ₁ - X _N ), respectively.

[0052] Сигнал управления Vy может основываться на сигнале ID (например, на линии 142 ID). Сигналы управления X₁ - X_N могут основываться на сигнале ID (например, на линии 142 ID), сигнале данных D2 (например, на линии 218 данных D2), а также адресных сигналах Ax и Ay (например, от генератора 136 адресов). В этом примере элемент 214₁-214_N памяти может разблокироваться путем включения переключателя 304 в ответ на сигнал Vy и включения по меньшей мере одного соответствующего второго переключателя 308₁-308_N в ответ на соответствующий сигнал X₁ - X_N. При разблокированном элементе 214₁-214_N памяти доступ к разблокированному элементу памяти может осуществляться для операций считывания и/или записи через линию 140 возбуждения. В одном примере первый переключатель 304 обеспечивает переключатель 146 по фиг. 2, а каждый второй переключатель 308₁-308_N обеспечивает переключатель 148 по фиг. 2.[0052] The control signal Vy may be based on the ID signal (eg, on ID line 142). The control signals X ₁ - X _N may be based on the ID signal (eg, on the ID line 142), the D2 data signal (eg, on the D2 data line 218), and the address signals Ax and Ay (eg, from the address generator 136). In this example, the memory element 214 ₁ -214 _N can be unlocked by turning on the switch 304 in response to the signal Vy and turning on at least one corresponding second switch 308 ₁ -308 _N in response to the corresponding signal X ₁ - X _N . With the memory element 214 ₁ -214 _N unlocked, the unlocked memory element can be accessed for read and/or write operations via drive line 140 . In one example, the first switch 304 provides the switch 146 of FIG. 2, and every other switch 308 ₁ -308 _N provides the switch 148 of FIG. 2.

[0053] Фиг. 7B представляет собой схему, иллюстрирующую другой пример схемы 320, включающей в себя множество элементов памяти устройства выброса текучей среды. В одном примере схема 320 составляет часть интегральной схемы для приведения в действие множества устройств активации текучей среды. Схема 320 подобна схеме 300, ранее описанной и проиллюстрированной со ссылкой на фиг. 7A, за исключением того, что в схеме 320 вместо первого переключателя 304 используется первый транзистор 324, а вместо вторых переключателей 308₁-308_N используется множество вторых транзисторов 328₁-328_N. Первый транзистор 324 имеет канал сток-исток, электрически подключенный между линией 140 возбуждения и первой стороной каждого элемента 214₁-214_N памяти. Каждый второй транзистор 328₁-328_N имеет канал сток-исток, электрически подключенный между соответствующим элементом 214₁-214_N памяти и общим узлом или узлом 152 заземления. Затвор каждого второго транзистора 328₁-328_N электрически подключен к линиям 306₁-306_N сигнала управления, соответственно.[0053] FIG. 7B is a diagram illustrating another example of a circuit 320 including a plurality of fluid ejection device memories. In one example, circuit 320 forms part of an integrated circuit for actuating a plurality of fluid activation devices. Circuit 320 is similar to circuit 300 previously described and illustrated with reference to FIG. 7A, except circuit 320 uses a first transistor 324 instead of the first switch 304 and uses a plurality of second transistors 328 ₁ -328 _N instead of the second switches 308 ₁ -308 _N . The first transistor 324 has a drain-source channel electrically connected between the drive line 140 and the first side of each memory element 214 ₁ -214 _N. Every second transistor 328 ₁ -328 _N has a drain-source channel electrically connected between the respective memory element 214 ₁ -214 _N and the common node or ground node 152. The gate of each second transistor 328 ₁ -328 _N is electrically connected to control signal lines 306 ₁ -306 _N , respectively.

[0054] В этом примере элемент 214₁-214_N памяти может разблокироваться путем включения первого транзистора 324 в ответ на логически высокий сигнал Vy и включения по меньшей мере одного соответствующего второго транзистора 328₁-328_N в ответ на соответствующий логически высокий сигнал X₁ - X_N. При разблокированном элементе 214₁-214_N памяти доступ к разблокированному элементу памяти может осуществляться для операций считывания и/или записи через линию 140 возбуждения. В одном примере первый транзистор 324 обеспечивает переключатель 146 по фиг. 2, а каждый второй транзистор 328₁-328_N обеспечивает переключатель 148 по фиг. 2.[0054] In this example, the memory element 214 ₁ -214 _N can be unlocked by turning on the first transistor 324 in response to a logic high signal Vy and turning on at least one corresponding second transistor 328 ₁ -328 _N in response to a corresponding logic high signal X ₁ - X _N . With the memory element 214 ₁ -214 _N unlocked, the unlocked memory element can be accessed for read and/or write operations via drive line 140 . In one example, first transistor 324 provides switch 146 of FIG. 2, and every second transistor 328 ₁ -328 _N provides the switch 148 of FIG. 2.

[0055] Фиг. 8A-8B представляют собой примерные схемы, иллюстрирующие один пример схемы 350, включающей в себя множество элементов памяти и множество устройств активации текучей среды устройства выброса текучей среды. В одном примере схема 350 составляет часть интегральной схемы для приведения в действие множества устройств активации текучей среды. Схема 350 включает в себя схему 320, ранее описанную и проиллюстрированную со ссылкой на фиг. 7B. Кроме того, как показано на фиг. 8A, схема 350 включает в себя множество устройств 352₁-352_N активации текучей среды и множество третьих переключателей (например, третьих транзисторов) 358₁-358_N. Каждое устройство 352₁-352_N активации текучей среды электрически подключено между линией 140 возбуждения и одной стороной канала сток-исток соответствующего третьего транзистора 358₁-358_N. Другая сторона канала сток-исток каждого третьего транзистора 358₁-358_N электрически подключена к общему узлу или узлу 152 заземления. Затвор каждого третьего транзистора 358₁-358_N электрически подключен к линии 356₁-356_N сигнала управления (Y₁ - Y_N), соответственно.[0055] FIG. 8A-8B are exemplary diagrams illustrating one example of a circuit 350 including a plurality of memory elements and a plurality of fluid activation devices of a fluid ejection device. In one example, circuit 350 forms part of an integrated circuit for actuating a plurality of fluid activation devices. Circuit 350 includes circuit 320 previously described and illustrated with reference to FIG. 7B. In addition, as shown in FIG. 8A, circuit 350 includes a plurality of fluid activation devices 352 ₁ -352 _N and a plurality of third switches (eg, third transistors) 358 ₁ -358 _N . Each fluid activation device 352 ₁ -352 _N is electrically connected between drive line 140 and one side of the drain-source channel of the corresponding third transistor 358 ₁ -358 _N . The other side of the drain-source channel of each third transistor 358 ₁ -358 _N is electrically connected to a common node or node 152 ground. The gate of each third transistor 358 ₁ -358 _N is electrically connected to the control signal line 356 ₁ -356 _N (Y ₁ - Y _N ), respectively.

[0056] Как показано на фиг. 8B, схема 350 также включает в себя генератор 136 адресов и декодер 360. Выходы генератора 136 адресов электрически подключены ко входам декодера 360 через линию 362 сигнала адреса Ax и линию 364 сигнала адреса Ay. Другие входы декодера 360 электрически подключены к линии 142 ID и линии 218 вторых данных. Первые выходы декодера 360 электрически подключены к затворам вторых транзисторов 328₁-328_N через линии 306₁-306_N сигнала управления, соответственно. Вторые выходы декодера 360 электрически подключены к затворам третьих транзисторов 358₁-358_N через линии 356₁-356_N сигнала управления, соответственно.[0056] As shown in FIG. 8B, circuit 350 also includes an address generator 136 and a decoder 360. The outputs of the address generator 136 are electrically connected to the inputs of the decoder 360 via an Ax address signal line 362 and an Ay address signal line 364. The other inputs of the decoder 360 are electrically connected to the ID line 142 and the second data line 218 . The first outputs of the decoder 360 are electrically connected to the gates of the second transistors 328 ₁ -328 _N via control signal lines 306 ₁ -306 _N , respectively. The second outputs of the decoder 360 are electrically connected to the gates of the third transistors 358 ₁ -358 _N via control signal lines 356 ₁ -356 _N , respectively.

[0057] Ax и Ay выводятся генератором 136 адресов, например, в ответ на сигнал выбора на линии выбора и сигнал CSYNC на линии CSYNC. В одном примере декодер 360 получает адрес (например, D2, Ax, Ay) для включения соответствующего второго транзистора 328₁-328_N или соответствующего третьего транзистора 358₁-358_N в ответ на адрес. В другом примере в ответ на первый логический уровень (например, логически высокий) на линии 142 ID декодер 360 включает соответствующий второй транзистор 328₁-328_N в ответ на адрес, а в ответ на второй логический уровень (например, логически низкий) на линии 142 ID, декодер 360 включает соответствующий третий транзистор 358₁-358_N в ответ на адрес для разблокирования соответствующего устройства 352₁-352_N активации текучей среды. При разблокированном устройстве 352₁-352_N активации текучей среды разблокированное устройство активации текучей среды может быть активировано через линию 140 возбуждения. В одном примере каждый третий транзистор 358₁-358_N обеспечивает переключатель 150 по фиг. 2.[0057] Ax and Ay are output by the address generator 136, for example, in response to a select signal on the select line and a CSYNC signal on the CSYNC line. In one example, decoder 360 obtains an address (eg, D2, Ax, Ay) to turn on a corresponding second transistor 328 ₁ -328 _N or a corresponding third transistor 358 ₁ -358 _N in response to the address. In another example, in response to a first logic level (eg, logic high) on ID line 142, decoder 360 turns on the corresponding second transistor 328 ₁ -328 _N in response to an address, and in response to a second logic level (eg, logic low) on line 142 ID, the decoder 360 turns on the respective third transistor 358 ₁ -358 _N in response to the address to unlock the respective fluid activation device 352 ₁ -352 _N. With the unlocked fluid activation device 352 ₁ -352 _N , the unlocked fluid activation device can be activated via the excitation line 140. In one example, every third transistor 358 ₁ -358 _N provides the switch 150 of FIG. 2.

[0058] Фиг. 9A представляет собой примерную схему, иллюстрирующую более подробно один пример схемы 400, включающей в себя первую память 112, вторую память 114 и устройства 110 активации текучей среды. В одном примере схема 400 составляет часть интегральной схемы для приведения в действие множества устройств активации текучей среды. Хотя первая память 112 включает в себя множество элементов памяти, на фиг. 9A показан только один элемент 212 памяти. Аналогично, хотя вторая память 114 включает в себя множество элементов памяти, на фиг. 9A показан только один элемент 214 памяти, и, хотя устройства 110 активации текучей среды включают в себя множество устройств активации текучей среды, на фиг. 9A показано только одно устройство 352 активации текучей среды.[0058] FIG. 9A is an exemplary diagram illustrating in more detail one example of a circuit 400 including first memory 112, second memory 114, and fluid activation devices 110. In one example, circuit 400 forms part of an integrated circuit for actuating a plurality of fluid activation devices. Although the first memory 112 includes a plurality of memory elements, FIG. 9A shows only one memory element 212. Similarly, although the second memory 114 includes a plurality of memory elements, in FIG. 9A shows only one memory element 214, and although the fluid activation devices 110 include a plurality of fluid activation devices, FIG. 9A shows only one fluid activation device 352.

[0059] Схема 400 включает в себя линию 140 возбуждения, линию 142 ID, линии 216₁-216₃ первых данных, линию 218 вторых данных, линии 236 и 238 выбора, линию 362 сигнала адреса Ax, линию 364 сигнала адреса Ay, декодер 134 сдвигового регистра и транзисторы 324, 328 и 358, как описано ранее. Кроме того, схема 400 включает в себя буфер 408, инвертор 410 и транзисторы 402, 404, 406, 412, 414, 416, 418, 420, 422, 432, 434, 436, 438, 440 и 442. В одном примере транзисторы 402, 404 и 406 могут обеспечивать переключатель 144 по фиг. 2. Буфер 408 может обеспечивать защелку 130 по фиг. 2 или защелку 272 по фиг. 6. Инвертор 410 может обеспечивать защелку 132 по фиг. 2 или защелку 254 по фиг. 5. Транзистор 416 может обеспечивать часть тракта 256 разряда по фиг. 5 для первой памяти 114. Транзистор 436 может обеспечивать тракт разряда для устройств 110 активации текучей среды. Транзисторы 412, 414, 418, 420, 422, 432, 434, 438, 440 и 442 могут обеспечивать часть декодера 360 по фиг. 8B.[0059] Circuit 400 includes a drive line 140, an ID line 142, first data lines 216 ₁ -216 ₃ , a second data line 218, select lines 236 and 238, an Ax address signal line 362, an Ay address signal line 364, a decoder 134 shift register and transistors 324, 328, and 358 as previously described. In addition, circuit 400 includes buffer 408, inverter 410, and transistors 402, 404, 406, 412, 414, 416, 418, 420, 422, 432, 434, 436, 438, 440, and 442. In one example, transistors 402 , 404 and 406 may provide switch 144 of FIG. 2. Buffer 408 may provide latch 130 of FIG. 2 or the latch 272 of FIG. 6. Inverter 410 may provide latch 132 of FIG. 2 or latch 254 of FIG. 5. Transistor 416 may provide part of the discharge path 256 of FIG. 5 for first memory 114. Transistor 436 may provide a discharge path for fluid activation devices 110. Transistors 412, 414, 418, 420, 422, 432, 434, 438, 440, and 442 may provide part of the decoder 360 of FIG. 8B.

[0060] Первые входы декодера 134 сдвигового регистра электрически подключены к линиям 216₁-216₃ первых данных. Второй вход декодера 134 сдвигового регистра электрически подключен к линии 236 первого выбора (S4). Выходы декодера 134 сдвигового регистра электрически подключены к затворам транзисторов 402, 404 и 406. Транзисторы 402, 404 и 406 электрически подключены последовательно между элементом 212 памяти и общим узлом или узлом 152 заземления. Когда транзисторы 402, 404 и 406 включаются, осуществляется обращение к элементу 212 памяти, в результате чего можно осуществлять доступ к данным элемента 212 памяти через линию 142 ID.[0060] The first inputs of the shift register decoder 134 are electrically connected to the first data lines 216 ₁ -216 ₃ . The second input of the shift register decoder 134 is electrically connected to the first selection line 236 (S4). The outputs of shift register decoder 134 are electrically connected to the gates of transistors 402, 404, and 406. Transistors 402, 404, and 406 are electrically connected in series between memory element 212 and a common or ground node 152. When transistors 402, 404, and 406 turn on, the memory element 212 is accessed, whereby the data of the memory element 212 can be accessed via the ID line 142.

[0061] Декодер 134 сдвигового регистра включает в себя сдвиговые регистры, подключенные к каждой из линий 216₁-216₃ первых данных для ввода битов адресных данных в декодер 134 сдвигового регистра. Каждый сдвиговый регистр включает в себя серию ячеек сдвигового регистра, которые могут быть реализованы как триггеры, другие элементы хранения или любые схемы выборки и удержания (такие как схемы для предварительной зарядки и оценивания битов адресных данных), которые могут удерживать свои значения до следующего выбора элементов хранения. Выходной сигнал одной ячейки сдвигового регистра в этой серии может подаваться на вход следующей ячейки сдвигового регистра для осуществления сдвига данных с помощью сдвигового регистра. Биты адресных данных, обеспеченные с помощью каждого сдвигового регистра, поступают на затвор соответствующего из транзисторов 402, 404 и 406.[0061] The shift register decoder 134 includes shift registers connected to each of the first data lines 216 ₁ -216 ₃ for inputting address data bits to the shift register decoder 134 . Each shift register includes a series of shift register cells that can be implemented as flip-flops, other storage elements, or any select-and-hold circuits (such as circuits for precharging and evaluating address data bits) that can hold their values until the next element selection. storage. The output of one shift register cell in that series may be input to the next shift register cell to shift data using the shift register. The address data bits provided by each shift register are applied to the gate of the respective one of transistors 402, 404 and 406.

[0062] За счет использования сдвиговых регистров на декодере 134 сдвигового регистра, для выбора увеличенного адресного пространства можно использовать небольшое число линий 216₁-216₃ (передачи) данных. Например, каждый сдвиговый регистр может включать в себя восемь (или любое другое число) ячеек сдвигового регистра. Когда три бита адресных данных (D1₁, D1₂ и D1₃) вводятся в декодер 134 сдвигового регистра, который включает в себя три сдвиговых регистра, каждый длиной восемь, адресное пространство, к которому можно обращаться декодером 134 сдвигового регистра, составляет 512 битов (вместо всего лишь восьми битов в случае использования трех битов адреса без использования сдвиговых регистров декодера 134 сдвигового регистра). Выход декодера 134 сдвигового регистра может разблокироваться в ответ на первый логический уровень на линии 236 первого выбора (S4) и блокироваться в ответ на второй логический уровень на линии 236 первого выбора (S4).[0062] Through the use of shift registers on the shift register decoder 134, a small number of data (transmission) lines 216 ₁ -216 ₃ can be used to select an increased address space. For example, each shift register may include eight (or any other number) shift register cells. When three bits of address data (D1 ₁ , D1 ₂ , and D1 ₃ ) are input to the shift register decoder 134, which includes three shift registers each eight long, the address space that can be accessed by the shift register decoder 134 is 512 bits ( instead of only eight bits in the case of using three address bits without using the shift registers of the shift register decoder 134). The output of the shift register decoder 134 may be enabled in response to a first logic level on the first selection line 236 (S4) and disabled in response to a second logic level on the first selection line 236 (S4).

[0063] Буфер 408 электрически подключен между линией 142 ID и затвором транзистора 324 через узел 409 Vy. Инвертор 410 электрически подключен между линией 142 ID и затвором транзистора 416 через узел 411 Vx. Одна сторона канала сток-исток транзистора 416 электрически подключена к общему узлу или узлу 152 заземления. Другая сторона канала сток-исток транзистора 416 электрически подключена к одной стороне канала сток-исток транзистора 414, одной стороне канала сток-исток транзистора 418, одной стороне канала сток-исток транзистора 420 и одной стороне канала сток-исток транзистора 422. Другая сторона канала сток-исток каждого транзистора 418, 420 и 422 электрически подключена к общему узлу или узлу 152 заземления. Затвор транзистора 418 электрически подключен к линии 218 вторых данных. Затвор транзистора 420 электрически подключен к линии 362 сигнала адреса Ax. Затвор транзистора 422 электрически подключен к линии 364 сигнала адреса Ay. Затвор транзистора 414 электрически подключен к линии 238 второго выбора (S5). Другая сторона канала сток-исток транзистора 414 электрически подключена к одной стороне канала сток-исток транзистора 412 и затвору транзистора 328. Другая сторона канала сток-исток и затвор транзистора 412 электрически подключены к линии 236 первого выбора (S4).[0063] Buffer 408 is electrically connected between ID line 142 and the gate of transistor 324 via Vy node 409. Inverter 410 is electrically connected between ID line 142 and the gate of transistor 416 via Vx node 411. One side of the drain-source channel of the transistor 416 is electrically connected to a common node or node 152 ground. The other side of the drain-source channel of transistor 416 is electrically connected to one side of the drain-source channel of transistor 414, one side of the drain-source channel of transistor 418, one side of the drain-source channel of transistor 420, and one side of the drain-source channel of transistor 422. The other side of the channel the drain-source of each transistor 418, 420 and 422 is electrically connected to a common node or ground node 152. The gate of transistor 418 is electrically connected to second data line 218 . The gate of the transistor 420 is electrically connected to the signal line 362 of the address Ax. The gate of the transistor 422 is electrically connected to the signal line 364 of the address Ay. The gate of the transistor 414 is electrically connected to the second selection line 238 (S5). The other side of the drain-source channel of the transistor 414 is electrically connected to one side of the drain-source channel of the transistor 412 and the gate of the transistor 328. The other side of the drain-source channel and the gate of the transistor 412 are electrically connected to the first selection line 236 (S4).

[0064] Затвор транзистора 436 электрически подключен к линии 142 ID. Одна сторона канала сток-исток транзистора 436 электрически подключена к общему узлу или узлу 152 заземления. Другая сторона канала сток-исток транзистора 436 электрически подключена к одной стороне канала сток-исток транзистора 434, одной стороне канала сток-исток транзистора 438, одной стороне канала сток-исток транзистора 440 и одной стороне канала сток-исток транзистора 442. Другая сторона канала сток-исток каждого транзистора 438, 440 и 442 электрически подключена к общему узлу или узлу 152 заземления. Затвор транзистора 438 электрически подключен к линии 218 вторых данных. Затвор транзистора 440 электрически подключен к линии 362 сигнала адреса Ax. Затвор транзистора 442 электрически подключен к линии 364 сигнала адреса Ay. Затвор транзистора 434 электрически подключен к линии 238 второго выбора (S5). Другая сторона канала сток-исток транзистора 434 электрически подключена к одной стороне канала сток-исток транзистора 432 и затвору транзистора 358. Другая сторона канала сток-исток и затвор транзистора 432 электрически подключены к линии 236 первого выбора (S4).[0064] The gate of transistor 436 is electrically connected to line 142 ID. One side of the drain-source channel of the transistor 436 is electrically connected to a common node or node 152 ground. The other side of the drain-source channel of transistor 436 is electrically connected to one side of the drain-source channel of transistor 434, one side of the drain-source channel of transistor 438, one side of the drain-source channel of transistor 440, and one side of the drain-source channel of transistor 442. The other side of the channel the drain-source of each transistor 438, 440 and 442 is electrically connected to a common node or ground node 152. The gate of transistor 438 is electrically connected to second data line 218. The gate of the transistor 440 is electrically connected to the signal line 362 of the address Ax. The gate of the transistor 442 is electrically connected to the signal line 364 of the address Ay. The gate of the transistor 434 is electrically connected to the second selection line 238 (S5). The other side of the drain-source path of transistor 434 is electrically connected to one side of the drain-source path of transistor 432 and the gate of transistor 358. The other side of the drain-source path and gate of transistor 432 are electrically connected to first selection line 236 (S4).

[0065] Для управления соответствующими транзисторами 328 и 358, подключенными к элементу 214 памяти и устройству 352 активации текучей среды, соответственно, используются два отдельных декодера. Затвор транзистора 328 подключен к первому декодеру, который включает в себя транзисторы 412, 414, 418, 420 и 422. Затвор транзистора 358 подключен ко второму декодеру, который включает в себя транзисторы 432, 434, 438, 440 и 442. Сигнал выбора S4 может активироваться раньше по времени, чем сигнал выбора S5. Комбинация Ax, Ay, D2, S4 и S5 образует адресный вход в первый декодер и второй декодер.[0065] Two separate decoders are used to control the respective transistors 328 and 358 connected to the memory element 214 and the fluid activation device 352, respectively. The gate of transistor 328 is connected to a first decoder, which includes transistors 412, 414, 418, 420, and 422. The gate of transistor 358 is connected to a second decoder, which includes transistors 432, 434, 438, 440, and 442. Select signal S4 may be activated earlier than the selection signal S5. The combination of Ax, Ay, D2, S4 and S5 forms an address input to the first decoder and the second decoder.

[0066] Когда сигнал ID на линии 142 ID находится на первом логическом уровне (например, логически высоком), транзистор 436 включается и побуждает затвор транзистора 358 оставаться разряженным (т.е. блокирует затвор транзистора 358), благодаря чему устройство 352 активации текучей среды остается деактивированным. Кроме того, когда сигнал ID находится на первом логическом уровне (например, логически высоком), транзистор 324 включается буфером 408, а транзистор 416 отключается инвертором 410, благодаря чему, когда транзистор 328 включается на основании адресного ввода на первый декодер, доступ к элементу 214 памяти может осуществляться для операций считывания и/или записи через линию 140 возбуждения.[0066] When the ID signal on ID line 142 is at a first logic level (e.g., logic high), transistor 436 turns on and causes the gate of transistor 358 to remain discharged (i.e., blocks the gate of transistor 358), whereby fluid activation device 352 remains deactivated. In addition, when the ID signal is at a first logic level (eg, logic high), transistor 324 is turned on by buffer 408 and transistor 416 is turned off by inverter 410, whereby when transistor 328 is turned on based on an address input to the first decoder, element 214 is accessed. memory can be performed for read and/or write operations through line 140 excitation.

[0067] Когда сигнал ID на линии 142 ID находится на втором логическом уровне (например, логически низком), транзистор 436 отключается, благодаря чему, когда транзистор 358 включается на основании адресного ввода на второй декодер, устройство 352 активации текучей среды может активироваться через линию 140 возбуждения. Кроме того, когда сигнал ID находится на втором логическом уровне (например, логически низком), транзистор 324 отключается буфером 408, а транзистор 416 включается инвертором 410. При включенном транзисторе 416 затвор транзистора 328 остается разряженным (т.е. затвор транзистора 328 блокируется), благодаря чему элемент 214 памяти остается не выбранным.[0067] When the ID signal on ID line 142 is at a second logic level (e.g., logic low), transistor 436 turns off, whereby when transistor 358 turns on based on an address input to the second decoder, fluid activation device 352 can be activated via the line 140 excitement. In addition, when the ID signal is at a second logic level (e.g., logic low), transistor 324 is turned off by buffer 408, and transistor 416 is turned on by inverter 410. With transistor 416 on, the gate of transistor 328 remains discharged (i.e., the gate of transistor 328 is disabled) , whereby the memory element 214 remains unselected.

[0068] Фиг. 9B представляет собой примерную схему, иллюстрирующую другой пример схемы 450, включающей в себя первую память 112, вторую память 114 и устройства 110 активации текучей среды. В одном примере схема 450 составляет часть интегральной схемы для приведения в действие множества устройств активации текучей среды. Схема 450 подобна схеме 400, ранее описанной и проиллюстрированной со ссылкой на фиг. 9A, за исключением того, что в схеме 450 вместо буфера 408 используются транзисторы 452, 454, 456, 458, 460 и 462; а вместо инвертора 410 используются транзисторы 468, 470 и 472.[0068] FIG. 9B is an exemplary diagram illustrating another example of a circuit 450 including first memory 112, second memory 114, and fluid activation devices 110. In one example, circuit 450 forms part of an integrated circuit for actuating a plurality of fluid activation devices. Circuit 450 is similar to circuit 400 previously described and illustrated with reference to FIG. 9A except that circuit 450 uses transistors 452, 454, 456, 458, 460, and 462 instead of buffer 408; and transistors 468, 470 and 472 are used instead of inverter 410.

[0069] Транзистор 460 и транзистор 462 электрически подключены последовательно между узлом 459 и общим узлом или узлом 152 заземления. Затвор транзистора 462 электрически подключен к линии 142 ID, а затвор транзистора 460 электрически подключен к линии 236 выбора S4. Транзистор 458 имеет канал сток-исток, электрически подключенный между линией 234 выбора S3 и узлом 459. Затвор транзистора 458 электрически подключен к линии 234 выбора S3. Транзистор 454 и транзистор 456 электрически подключены последовательно между затвором транзистора 324 и общим узлом или узлом 152 заземления. Затвор транзистора 456 электрически подключен к узлу 459. Затвор транзистора 454 электрически подключен к линии 238 выбора S5. Транзистор 452 имеет канал сток-исток, электрически подключенный между линией 236 выбора S4 и затвором транзистора 324. Затвор транзистора 452 электрически подключен к линии 236 выбора S4.[0069] Transistor 460 and transistor 462 are electrically connected in series between node 459 and a common node or ground node 152. The gate of the transistor 462 is electrically connected to the ID line 142, and the gate of the transistor 460 is electrically connected to the selection line 236 S4. Transistor 458 has a drain-source path electrically connected between S3 selection line 234 and node 459. The gate of transistor 458 is electrically connected to S3 selection line 234. Transistor 454 and transistor 456 are electrically connected in series between the gate of transistor 324 and a common node or ground node 152. The gate of transistor 456 is electrically connected to node 459. The gate of transistor 454 is electrically connected to select line 238 S5. Transistor 452 has a drain-source path electrically connected between S4 selection line 236 and the gate of transistor 324. The gate of transistor 452 is electrically connected to S4 selection line 236.

[0070] Транзистор 470 и транзистор 472 электрически подключены последовательно между затвором транзистора 416 и общим узлом или узлом 152 заземления. Затвор транзистора 472 электрически подключен к линии 142 ID. Затвор транзистора 470 электрически подключен к линии 236 выбора S4. Транзистор 468 имеет канал сток-исток, электрически подключенный между линией 234 выбора S3 и затвором транзистора 416. Затвор транзистора 468 электрически подключен к линии 234 выбора S3.[0070] Transistor 470 and transistor 472 are electrically connected in series between the gate of transistor 416 and a common node or ground node 152. The gate of transistor 472 is electrically connected to line 142 ID. The gate of transistor 470 is electrically connected to select line 236 S4. Transistor 468 has a drain-source path electrically connected between S3 selection line 234 and the gate of transistor 416. The gate of transistor 468 is electrically connected to S3 selection line 234.

[0071] Сигнал выбора S3 может активироваться раньше по времени, чем сигнал выбора S4. Сигнал выбора S4 может активироваться раньше по времени, чем сигнал выбора S5. Когда сигнал ID на линии 142 ID находится на первом логическом уровне (например, логически высоком), второй логический уровень (например, логически низкий) фиксируется на узле 411 Vx в ответ на сигналы выбора S3 и S4. Когда сигнал ID находится на втором логическом уровне (например, логически низком), первый логический уровень (например, логически высокий) фиксируется на узле 411 Vx в ответ на сигналы выбора S3 и S4.[0071] Select signal S3 may be activated earlier in time than select signal S4. The selection signal S4 may be activated earlier in time than the selection signal S5. When the ID signal on ID line 142 is at a first logic level (eg, logic high), a second logic level (eg, logic low) is latched to Vx node 411 in response to select signals S3 and S4. When the ID signal is at a second logic level (eg, logic low), the first logic level (eg, logic high) is latched to Vx node 411 in response to select signals S3 and S4.

[0072] Когда сигнал ID на линии 142 ID находится на первом логическом уровне (например, логически высоком), второй логический уровень (например, логически низкий) фиксируется на узле 459 в ответ на сигналы выбора S3 и S4. Когда сигнал ID находится на втором логическом уровне (например, логически низком), первый логический уровень (например, логически высокий) фиксируется на узле 459 в ответ на сигналы выбора S3 и S4. При первом логическом уровне (например, логически высоком) на узле 459, второй логический уровень (например, логически низкий) фиксируется на узле 409 Vy в ответ на сигналы выбора S4 и S5. При втором логическом уровне (например, логически низком) на узле 459, первый логический уровень (например, логически высокий) фиксируется на узле 409 Vy в ответ на сигналы выбора S4 и S5. Соответственно, когда сигнал ID на линии 142 ID находится на первом логическом уровне (например, логически высоком), первый логический уровень (например, логически высокий) фиксируется на узле 409 Vy в ответ на сигналы выбора S3, S4 и S5. Когда сигнал ID находится на втором логическом уровне (например, логически низком), второй логический уровень (например, логически низкий) фиксируется на узле 409 Vy в ответ на сигналы выбора S3, S4 и S5.[0072] When the ID signal on ID line 142 is at a first logic level (eg, logic high), a second logic level (eg, logic low) is latched at node 459 in response to select signals S3 and S4. When the ID signal is at a second logic level (eg, logic low), the first logic level (eg, logic high) is latched at node 459 in response to select signals S3 and S4. With a first logic level (eg, logic high) at node 459, a second logic level (eg, logic low) is latched at Vy node 409 in response to select signals S4 and S5. With a second logic level (eg, logic low) at node 459, a first logic level (eg, logic high) is latched at Vy node 409 in response to select signals S4 and S5. Accordingly, when the ID signal on ID line 142 is at a first logic level (eg, logic high), the first logic level (eg, logic high) is latched at Vy node 409 in response to select signals S3, S4, and S5. When the ID signal is at a second logic level (eg, logic low), the second logic level (eg, logic low) is latched to Vy node 409 in response to select signals S3, S4, and S5.

[0073] Фиг. 10A и 10B представляют собой временные диаграммы, иллюстрирующие один пример работы схемы 450 по фиг. 9B. Фиг. 10A иллюстрирует временную диаграмму 500a в случае, когда элемент 214 памяти разблокирован, и фиг. 10B иллюстрирует временную диаграмму 500b в случае, когда устройство 352 активации текучей среды разблокировано. Временные диаграммы 500a и 500b включают в себя сигнал CSYNC, сигнал выбора S1, сигнал выбора S2, сигнал выбора S3 на линии 234 выбора S3, сигнал выбора S4 на линии 236 выбора S4, сигнал выбора S5 на линии 238 выбора S5, тактовый сигнал, сигнал данных D1₁ на линии 216₁ данных D1₁, сигнал данных D1₂ на линии 216₂ данных D1₂, сигнал данных D2 на линии 218 данных D2, сигнал ID на линии 142 ID, сигнал Vx на узле 411 Vx и сигнал возбуждения на линии 140 возбуждения.[0073] FIG. 10A and 10B are timing diagrams illustrating one example of circuit 450 in FIG. 9b. Fig. 10A illustrates a timing diagram 500a in the case where the memory element 214 is unlocked, and FIG. 10B illustrates a timing diagram 500b in the case where the fluid activation device 352 is unlocked. The timing diagrams 500a and 500b include the CSYNC signal, the S1 selection signal, the S2 selection signal, the S3 selection signal on the S3 selection line 234, the S4 selection signal on the S4 selection line 236, the S5 selection signal on the S5 selection line 238, the clock signal, the signal data D1 ₁ on data line 216 ₁ D1 ₁ , data signal D1 ₂ on data line 216 ₂ D1 ₂ , data signal D2 on data line 218 D2, ID signal on line 142 ID, Vx signal on node 411 Vx and excitation signal on line 140 excitement.

[0074] Сигналы выбора S1 - S5 последовательно активируются. Сигналы выбора S1 и S2 могут использоваться первой памятью 112, например, для управления декодером 134 сдвигового регистра. Как показано на фиг. 10A в позиции 502, когда сигнал ID является логически высоким, когда сигнал S4 является логически высоким, Vx является логически низким. Таким образом, когда сигнал S5 является логически высоким, тракт разряда для элемента 214 памяти отключен, и элемент 214 памяти разблокирован для осуществления доступа для считывания и/или записи посредством сигнала возбуждения, как указано позицией 504. Как показано на фиг. 10B в позиции 506, когда сигнал ID является логически низким, когда сигнал S4 является логически высоким, Vx является логически высоким. Таким образом, когда сигнал S5 является логически высоким, тракт разряда для элемента 214 памяти включен, и элемент 214 памяти заблокирован. При заблокированном элементе 214 памяти устройство 352 активации текучей среды может разблокироваться и может активироваться посредством сигнала возбуждения, как указано позицией 508.[0074] Selection signals S1 to S5 are activated in sequence. Select signals S1 and S2 may be used by the first memory 112, for example, to control the shift register decoder 134. As shown in FIG. 10A at 502, when signal ID is logic high, when signal S4 is logic high, Vx is logic low. Thus, when signal S5 is logic high, the discharge path for memory element 214 is disabled and memory element 214 is enabled for read and/or write access via the drive signal, as indicated by 504. As shown in FIG. 10B at 506, when signal ID is logic low, when signal S4 is logic high, Vx is logic high. Thus, when signal S5 is logic high, the discharge path for memory element 214 is enabled and memory element 214 is disabled. With the memory element 214 locked, the fluid activation device 352 may be unlocked and may be activated by an excitation signal, as indicated by 508.

[0075] В одном примере, как показано на фиг. 10A и 10B, сигнал ID и сигнал возбуждения не могут включаться (т.е. быть логически высокими) одновременно. Соответственно, сигнал ID фиксируется для обеспечения Vx, когда сигнал S4 является логически высоким, для подготовки к сигналу возбуждения, когда S5 является логически высоким. Это также гарантирует, что, либо затвор транзистора 328 для элемента 214 памяти, либо затвор транзистора 358 для устройства 352 активации текучей среды имеет тракт разряда во избежание плавающего режима, если они не выбраны. Плавающий режим следует избегать для предотвращения искажения данных, хранящихся во второй памяти 114.[0075] In one example, as shown in FIG. 10A and 10B, the ID signal and the drive signal cannot turn on (ie, be logic high) at the same time. Accordingly, the ID signal is latched to provide Vx when the S4 signal is logic high in preparation for the drive signal when S5 is logic high. It also ensures that either the gate of transistor 328 for memory element 214 or the gate of transistor 358 for fluid activation device 352 has a discharge path to avoid float if they are not selected. Float should be avoided to prevent corrupting the data stored in the second memory 114.

[0076] Фиг. 11A и 11B представляют собой временные диаграммы, иллюстрирующие другой пример работы схемы по фиг. 9B. Фиг. 11A иллюстрирует временную диаграмму 550a в случае, когда элемент 214 памяти разблокирован, а фиг. 11B иллюстрирует временную диаграмму 550b в случае, когда устройство 352 активации текучей среды разблокировано. Временные диаграммы 550a и 550b включают в себя сигнал CSYNC, сигнал выбора S1, сигнал выбора S2, сигнал выбора S3 на линии 234 выбора S3, сигнал выбора S4 на линии 236 выбора S4, сигнал выбора S5 на линии 238 выбора S5, тактовый сигнал, сигнал данных D1₁ на линии 216₁ данных D1₁, сигнал данных D1₂ на линии 216₂ данных D1₂, сигнал данных D2 на линии 218 данных D2, сигнал ID на линии 142 ID, сигнал Vy на узле 409 Vy и сигнал возбуждения на линии 140 возбуждения.[0076] FIG. 11A and 11B are timing diagrams illustrating another example of the operation of the circuit of FIG. 9b. Fig. 11A illustrates a timing diagram 550a in the case where the memory element 214 is unlocked, and FIG. 11B illustrates a timing diagram 550b in the case where the fluid activation device 352 is unlocked. Timing diagrams 550a and 550b include CSYNC signal, S1 select signal, S2 select signal, S3 select signal on S3 select line 234, S4 select signal on S4 select line 236, S5 select signal on S5 select line 238, clock signal, signal data D1 ₁ on data line 216 ₁ D1 ₁ , data signal D1 ₂ on data line 216 ₂ D1 ₂ , data signal D2 on data line 218 D2, ID signal on line 142 ID, signal Vy on node 409 Vy and excitation signal on line 140 excitement.

[0077] Как показано на фиг. 11A в позиции 552, когда сигнал ID является логически высоким, когда сигнал S4 является логически высоким, Vy является логически высоким, сигнал S5 является логически высоким. При логически высоком Vy элемент 214 памяти разблокируется для осуществления доступа для считывания и/или записи посредством сигнала возбуждения, как указано позицией 554. Как показано на фиг. 11B в позиции 556, когда сигнал ID является логически низким, когда сигнал S4 является логически высоким, Vy является логически низким, когда сигнал S5 является логически высоким. При логически низком Vy элемент 214 памяти блокируется и изолируется от сигнала возбуждения. При заблокированном элементе 214 памяти устройство 352 активации текучей среды может разблокироваться и может активироваться посредством сигнала возбуждения, как указано позицией 558.[0077] As shown in FIG. 11A at 552, when signal ID is logic high, when signal S4 is logic high, Vy is logic high, signal S5 is logic high. When Vy is logic high, memory element 214 is unlocked for read and/or write access via the drive signal, as indicated at 554. As shown in FIG. 11B at 556, when signal ID is logic low when signal S4 is logic high, Vy is logic low when signal S5 is logic high. When Vy is logically low, the memory element 214 is blocked and isolated from the drive signal. With the memory element 214 locked, the fluid activation device 352 may be unlocked and may be activated by an excitation signal, as indicated by 558.

[0078] В одном примере, как показано на фиг. 11A и 11B, сигнал ID и сигнал возбуждения не могут включаться (т.е. быть логически высокими) одновременно. Соответственно, сигнал ID фиксируется для обеспечения Vy, когда сигнал S4 является логически высоким, для подготовки к сигналу возбуждения, когда S5 является логически высоким. Транзистор 324 также служит в качестве изолятора между сигналом возбуждения и элементом 214 памяти, когда устройство 352 активации текучей среды активировано. Это может предохранять элемент 214 памяти от воздействия высокого напряжения на высокой частоте, что может повышать надежность элемента 214 памяти.[0078] In one example, as shown in FIG. 11A and 11B, the ID signal and the drive signal cannot turn on (ie, be logic high) at the same time. Accordingly, the ID signal is latched to provide Vy when the S4 signal is logic high in preparation for the drive signal when S5 is logic high. The transistor 324 also serves as an insulator between the drive signal and the memory element 214 when the fluid activation device 352 is activated. This can prevent the memory element 214 from being exposed to high voltage at high frequency, which can improve the reliability of the memory element 214.

[0079] Фиг. 12 представляет собой блок-схему, иллюстрирующую один пример системы 600 выброса текучей среды. Система 600 выброса текучей среды включает в себя узел выброса текучей среды, такой как узел 602 печатающей головки, и узел подачи текучей среды, такой как узел 610 подачи чернил. В иллюстрируемом примере система 600 выброса текучей среды также включает в себя узел 604 станции технического обслуживания, узел 616 каретки, узел 618 транспортировки носителей печати и электронный контроллер 620. Хотя нижеследующее описание обеспечивает примеры систем и узлов для обработки текучей среды в отношении чернил, раскрытые системы и узлы также применимы к обработке текучих сред, отличных от чернил.[0079] FIG. 12 is a block diagram illustrating one example of a fluid ejection system 600. The fluid ejection system 600 includes a fluid ejection assembly, such as a printhead assembly 602, and a fluid supply assembly, such as an ink supply assembly 610. In the illustrated example, fluid ejection system 600 also includes service station assembly 604, carriage assembly 616, print media transport assembly 618, and electronic controller 620. Although the following description provides examples of systems and assemblies for handling fluid in relation to ink, the disclosed systems and nodes are also applicable to the processing of fluids other than ink.

[0080] Узел 602 печатающей головки включает в себя по меньшей мере одну печатающую головку или одну матрицу 606 выброса текучей среды, такую(ой) как устройство 106 выброса текучей среды по фиг. 1, которое выбрасывает капли чернил или текучей среды через множество дюз или сопел 608. В одном примере капли направляются к носителю, такому как носитель 624 печати, для печати на носителях 624 печати. В одном примере носитель 624 печати включает в себя любой тип подходящего листового материала, такой как бумага, стопка карточек, диапозитивы, майлар, ткань и пр. В другом примере носители 624 печати включают в себя носители для трехмерной (3D) печати, такие как порошковую подушку или носители для биопечати и/или тестирования для поиска новых лекарств, такие как сосуд или резервуар. В одном примере сопла 608 располагаются в по меньшей мере одном столбце или массиве, благодаря чему надлежащим образом упорядоченный выброс чернил из сопел 608 обеспечивает печать знаков, символов и/или других графических объектов или изображений на носителях 624 печати, когда узел 602 печатающей головки и носители 624 печати перемещаются относительно друг друга.[0080] The print head assembly 602 includes at least one print head or one fluid ejection matrix 606, such as the fluid ejection device 106 of FIG. 1 that ejects drops of ink or fluid through a plurality of nozzles or nozzles 608. In one example, the drops are directed to a media, such as print media 624, to be printed on print media 624. In one example, print media 624 includes any type of suitable sheet material such as paper, card stock, transparencies, mylar, fabric, etc. In another example, print media 624 includes three-dimensional (3D) print media such as powder pad or carriers for bioprinting and/or drug discovery testing, such as a vessel or reservoir. In one example, the nozzles 608 are arranged in at least one column or array such that the properly ordered ejection of ink from the nozzles 608 causes characters, characters, and/or other graphics or images to be printed on the print media 624 when the print head assembly 602 and the media 624 seals move relative to each other.

[0081] Узел 610 подачи чернил подает чернила на узел 602 печатающей головки и включает в себя сосуд 612 для хранения чернил. Таким образом, в одном примере чернила текут из сосуда 612 в узел 602 печатающей головки. В одном примере узел 602 печатающей головки и узел 610 подачи чернил совместно заключены в картридже или пере струйной или жидкостно-струйной печати. В другом примере узел 610 подачи чернил отделен от узла 602 печатающей головки и подает чернила на узел 602 печатающей головки через сопрягающее соединение 613, такое как трубка и/или клапан для подачи.[0081] The ink supply unit 610 supplies ink to the print head unit 602 and includes an ink storage vessel 612. Thus, in one example, ink flows from receptacle 612 to printhead assembly 602. In one example, the printhead assembly 602 and the ink supply assembly 610 are co-embedded in a cartridge for either rejet or liquid inkjet printing. In another example, the ink supply assembly 610 is separate from the printhead assembly 602 and supplies ink to the printhead assembly 602 via a mating connection 613 such as a supply tube and/or valve.

[0082] Узел 616 каретки позиционирует узел 602 печатающей головки относительно узла 618 транспортировки носителей печати, а узел 618 транспортировки носителей печати позиционирует носители 624 печати относительно узла 602 печатающей головки. Таким образом, зона 626 печати задается рядом с соплами 608 в области между узлом 602 печатающей головки и носителями 624 печати. В одном примере узел 602 печатающей головки является узлом печатающей головки сканирующего типа, благодаря чему узел 616 каретки перемещает узел 602 печатающей головки относительно узла 618 транспортировки носителей печати. В другом примере узел 602 печатающей головки является узлом печатающей головки несканирующего типа, благодаря чему узел 616 каретки фиксирует узел 602 печатающей головки в предписанном положении относительно узла 618 транспортировки носителей печати.[0082] Carriage assembly 616 positions print head assembly 602 relative to print media transport assembly 618, and print media transport assembly 618 positions print media 624 relative to print head assembly 602. Thus, a printable area 626 is defined adjacent to the nozzles 608 in the area between the print head assembly 602 and the print media 624 . In one example, the printhead assembly 602 is a scan-type printhead assembly, whereby the carriage assembly 616 moves the printhead assembly 602 relative to the print media transport assembly 618. In another example, the printhead assembly 602 is a non-scanning type printhead assembly, whereby the carriage assembly 616 fixes the printhead assembly 602 in a prescribed position relative to the print media transport assembly 618.

[0083] Узел 604 станции технического обслуживания обеспечивает промывку под давлением (продувку), протирку, закупоривание и/или заправку узла 602 печатающей головки для поддержания функциональных возможностей узла 602 печатающей головки и, в частности, сопел 608. Например, узел 604 станции технического обслуживания может включать в себя резиновый нож или скребок для очистки, который периодически проходит по узлу 602 печатающей головки, протирая и очищая сопла 608 от избытка чернил. Кроме того, узел 604 станции технического обслуживания может включать в себя колпачок, который закрывает узел 602 печатающей головки, защищая сопла 608 от пересыхания в периоды простоя. Кроме того, узел 604 станции технического обслуживания может включать в себя контейнер для сбора излишков чернил, в который узел 602 печатающей головки выбрасывает чернила в ходе промывок под давлением, гарантируя, что сосуд 612 поддерживает надлежащий уровень давления и текучести, и гарантируя, что сопла 608 не засорены и не текут. Функции узла 604 станции технического обслуживания могут включать в себя относительное перемещение между узлом 604 станции технического обслуживания и узлом 602 печатающей головки.[0083] The service station assembly 604 provides pressure flushing (purge), wiping, plugging, and/or refilling of the printhead assembly 602 to maintain the functionality of the printhead assembly 602 and, in particular, the nozzles 608. For example, the service station assembly 604 may include a rubber knife or cleaning scraper that periodically passes over the printhead assembly 602 to wipe and clear excess ink from the nozzles 608. In addition, the service station assembly 604 may include a cap that covers the print head assembly 602, protecting the nozzles 608 from drying out during periods of inactivity. In addition, the service station assembly 604 may include an ink collection container into which the print head assembly 602 ejects ink during pressure washes, ensuring that the vessel 612 maintains the proper level of pressure and fluidity, and ensuring that the nozzles 608 not clogged or leaking. The functionality of the service station node 604 may include relative movement between the service station node 604 and the printhead node 602.

[0084] Электронный контроллер 620 осуществляет связь с узлом 602 печатающей головки через канал 603 связи, узлом 604 станции технического обслуживания через канал 605 связи, узлом 616 каретки через канал 617 связи и узлом 618 транспортировки носителей печати через канал 619 связи. В одном примере, когда узел 602 печатающей головки установлен в узле 616 каретки, электронный контроллер 620 и узел 602 печатающей головки могут осуществлять связь с помощью узла 616 каретки через канал 601 связи. Электронный контроллер 620 также может осуществлять связь с узлом 610 подачи чернил, благодаря чему в одной реализации можно обнаружить новый (или использованный) источник чернил.[0084] The electronic controller 620 communicates with the printhead assembly 602 via the communication channel 603, the service station assembly 604 via the communication channel 605, the carriage assembly 616 via the communication channel 617, and the print media transport assembly 618 via the communication channel 619. In one example, when the printhead assembly 602 is installed in the carriage assembly 616, the electronic controller 620 and the printhead assembly 602 may communicate with the carriage assembly 616 via the communication channel 601. The electronic controller 620 may also communicate with the ink supply unit 610 such that, in one implementation, a new (or used) ink source can be detected.

[0085] Электронный контроллер 620 принимает данные 628 от главной системы, такой как компьютер, и может включать в себя память для временного хранения данных 628. Данные 628 могут отправляться в систему 600 выброса текучей среды по электронному, инфракрасному, оптическому или другому каналу передачи информации. Данные 628 представляют, например, документ и/или файл, подлежащий печати. Таким образом, данные 628 образуют задание на печать для системы 600 выброса текучей среды и включают в себя по меньшей мере одну команду и/или параметр команды задания на печать.[0085] Electronic controller 620 receives data 628 from a host system, such as a computer, and may include a memory for temporarily storing data 628. Data 628 may be sent to fluid release system 600 via electronic, infrared, optical, or other communication channel. . Data 628 represents, for example, a document and/or file to be printed. Thus, the data 628 constitutes a print job for the fluid ejection system 600 and includes at least one command and/or print job command parameter.

[0086] В одном примере электронный контроллер 620 обеспечивает управление узлом 602 печатающей головки, в том числе управление привязкой по времени выброса капель чернил из сопел 608. Таким образом электронный контроллер 620 задает рисунок выбрасываемых капель чернил, которые образуют знаки, символы и/или другие графические объекты или изображения на носителях 624 печати. Управление привязкой по времени, а значит рисунок выбрасываемых капель чернил определяется командами и/или параметрами команд задания на печать. В одном примере логическая и возбуждающая схема, образующая часть электронного контроллера 620, располагается на узле 602 печатающей головки. В другом примере логическая и возбуждающая схема, образующая часть электронного контроллера 620, располагается вне узла 602 печатающей головки.[0086] In one example, the electronic controller 620 provides control of the printhead assembly 602, including controlling the timing of ejection of ink droplets from the nozzles 608. In this way, the electronic controller 620 sets the pattern of ejected ink droplets that form characters, symbols, and/or other graphics or images on print media 624 . The timing control, and thus the pattern of ejected ink drops, is determined by the commands and/or parameters of the print job commands. In one example, the logic and drive circuitry forming part of the electronic controller 620 is located on the printhead assembly 602. In another example, the logic and drive circuitry forming part of the electronic controller 620 is located outside the printhead assembly 602.

[0087] Фиг. 13A-13D представляют собой блок-схемы последовательности операций, иллюстрирующие один пример способа 700 осуществления доступа к первой памяти и второй памяти устройства выброса текучей среды. В одном примере способ 700 может осуществляться системой 100 выброса текучей среды по фиг. 1. Как показано на фиг. 13A, на этапе 702 способ 700 включает в себя последовательное генерирование первого сигнала выбора и второго сигнала выбора. На этапе 704 способ 700 включает в себя разблокирование первого элемента памяти в ответ на первый сигнал выбора и первые данные на множестве линий первых данных. На этапе 706 способ 700 включает в себя разблокирование второго элемента памяти в ответ на второй сигнал выбора и вторые данные на линии вторых данных.[0087] FIG. 13A-13D are flowcharts illustrating one example of a method 700 for accessing first memory and second memory of a fluid ejection device. In one example, method 700 may be performed by fluid ejection system 100 of FIG. 1. As shown in FIG. 13A, at 702, method 700 includes sequentially generating a first selection signal and a second selection signal. At 704, method 700 includes unlocking a first memory element in response to a first select signal and first data on a plurality of first data lines. At 706, method 700 includes unlocking the second memory element in response to the second select signal and second data on the second data line.

[0088] Как показано на фиг. 13B, на этапе 708 способ 700 может дополнительно включать в себя генерирование сигнала адреса. В этом случае разблокирование второго элемента памяти может включать в себя разблокирование второго элемента памяти в ответ на второй сигнал выбора, вторые данные на линии вторых данных и сигнал адреса.[0088] As shown in FIG. 13B, at 708, method 700 may further include generating an address signal. In this case, unlocking the second memory element may include unlocking the second memory element in response to the second select signal, the second data on the second data line, and the address signal.

[0089] Как показано на фиг. 13C, на этапе 710 способ 700 может дополнительно включать в себя генерирование сигнала на линии ID. На этапе 712 способ 700 может дополнительно включать в себя разблокирование устройства активации текучей среды в ответ на второй сигнал выбора и первый логический уровень на линии ID. В этом случае разблокирование второго элемента памяти может включать в себя разблокирование второго элемента памяти в ответ на второй сигнал выбора и второй логический уровень на линии ID.[0089] As shown in FIG. 13C, at 710, method 700 may further include generating a signal on the ID line. At 712, method 700 may further include releasing the fluid activation device in response to the second select signal and the first logic level on the ID line. In this case, unlocking the second memory element may include unlocking the second memory element in response to the second select signal and the second logic level on the ID line.

[0090] Как показано на фиг. 13D, на этапе 714 способ 700 может дополнительно включать в себя осуществление доступа к первому элементу памяти через линию ID, когда первый элемент памяти разблокирован. На этапе 716 способ 700 может дополнительно включать в себя осуществление доступа ко второму элементу памяти через линию возбуждения, когда второй элемент памяти разблокирован.[0090] As shown in FIG. 13D, at 714, method 700 may further include accessing the first memory element via the ID line when the first memory element is unlocked. At 716, method 700 may further include accessing the second memory element via the drive line when the second memory element is unlocked.

[0091] Фиг. 14A-14B представляют собой блок-схемы последовательности операций, иллюстрирующие один пример способа 800 осуществления доступа к памяти устройства выброса текучей среды. В одном примере способ 800 может осуществляться системой 100 выброса текучей среды по фиг. 1. Как показано на фиг. 14A, на этапе 802 способ 800 включает в себя электрическое подключение, через первый переключатель, первой стороны каждого элемента памяти из множества элементов памяти к линии возбуждения в ответ на первый логический уровень на линии ID и электрическое отключение, через первый переключатель, первой стороны каждого элемента памяти из множества элементов памяти от линии возбуждения в ответ на второй логический уровень на линии ID. На этапе 804 способ 800 включает в себя электрическое подключение, через соответствующий второй переключатель из множества вторых переключателей, второй стороны соответствующего элемента памяти из множества элементов памяти к общему узлу в ответ на сигнал адреса.[0091] FIG. 14A-14B are flowcharts illustrating one example of a method 800 for accessing the memory of a fluid ejection device. In one example, method 800 may be performed by fluid ejection system 100 of FIG. 1. As shown in FIG. 14A, at 802, method 800 includes electrically connecting, via a first switch, a first side of each memory element of a plurality of memory elements to a drive line in response to a first logic level on the ID line, and electrically disconnecting, via a first switch, the first side of each element. of a plurality of memory elements from the drive line in response to the second logic level on the ID line. At 804, method 800 includes electrically connecting, via a respective second switch of the plurality of second switches, a second side of the respective memory element of the plurality of memory elements to a common node in response to the address signal.

[0092] В одном примере первый переключатель включает в себя первый транзистор, а множество вторых переключателей включает в себя множество вторых транзисторов. Как показано на фиг. 14B, на этапе 806 способ 800 может дополнительно включать в себя осуществление доступа к соответствующему элементу памяти из множества элементов памяти через линию возбуждения, когда соответствующий элемент памяти электрически подключен между линией возбуждения и общим узлом.[0092] In one example, the first switch includes a first transistor and the plurality of second switches includes a plurality of second transistors. As shown in FIG. 14B, at 806, method 800 may further include accessing a corresponding memory element from the plurality of memory elements via the drive line when the corresponding memory element is electrically connected between the drive line and a common node.

[0093] Фиг. 15A-15B представляют собой блок-схемы последовательности операций, иллюстрирующие другой пример способа 900 для осуществления доступа к памяти устройства выброса текучей среды. В одном примере способ 900 может быть реализован системой 100 выброса текучей среды по фиг. 1. Как показано на фиг. 15A, на этапе 902 способ 900 включает в себя генерирование сигнала ID на линии ID. На этапе 904 способ 900 включает в себя последовательное генерирование первого сигнала выбора и второго сигнала выбора. На этапе 906 способ 900 включает в себя фиксацию сигнала ID в ответ на первый сигнал выбора. На этапе 908 способ 900 включает в себя разблокирование элемента памяти в ответ на фиксированный сигнал ID, имеющий первый логический уровень. На этапе 910 способ 900 включает в себя осуществление доступа к элементу памяти через линию возбуждения в ответ на второй сигнал выбора, когда этот элемент памяти разблокирован.[0093] FIG. 15A-15B are flowcharts illustrating another example of a method 900 for accessing the memory of a fluid ejection device. In one example, method 900 may be implemented by fluid ejection system 100 of FIG. 1. As shown in FIG. 15A, at step 902, method 900 includes generating an ID signal on the ID line. At 904, method 900 includes sequentially generating a first selection signal and a second selection signal. At 906, method 900 includes latch signal ID in response to the first select signal. At 908, method 900 includes unlocking a memory element in response to a latched ID signal having a first logical level. At 910, method 900 includes accessing a memory element via a drive line in response to a second select signal when the memory element is unlocked.

[0094] В одном примере разблокирование элемента памяти включает в себя электрическое подключение элемента памяти к линии возбуждения в ответ на фиксированный сигнал ID, имеющий первый логический уровень. В другом примере фиксация сигнала ID включает в себя инвертирование сигнала ID и фиксацию инвертированного сигнала ID в ответ на первый сигнал выбора; а разблокирование элемента памяти включает в себя отключение тракта разряда, подключенного к элементу памяти, в ответ на фиксированный инвертированный сигнал ID, имеющий второй логический уровень.[0094] In one example, unlocking the memory element includes electrically connecting the memory element to the drive line in response to a latched ID signal having a first logic level. In another example, latching the ID signal includes inverting the ID signal and latching the inverted ID signal in response to the first select signal; and unlocking the memory element includes turning off the discharge path connected to the memory element in response to a fixed inverted ID signal having a second logic level.

[0095] Как показано на фиг. 15B, на этапе 912 способ 900 может дополнительно включать в себя разблокирование устройства активации текучей среды в ответ на сигнал ID, имеющий второй логический уровень. На этапе 914 способ 900 может дополнительно включать в себя активацию устройства активации текучей среды через линию возбуждения в ответ на второй сигнал выбора, когда устройство активации текучей среды разблокировано.[0095] As shown in FIG. 15B, at 912, method 900 may further include releasing the fluid activation device in response to the ID signal having the second logical level. At 914, method 900 may further include activating the fluid activation device via the drive line in response to the second select signal when the fluid activation device is unlocked.

[0096] Хотя здесь были проиллюстрированы и описаны конкретные примеры, показанные и описанные, конкретные примеры могут быть замещены разнообразием альтернативных и/или эквивалентных реализаций без выхода за рамки объема настоящего раскрытия. Эта заявка предназначена охватывать любые адаптации или вариации рассмотренных здесь конкретных примеров. Поэтому предполагается, что это раскрытие ограничивается только формулой изобретения и ее эквивалентами.[0096] While the specific examples shown and described have been illustrated and described herein, the specific examples may be replaced by a variety of alternative and/or equivalent implementations without departing from the scope of the present disclosure. This application is intended to cover any adaptations or variations of the specific examples discussed here. Therefore, this disclosure is intended to be limited only by the claims and their equivalents.

Claims

1. An inkjet cartridge comprising a printhead array including an integrated circuit for actuating a plurality of fluid activation devices, wherein the integrated circuit comprises:

identification line (ID);

first choice line

second choice line;

a plurality of first data lines;

a second data line;

a first memory element unlocked in response to the first logic level on the first select line and the first data on the plurality of first data lines;

a second memory element unlocked in response to the second data on the second data line, the first logic level on the second select line, and the first logic level on the ID line;

a fluid activation device unlocked in response to a first logic level on the second selection line and a second logic level on the ID line; and

a drive line electrically connected to the second memory element and the fluid activation device;

the first memory element being accessed via the ID line when the first memory element is unlocked;

while access to the second memory element is carried out through the excitation line when the second memory element is unlocked; and

wherein the fluid activation device is activated via the drive line when the fluid activation device is unlocked.

2. The inkjet cartridge of claim. 1, further comprising a discharge path electrically connected between the second memory element and a common node or ground node, and the discharge path is blocked in response to a first logic level on the ID line and unblocked in response to a second logic level on the line ID.

3. An inkjet cartridge according to claim 1 or 2, wherein the first memory element contains an erasable programmable read-only memory element and the second memory element contains a programmable fusible link.

4. Inkjet cartridge according to any one of paragraphs. 1-3, additionally containing:

a shift register decoder for unlocking the first memory element in response to the first data on the plurality of first data lines.

5. Inkjet cartridge according to any one of paragraphs. 1-4, additionally containing:

a transistor for unlocking the second memory element in response to the second data on the second data line.

6. An inkjet cartridge according to claim 5, further comprising:

an additional transistor for unlocking the second memory element in response to the first logic level on the ID line, wherein said transistor is located on the first side of the second memory element, and said additional transistor is located on the second side of the second memory element opposite the first side of the second memory element.

7. Inkjet cartridge according to any one of paragraphs. 1-6, wherein the first memory element comprises a non-volatile memory element and the second memory element comprises a non-volatile memory element.

8. Inkjet cartridge according to any one of paragraphs. 1-7, additionally containing:

an address generator for generating an address signal;

while the second memory element must be unlocked in response to the address signal.

9. Inkjet cartridge according to any one of paragraphs. 1-8, additionally containing:

a plurality of transistors for unlocking the first memory element in response to the first data on the plurality of first data lines.

10. Inkjet cartridge according to any one of paragraphs. 1-9, additionally containing:

a transistor connected to the second select line and to the discharge path to enable and disable the discharge path in response to different logic levels on the second select line.

11. Inkjet cartridge according to any one of paragraphs. 1-10, in which the first data and the second data are completely independent of each other.

12. A method for accessing the first memory and the second memory of the fluid ejection device at the printhead matrix of an inkjet printer, comprising:

sequential generation of the first selection signal and the second selection signal;

generating a signal on the ID line;

unlocking the first memory element in response to the first select signal and the first data on the plurality of first data lines;

unlocking the fluid activation device in response to the second select signal and the first logic level on the ID line;

unlocking the second memory element in response to the second select signal, the second logic level on the ID line and the second data on the second data line;

accessing the first memory element via the ID line when the first memory element is unlocked;

accessing the second memory element via the drive line when the second memory element is unlocked; and

activating the fluid activation device via the excitation line when the fluid activation device is unlocked.

13. The method of claim 12, further comprising:

address signal generation,

wherein unlocking the second memory element comprises unlocking the second memory element in response to the second select signal, the second data on the second data line, and the address signal.