RU2719419C1 - Automatic gain control method and its implementing device - Google Patents

Automatic gain control method and its implementing device Download PDF

Info

Publication number
RU2719419C1
RU2719419C1 RU2019141669A RU2019141669A RU2719419C1 RU 2719419 C1 RU2719419 C1 RU 2719419C1 RU 2019141669 A RU2019141669 A RU 2019141669A RU 2019141669 A RU2019141669 A RU 2019141669A RU 2719419 C1 RU2719419 C1 RU 2719419C1
Authority
RU
Russia
Prior art keywords
channel
signal
averaging
inputs
outputs
Prior art date
Application number
RU2019141669A
Other languages
Russian (ru)
Inventor
Игорь Александрович Литвиненко
Федор Анатольевич Вагин
Original Assignee
Открытое акционерное общество "Межгосударственная Корпорация Развития" (ОАО"Межгосударственная Корпорация Развития")
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Открытое акционерное общество "Межгосударственная Корпорация Развития" (ОАО"Межгосударственная Корпорация Развития") filed Critical Открытое акционерное общество "Межгосударственная Корпорация Развития" (ОАО"Межгосударственная Корпорация Развития")
Priority to RU2019141669A priority Critical patent/RU2719419C1/en
Application granted granted Critical
Publication of RU2719419C1 publication Critical patent/RU2719419C1/en

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03GCONTROL OF AMPLIFICATION
    • H03G3/00Gain control in amplifiers or frequency changers
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03GCONTROL OF AMPLIFICATION
    • H03G3/00Gain control in amplifiers or frequency changers
    • H03G3/20Automatic control
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03GCONTROL OF AMPLIFICATION
    • H03G99/00Subject matter not provided for in other groups of this subclass

Landscapes

  • Control Of Amplification And Gain Control (AREA)
  • Circuits Of Receivers In General (AREA)

Abstract

FIELD: automatic adjustment means.
SUBSTANCE: invention relates to means of automatic gain control (AGC). Proposed AGC, which contains HF unit comprising multilevel HF attenuator 2.1, HF converter 2.2 and IF attenuator 2.3, mixer 2.4, digital signal processor 2.5, a receiving unit of the baseband, including a first two-channel amplifying and conversion device (ACD) 2.6, the second two-channel ACD 2.7, two-channel low-pass filter 2.8, third two-channel ACD 2.9, two-channel ADC 2.10, first DAC 2.11, second DAC 2.12, third DAC 2.13. Digital processor 2.5 includes power estimation unit I 2.14, power estimation unit Q 2.15, adder 2.16, at least two averaging units: first averaging unit 2.17, second averaging unit 2.18, switchboard 2.19, comparator 2.20, main logic control unit 2.21, threshold detector 2.22, RAM 2.23.
EFFECT: development of AGC method with time division of channels and device for its implementation, which provide high-speed multichannel reception of data packets with high level of accuracy of input signal for each separate channel.
4 cl, 3 dwg

Description

Изобретение относится к радиотехнике, а именно, к автоматической регулировке усиления, и может быть использовано в системах беспроводной радиосвязи, в частности, в модеме, получающем сигналы в виде пакетов данных с временным разделением каналов.The invention relates to radio engineering, namely, to automatic gain control, and can be used in wireless radio communication systems, in particular, in a modem receiving signals in the form of data packets with time division of channels.

Пакетные модемы с временным разделением каналов используются как в системе однонаправленной связи, для работы в дуплексном режиме на одной частоте, так и в системе многонаправленной связи, когда одна базовая станция работает с несколькими абонентами. При этом значительно экономятся аппаратные ресурсы, т.к. нет необходимости использовать на базовой станции отдельных приемо-передатчиков для каждого направления связи, также упрощается программная и аппаратная часть абонентского оборудования. Обмен данными в такой системе требует точной временной синхронизации, обычно ведущим времязадающим звеном является именно базовая станция. Вместе с тем, повышаются требования к программной обработке на стороне базовой станции, т.к. каждый временной канал требует отдельной подсистемы символьной и временной синхронизации, компенсации искажений в среде передачи, автоматической регулировки усиления (АРУ). АРУ является адаптивной системой, которая позволяет модемному оборудованию работать в широком динамическом диапазоне сигналов на антенном входе, сохраняя при этом постоянный уровень сигнала на входе демодулятора. Общее представление об АРУ известно в данной области и используется в большинстве модемов. В системе многонаправленной связи, в особенности при работе базовой станции с мобильными абонентами, уровень входного сигнала от каждого абонента может значительно отличаться. Один из абонентов может находиться очень близко к базовой станции, а другой на максимальном удалении. Это приводит к разности входных уровней мощности в соседних временных каналах, достигающих 60 дБ и более. При работе в движении эффекты многолучевых замираний приводят дополнительно к высокой скорости изменения уровня сигнала в каждом отдельном канале. Дополнительно, увеличение степени модуляции сигналов, повышает требования к точности удержания целевого уровня сигнала на входе демодулятора.Packet modems with time division of channels are used both in a unidirectional communication system, for operation in duplex mode on a single frequency, and in a multidirectional communication system when one base station works with several subscribers. At the same time, hardware resources are significantly saved, because there is no need to use separate transceivers at the base station for each communication direction; the software and hardware of the user equipment are also simplified. The exchange of data in such a system requires accurate time synchronization, usually the base station is the leading timing element. At the same time, the requirements for software processing on the side of the base station are increasing, as each time channel requires a separate subsystem of symbolic and temporal synchronization, distortion compensation in the transmission medium, automatic gain control (AGC). AGC is an adaptive system that allows modem equipment to operate in a wide dynamic range of signals at the antenna input, while maintaining a constant signal level at the input of the demodulator. A general understanding of AGC is known in the art and is used by most modems. In a multidirectional communication system, especially when the base station works with mobile subscribers, the input signal level from each subscriber can differ significantly. One of the subscribers can be very close to the base station, and the other at maximum distance. This leads to a difference in input power levels in adjacent time channels, reaching 60 dB or more. When working in motion, the effects of multipath fading additionally lead to a high rate of change in the signal level in each individual channel. Additionally, increasing the degree of modulation of the signals increases the requirements for the accuracy of the retention of the target signal level at the input of the demodulator.

Известен способ автоматической регулировки усиления (WO/2003/071695, опубл. 28.08.2003 г.), являющийся наиболее близким по технической сущности и принятый за прототип, заключающийся в том, что на первом этапе осуществляют инициализацию регулируемых блоков, при которой затухание высокочастотного (ВЧ) аттенюатора устанавливают в 0 дБ (минимальное затухание), флаг захвата АРУ сбрасывают, указывая на то, что АРУ не захватила входящий сигнал, использующийся при суммировании нескольких значений амплитуды входного сигнала, счетчик усреднения сигнала сбрасывают в ноль. После инициализации параметров, может быть выполнена необязательная операция корректировки разбаланса квадратур I и Q. Добавляют временную задержку, необходимую для компенсации времени, требуемого для того, чтобы значения, записанные в цифро-аналоговый преобразователь (ЦАП), отобразились в виде соответствующего этим значениям напряжения на выходе ЦАП. По истечение временной задержки, считывают значения квадратур I и Q, поступающие на аналого-цифровой преобразователь (АЦП). Если используется оцифровка сигнала промежуточной частоты, то корректировка разбаланса квадратур не требуется. Затем значения I и Q проверяют на ограничение. Если был установлен флаг захвата АРУ, то проверку на ограничение сигнала не производят, т.к. предполагают, что сигнал находится в пределах допустимого диапазона значений, и вычисляют амплитуду сигнала. Если I или Q находится в ограничении, то проверяют последнее значение уровня усиления, записанное в ЦАП. Если величина усиления минимальна, т.е. снизить коэффициент усиления усилителя невозможно, при помощи подключаемого аттенюатора вводят затухание К дБ, где К – это величина затухания аттенюатора. Это затухание должно привести сигнал в допустимый диапазон регулировки. Значение уровня усиления усилителя также корректируют, для приведения сигнала в заданный диапазон регулировки. Если коэффициент усиления выше минимального значения, то его можно ступенчато снижать, пока не будет достигнута требуемая рабочая точка. Если условие ограничения сигналов I и Q оказалось ложным, вычисляют амплитуду вектора сигнала. Вычисленные значения накапливают в аккумуляторе. Счетчик усреднения при этом инкрементируется, и значение счетчика сравнивают с заданной величиной периода накопления. Если период накопления не истек, конечный автомат снова переходит к считыванию значений АЦП и вычислению нескольких значений амплитуды входного сигнала. Если период накопления истек, счетчик усреднения сбрасывают в ноль, чтобы начать новый цикл усреднения. Усредненное значение с аккумулятора в следующем состоянии сравнивают с заданным уровнем регулировки АРУ. Если значение аккумулятора находится в пределах окна регулировки, то выставляют сигнал (флаг) захвата АРУ. Если сигнал находится вне окна регулировки, более чем в 3 дБ от заданной рабочей точки АРУ, то флаг захвата АРУ сбрасывают. Более высокие степени модуляции пакетов данных требуют более точного АРУ и, следовательно, требуют более длительного времени интеграции и более точного детектирования захвата. Учитывая, что типичная желаемая амплитуда равна половине максимального диапазон АЦП преобразователей, это приводит к разнице между требуемой точкой и ограничением 3 дБ по амплитуде напряжения (или 6 дБ по уровню мощности). Следовательно, если предположить, что сигнал был точно в предельном положении, сигнал должен быть снижен на 6 дБ в мощности, чтобы получить нужную рабочую точку. Коэффициент усиления сигнала уменьшают более чем на 6 дБ, поскольку есть вероятность того, что входящий сигнал больше, чем точное ограничение. Если сигнал не в ограничении, производят измерение того, насколько требуется изменить усиление, чтобы получить желаемую рабочую точку. Это измерение включает в себя усреднение амплитуд вектора сигнала за N отсчетов и, используя это значение, получают требуемую коррекцию коэффициента усиления с помощью справочной таблицы. После сброса флага захвата АРУ, период интеграции N устанавливают на меньшее количество отсчетов. Потеря блокировки не исключает возможности того, что коэффициент усиления может быть скорректирован на следующем цикле к правильной желаемой рабочей точке. Таким образом, конечный автомат продолжает корректировать усиление обычным образом, описанным выше.A known method of automatic gain control (WO / 2003/071695, published on 08.28.2003), which is the closest in technical essence and adopted as a prototype, consists in the fact that at the first stage initialization of the adjustable blocks is carried out, in which the high-frequency attenuation ( The RF attenuator is set to 0 dB (minimum attenuation), the AGC capture flag is reset, indicating that the AGC has not captured the input signal used to sum the several values of the input signal amplitude, the averaging counter of the reset signal vayut to zero. After initializing the parameters, an optional operation of correcting the imbalance of quadratures I and Q can be performed. Add the time delay necessary to compensate for the time required for the values recorded in the digital-to-analog converter (DAC) to be displayed in the form of the voltage corresponding to these values DAC output. After the time delay expires, the values of the quadratures I and Q are sent to the analog-to-digital converter (ADC). If digitization of the intermediate frequency signal is used, then correction of the imbalance of quadrature is not required. Then the values of I and Q are checked for restriction. If the AGC capture flag was set, then the signal restriction check is not performed, because assume that the signal is within the acceptable range of values, and calculate the amplitude of the signal. If I or Q is in the limit, then check the last value of the gain level recorded in the DAC. If the gain is minimal, i.e. it is impossible to reduce the gain of the amplifier, using a connected attenuator, attenuation K dB is introduced, where K is the attenuator attenuation value. This attenuation should bring the signal into the allowable adjustment range. The gain level of the amplifier is also adjusted to bring the signal into a predetermined adjustment range. If the gain is above the minimum value, then it can be reduced stepwise until the desired operating point is reached. If the condition for limiting the signals I and Q turned out to be false, the amplitude of the signal vector is calculated. The calculated values are accumulated in the battery. The averaging counter is incremented, and the counter value is compared with a predetermined value of the accumulation period. If the accumulation period has not expired, the state machine again proceeds to read the ADC values and calculate several values of the amplitude of the input signal. If the accumulation period has expired, the averaging counter is reset to zero to start a new averaging cycle. The average value from the battery in the next state is compared with a given AGC adjustment level. If the battery value is within the adjustment window, then the AGC capture signal (flag) is set. If the signal is outside the adjustment window, more than 3 dB from the given operating point of the AGC, the AGC capture flag is reset. Higher modulations of the data packets require a more accurate AGC and therefore require a longer integration time and more accurate capture detection. Given that the typical desired amplitude is half the maximum range of the ADC converters, this leads to a difference between the required point and the limitation of 3 dB in voltage amplitude (or 6 dB in power level). Therefore, assuming that the signal was exactly at its limit position, the signal must be reduced by 6 dB in power to get the desired operating point. The gain of the signal is reduced by more than 6 dB, since there is a possibility that the incoming signal is greater than the exact limit. If the signal is not in a limitation, a measurement is made of how much the gain needs to be changed in order to obtain the desired operating point. This measurement includes averaging the amplitudes of the signal vector over N samples and, using this value, the required gain correction is obtained using the look-up table. After resetting the AGC capture flag, the integration period N is set to a smaller number of samples. Loss of blocking does not exclude the possibility that the gain can be adjusted in the next cycle to the correct desired operating point. Thus, the state machine continues to adjust the gain in the usual manner described above.

В качестве недостатков известного способа можно отметить следующее:The disadvantages of this method include the following:

- ограничение по скорости реакции АРУ при установке точного уровня входного сигнала для отдельного канала;- restriction on the AGC reaction rate when setting the exact input signal level for an individual channel;

- низкая помехоустойчивость, т.к. захват АРУ должен быть произведен за время приема преамбулы пакета данных, то интервал усреднения берется относительно короткий, и влияние помех существенно, следовательно, имеются ограничения на полосу принимаемого сигнала и на длительность пакетов данных и длительность преамбулы в этих пакетах данных;- low noise immunity, as AGC capture should be made during the reception of the preamble of the data packet, then the averaging interval is taken relatively short, and the interference is significant, therefore, there are restrictions on the bandwidth of the received signal and on the duration of the data packets and the duration of the preamble in these data packets;

- управление АРУ происходит как в момент приема преамбулы, так и может происходить в период приема основного потока данных, что может приводить к битовым ошибкам в приеме данных.- AGC control occurs both at the time of receiving the preamble, and can occur during the period of receiving the main data stream, which can lead to bit errors in receiving data.

Известен автоматический регулятор усиления (US 6222472, опубл. 24.04.2001 г.), включающий усилитель с автоматической регулировкой усиления, первый и второй АЦП для преобразования аналогового сигнала, выводимого из усилителя в первом и втором каналах, в первый и второй цифровые сигналы, соответственно, первый блок оценки мощности, подключенный к первому АЦП, для оценки мощности сигнала, введенного в первый канал АЦП, второй блок оценки мощности, связанный со вторым АЦП, для оценки мощности сигнала, введенного во второй канал АЦП. Сумматор, обеспечивающий сигнал суммарной мощности, представляющий объединенную мощность в первом и втором аналого-цифровых каналах. Фильтр с бесконечной импульсной характеристикой (далее-БИХ фильтр), связанный с сумматором для фильтрации сигнала суммарной мощности и ослабления шумов и помех. Компаратор, принимающий отфильтрованную суммарную выходную мощность от БИХ фильтра и сравнивающий ее с минимальным и максимальным пороговым значением. После достижения любого из пороговых значений компаратор выводит значение усиления АРУ, соответствующее достигнутому пороговому значению. Входной первый ЦАП, подключенный к компаратору, для преобразования выходного сигнала от компаратора из цифрового в аналоговый сигнал. Второй ЦАП, подключенный к первому ЦАП для преобразования из выходного сигнала из первого ЦАП в аналоговый сигнал управления АРУ и подачи сигнала управления АРУ к усилителю.Known automatic gain control (US 6222472, publ. 04.24.2001), including an amplifier with automatic gain control, the first and second ADCs for converting an analog signal output from the amplifier in the first and second channels to the first and second digital signals, respectively , a first power estimator connected to the first ADC to estimate the power of the signal input to the first ADC channel; a second power estimator associated with the second ADC to estimate the power of the signal input to the second ADC channel. An adder providing a total power signal representing combined power in the first and second analog-to-digital channels. A filter with an infinite impulse response (hereinafter referred to as the IIR filter) associated with an adder for filtering the total power signal and attenuating noise and interference. A comparator that receives the filtered total output power from the IIR filter and compares it with the minimum and maximum threshold value. After reaching any of the threshold values, the comparator displays the AGC gain value corresponding to the reached threshold value. The first input DAC connected to the comparator to convert the output signal from the comparator from digital to analog signal. The second DAC connected to the first DAC to convert from the output signal from the first DAC to the analog AGC control signal and supply the AGC control signal to the amplifier.

В данном устройстве не реализован многоканальный режим передачи пакетов данных. Также недостатками устройства является малый динамический диапазон, повышенный уровень собственных шумов приемного тракта и искажения сигналов.This device does not implement multi-channel transmission mode of data packets. Also, the disadvantages of the device are the small dynamic range, the increased level of the own noise of the receiving path and signal distortion.

Известно устройство АРУ, обеспечивающее многоканальную передачу пакетов данных (WO/2003/071695, опубл. 28.08.2003 г.), реализующее способ-прототип, наиболее близкое по технической сущности и принятое за прототип, которое содержит ВЧ блок, соединенный с антенной, процессор передачи, блок передачи основной полосы частот, блок приема основной полосы частот, процессор приема. ВЧ блок принимает сигналы квадратуры I и Q, которые генерированы блоком передачи основной полосы частот, которая в свою очередь принимает М-битовые цифровые сигналы от процессора передачи. При этом ВЧ блок содержит двухуровневый ВЧ аттенюатор, управляющийся при помощи сигнала управления, и ВЧ конвертор. В режиме приема ВЧ блок выдает сигналы квадратуры I и Q на вход блока приема основной полосы частот, которая включает первый и второй одноканальные фильтры нижних частот (ФНЧ) для фильтрации и выравнивания сигналов I и Q, первый и второй одноканальные усилители переменного усиления (УПУ) для регулировки усиления поступающих сигналов для обеспечения пределов необходимого динамического диапазона, а также первый и второй одноканальные АЦП. При этом сигнал квадратуры I поступает на первый одноканальный ФНЧ, который связан с первым одноканальным УПУ, который в свою очередь связан с первым одноканальным АЦП. Сигнал квадратуры Q поступает на второй одноканальный ФНЧ, который связан с вторым одноканальным УПУ, выход которого связан с входом второго одноканальным АЦП. Выходы первого и второго одноканальных АЦП связаны с первым и вторым входом цифрового процессора.An AGC device is known that provides multichannel transmission of data packets (WO / 2003/071695, published on 08.28.2003), implements a prototype method that is closest in technical essence and adopted as a prototype, which contains an RF unit connected to the antenna, a processor a transmission, a baseband transmission unit, a baseband reception unit, a reception processor. The RF unit receives I and Q quadrature signals, which are generated by the baseband transmission unit, which in turn receives M-bit digital signals from the transmission processor. In this case, the RF unit contains a two-level RF attenuator controlled by a control signal, and an RF converter. In the receiving mode, the HF unit provides I and Q quadrature signals to the input of the receiving unit of the main frequency band, which includes the first and second single-channel low-pass filters (LPFs) for filtering and equalizing I and Q signals, the first and second single-channel variable amplification amplifiers (UPA) to adjust the gain of the incoming signals to ensure the limits of the required dynamic range, as well as the first and second single-channel ADCs. In this case, the quadrature signal I is supplied to the first single-channel low-pass filter, which is connected to the first single-channel amplifier, which in turn is connected to the first single-channel ADC. The quadrature signal Q is fed to the second single-channel low-pass filter, which is connected to the second single-channel amplifier, the output of which is connected to the input of the second single-channel ADC. The outputs of the first and second single-channel ADCs are connected to the first and second input of the digital processor.

Недостатками устройства прототипа являются:The disadvantages of the prototype device are:

- повышенный уровень собственных шумов приемного тракта при недостаточном усилении на входе элементов промежуточных преобразований;- an increased level of inherent noise of the receiving path with insufficient amplification at the input of the elements of the intermediate transformations;

- ограничение по скорости реакции АРУ при установке точного уровня входного сигнала для отдельного канала;- restriction on the AGC reaction rate when setting the exact input signal level for an individual channel;

- малый динамический диапазон, т. к. в устройстве используется один двухуровневый ВЧ аттенюатор и по одному УПУ для каждого из сигналов I и Q, коэффициенты усиления которых изменяются не более чем на 30 Дб;- a small dynamic range, because the device uses one two-level RF attenuator and one UPA for each of the I and Q signals, the gain of which varies by no more than 30 dB;

- возможность искажения принимаемого сигнала, т.к. двухуровневый аттенюатор не обеспечивает поддержание оптимального уровня сигнала во всем динамическом диапазоне приемника, что особенно критично при высоких степенях модуляции (QAM64 и выше), т.е. отдельные элементы входного тракта могут уходить в нелинейный режим.- the possibility of distortion of the received signal, because a two-level attenuator does not provide the maintenance of an optimal signal level in the entire dynamic range of the receiver, which is especially critical for high degrees of modulation (QAM64 and higher), i.e. individual elements of the input path can go into non-linear mode.

Задачей группы изобретений является создание способа АРУ с временным разделением каналов и устройства для его реализации, обеспечивающих высокоскоростной многоканальный прием пакетов данных с высоким уровнем точности входного сигнала для каждого отдельного канала.The objective of the group of inventions is to create an AGC method with time division of channels and a device for its implementation, providing high-speed multi-channel reception of data packets with a high level of accuracy of the input signal for each individual channel.

Техническим результатом, достигаемым заявленным способом АРУ, является увеличение скорости реакции АРУ при установке точного уровня входного сигнала для каждого отдельного канала в многоканальном режиме работы, снижение уровня битовых ошибок при приеме пакетов данных.The technical result achieved by the claimed AGC method is to increase the AGC reaction speed when setting the exact input signal level for each individual channel in multi-channel operation mode, reducing the level of bit errors when receiving data packets.

Техническим результатом, достигаемым заявленным устройством АРУ, является повышение качества принимаемого сигнала путем повышения помехоустойчивости, снижения собственных шумов и уровня искажения сигналов, расширение динамического диапазона, увеличение скорости реакции АРУ при высокой точности установки уровня входного сигнала.The technical result achieved by the claimed AGC device is to improve the quality of the received signal by increasing noise immunity, reducing its own noise and signal distortion level, expanding the dynamic range, increasing the AGC reaction speed with high accuracy of setting the input signal level.

Указанный технический результат в части способа достигается тем, что в способ автоматической регулировки АРУ, содержащий этапы, на которых инициализируют параметры регулируемых блоков, участвующие в АРУ, проверяют значение квадратур I и Q сигналов, приходящие с АЦП, на ограничение, при наличии сигнала об ограничении снижают/повышают уровни усиления УПУ и аттенюаторов, при отсутствии сигналов об ограничении определяют уровень настройки усиления для удержания сигнала в заданном диапазоне, переводят значение текущего усиления из децибел в коды управления и подают их на аттенюаторы и усилители согласно изобретению после этапа инициализации параметров регулируемых блоков и перед этапом проверки значений квадратур на ограничение I и Q сигналов, определяют режим работы. При этом при выборе пакетного режима устанавливают режим обнаружения абонента, действующий до появления сигнала захвата синхронизации от приемной части (ПРМ). Причем при отсутствии синхронизации в i-м канале устанавливают параметры режима захвата в i-м канале, при котором сигнал разрешения приема пакета данных в i-м канале коммутируется напрямую на сигнал разрешения усреднения соответствующего (i-го) блока усреднения, и инерционность усреднения текущего блока усреднения в режиме обнаружения уменьшается для ускорения захвата сигнала. После того, как уровень усиления сигнала от абонента в соответствующем канале будет достаточен для захвата синхронизации, устанавливают параметры режима удержания АРУ, при котором выполняется цикл регулировки для поддержания уровня сигнала в заданном диапазоне значений. При этом после этапа перевода значения текущего усиления из децибел в коды управления и подачи их на аттенюаторы и УПУ, сохраняют коды управления в памяти оперативно-запоминающего устройства (ОЗУ), которые считывают из памяти ОЗУ в момент технологического зазора, образованного между приемами пакетов данных, и подают их на аттенюаторы и УПУ. При установке параметров режима удержания АРУ в момент наличия сигнала разрешения приема пакета данных с приемной части и уровня сигнала с АЦП, превышающего заданный порог сигнал разрешения усреднения для блоков усреднения, формируют в момент начала приема пакета данных, при этом разрешение усреднения снимают через период времени, равный длительности пакета данных. Причем после этапа инициализации параметров регулируемых блоков и при выборе режима, отличного от пакетного, вводят этап таймаута, заключающийся в добавлении периода времени после управляющего воздействия, в течение которого не производится оценка уровня принимаемого сигнала.The specified technical result in terms of the method is achieved by the fact that in the automatic AGC adjustment method, comprising the steps of initializing the parameters of the adjustable blocks involved in the AGC, checking the value of the quadratures I and Q of the signals coming from the ADC for limitation, if there is a limit signal reduce / increase the gain levels of the UPA and attenuators, in the absence of restriction signals, determine the gain tuning level to hold the signal in a given range, transfer the value of the current gain from decibels to control codes and feed them to the attenuators and amplifiers according to the invention, after the step of initializing the parameters of the adjustable blocks and before the step of checking the values of the quadrature for limiting I and Q signals, determine the operating mode. At the same time, when choosing the burst mode, the subscriber detection mode is set, which is valid until the synchronization capture signal from the receiving part (PFP) appears. Moreover, in the absence of synchronization in the i-th channel, the parameters of the capture mode in the i-th channel are set, in which the signal for receiving the data packet in the i-th channel is switched directly to the averaging enable signal of the corresponding (i-th) averaging unit, and the inertia of the averaging of the current the averaging unit in the detection mode is reduced to speed up signal capture. After the gain level of the signal from the subscriber in the corresponding channel is sufficient to capture synchronization, the parameters of the AGC hold mode are set, in which an adjustment cycle is performed to maintain the signal level in a given range of values. In this case, after the stage of transferring the values of the current gain from decibels to control codes and feeding them to attenuators and UPA, control codes are stored in the memory of the random access memory (RAM), which are read from the RAM memory at the time of the technological gap formed between the data packet receptions, and feed them to attenuators and UPUs. When setting the parameters of the AGC holding mode at the time of the presence of the signal for receiving the data packet from the receiving part and the signal level from the ADC exceeding the specified threshold, the averaging resolution signal for averaging units is formed at the time of starting to receive the data packet, and the averaging resolution is removed after a period of time, equal to the duration of the data packet. Moreover, after the initialization stage of the parameters of the adjustable blocks and when choosing a mode other than the batch mode, a timeout stage is introduced, which consists in adding a time period after the control action, during which the received signal level is not estimated.

Указанный технический результат в части устройства достигается тем, что в устройство АРУ, содержащее высокочастотный блок, который включает ВЧ аттенюатор, связанный с ВЧ конвертором, блок приема основной полосы частот, цифровой процессор, согласно изобретению введены смеситель, в ВЧ блок аттенюатор промежуточной частоты (ПЧ аттенюатор), при этом выход ВЧ конвертора связан с входом ПЧ аттенюатора, выход которого связан с входом смесителя, причем блок приема основной полосы частот включает первый, второй и третий двухканальные УПУ, двухканальный ФНЧ, двухканальный АЦП, первый, второй и третий ЦАП, при этом первый и второй выходы смесителя связаны с первым и вторым входами первого двухканального УПУ, первый и второй выходы которого связаны с первым и вторым входами второго двухканального УПУ, первый и второй выходы второго двухканального УПУ связаны с первым и вторым входами двухканального ФНЧ, первый и второй выходы которого связаны с первым и вторым входами третьего двухканального УПУ соответственно, первый и второй выходы которого связаны с первым и вторым входами двухканального АЦП соответственно, причем выходы первого, второго и третьего ЦАП связаны с третьими входами первого, второго и третьего двухканальных УПУ соответственно, при этом цифровой процессор включает блок оценки мощности I, блок оценки мощности Q, сумматор, по меньшей мере два блока усреднения, коммутатор, компаратор, пороговый детектор, блок основной логики управления, ОЗУ, при этом входы блока оценки мощности I и блока оценки мощности Q связаны с первым и вторым выходами двухканального АЦП соответственно, выходы блока оценки мощности I и блока оценки мощности Q связаны с первым и вторым входом сумматора соответственно, выход которого связан с первыми входами по меньшей мере двух блоков усреднения и входом порогового детектора, выход которого связан с первым входом блока основной логики управления, вторые входы по меньшей мере двух блоков усреднения связаны по меньшей мере с двумя выходами блока основной логики управления, выходы по меньшей мере двух блоков усреднения связаны по меньшей мере с двумя входами коммутатора, выход которого связан с входом компаратора, выход компаратора связан с вторым входом блока основной логики управления, первый выход которого связан с входом коммутатора, второй, третий и четвертый выходы блока основной логики управления связаны с входами первого, второго и третьего ЦАП соответственно, пятый и шестой выходы блока основной логики управления связаны с входами ВЧ аттенюатора и ПЧ аттенюатора соответственно, седьмой выход блока основной логики управления связан с ОЗУ. Третий и четвертый входы блока основной логики управления связаны с приемной частью и передающей частью для получения сигналов управления.The specified technical result in terms of the device is achieved by the fact that in the AGC device containing a high-frequency unit, which includes an RF attenuator connected to an RF converter, a main frequency band receiving unit, a digital processor, a mixer is introduced according to the invention, an intermediate frequency attenuator (IF attenuator), while the output of the RF converter is connected to the input of the IF of the attenuator, the output of which is connected to the input of the mixer, and the receiving unit of the main frequency band includes the first, second, and third two-channel UPA, two-channel channel low-pass filter, two-channel ADC, the first, second and third DACs, while the first and second outputs of the mixer are connected to the first and second inputs of the first two-channel controllers, the first and second outputs of which are connected to the first and second inputs of the second two-channel controllers, the first and second outputs of the second two-channel controllers are connected to the first and second inputs of the two-channel low-pass filter, the first and second outputs of which are connected to the first and second inputs of the third two-channel controllers, respectively, the first and second outputs of which are connected to the first and second inputs of the two a single ADC, respectively, with the outputs of the first, second, and third DACs connected to the third inputs of the first, second, and third two-channel controllers, respectively, while the digital processor includes a power estimator I, a power estimator Q, an adder, at least two averaging units, a switch , a comparator, a threshold detector, a block of the main control logic, RAM, while the inputs of the power estimation block I and the power estimation block Q are connected to the first and second outputs of the two-channel ADC, respectively, the outputs of the power estimation block I and b the power estimation lock Q is connected to the first and second input of the adder, respectively, whose output is connected to the first inputs of at least two averaging blocks and the input of a threshold detector, the output of which is connected to the first input of the main control logic block, the second inputs of at least two averaging blocks with at least two outputs of the main control logic block, the outputs of at least two averaging blocks are connected to at least two inputs of the switch, the output of which is connected to the input of the comparator, the output to the apparatus is connected to the second input of the main control logic block, the first output of which is connected to the input of the switch, the second, third and fourth outputs of the main control logic block are connected to the inputs of the first, second, and third DACs, respectively, the fifth and sixth outputs of the main control logic block are connected to the inputs The RF attenuator and the IF attenuator, respectively, the seventh output of the main control logic block is connected to RAM. The third and fourth inputs of the main control logic block are connected to the receiving part and the transmitting part for receiving control signals.

Группа изобретений иллюстрируется чертежами, где на фиг.1 показана блок-схема предлагаемого способа АРУ, на фиг.2 – структурная схема устройства АРУ, реализующего предлагаемый способ АРУ, на фиг. 3 – функциональная схема цифрового процессора.The group of inventions is illustrated by drawings, in which Fig. 1 shows a block diagram of the proposed AGC method, Fig. 2 is a structural diagram of an AGC device that implements the proposed AGC method, in Fig. 3 is a functional diagram of a digital processor.

Реализация заявленного способа представлена на блок-схеме (см. фиг.1). На первом этапе инициализируют параметры регулируемых блоков 1.1, а именно, значения аттенюаторов устанавливают на максимальное затухание, уровни УПУ через ЦАП устанавливают на минимум, в ячейки памяти ОЗУ записывают начальные уровни аттенюаторов и УПУ для всех N каналов, сбрасывают флаги (индикация) захвата синхронизации по всем каналам, обнуляют все переменные и счетчики. Блоки усреднения сбрасывают и в зависимости от текущего режима работы устанавливают переменные времени (инерционность усреднения) блоков усреднения. На следующем этапе устанавливают режим работы 1.2 модема: пакетный или непрерывный. При выборе пакетного режима 1.3 в каждом канале независимо на начальном этапе устанавливают режим обнаружения абонента 1.4. Этот режим действует до момента появления сигнала захвата синхронизации 1.5 от ПРМ. При отсутствии синхронизации в i-м канале устанавливают параметры режима захвата в i-м канале 1.7: сигнал разрешения приема пакета данных в i-м канале коммутируется напрямую на сигнал разрешения усреднения соответствующего (i-го) блока усреднения, и инерционность усреднения текущего блока усреднения в режиме обнаружения уменьшается для ускорения захвата сигнала. После того, как уровень усиления сигнала от абонента в соответствующем канале будет достаточен для захвата синхронизации, на блок основной логики управления приходит сигнал о наличии синхронизации от ПРМ и устанавливают параметры режима удержания АРУ в i-м канале 1.6. При этом выставляется флаг захвата АРУ. После захвата синхронизации для более точного поддержания уровня сигнала инерционность усреднения блока усреднения увеличивается. При установке параметров режима удержания АРУ 1.6 выполняют основной цикл регулировки для поддержания уровня сигнала в заданном оптимальном диапазоне значений. Сигнал разрешения усреднения для блоков усреднения формируется в момент начала приема пакета данных, при соблюдении двух условий: присутствует сигнал разрешения приема пакета данных с ПРМ и уровень сигнала с АЦП превышает заданный порог, который вырабатывается пороговым детектором. Разрешение усреднения снимается через период времени, равный длительности пакета данных. При установке параметров режима удержания АРУ 1.6 между приемами пакетов данных образуется технологический зазор, в момент которого устанавливают уровень усиления: по номеру канала считывают из соответствующей ячейки памяти ОЗУ коды управления для регулировки усиления, которые затем выдаются на аттенюаторы и УПУ, тем самым позволяя избежать битовых ошибок при приеме пакетов данных. В случае отсутствия абонента, текущий канал остается в режиме обнаружения 1.4. Логика регулировки усиления для режима обнаружения абонента 1.4 и для установки параметров режима удержания АРУ 1.6 для всех каналов строится на одинаковом принципе управления, описанном ниже. Значения квадратур I и Q, приходящие с АЦП проверяют на ограничение 1.8. Если бит «overflow» в АЦП сигнализирует об ограничении, то снижается или повышается уровень усиления сигнала 1.9: вводится затухание 6 дБ на том исполнительном устройстве (аттенюатор, УПУ), в зоне действия которого находится рабочая точка АРУ в данный момент. Затем значение текущего усиления переводится из децибел в коды управления для аттенюаторов и УПУ 1.11. Если значения АЦП находятся в пределах рабочей точки АРУ, то определяется уровень настройки усиления для удержания сигнала в канале в заданном диапазоне 1.10. Если значение сигнала ниже целевого уровня, происходит увеличение усиления на величину от 0,5 дБ до 3 дБ в зависимости от величины разности значений и режима работы (обнаружение или удержание). Если значение сигнала выше целевого уровня, аналогично производится снижение усиления на ту же величину. Затем значение текущего усиления переводится из децибел в коды управления для аттенюаторов и УПУ 1.11. После того как на исполнительные устройства будут поданы управляющие сигналы, значения кодов управления для данного канала записываются в соответствующие ячейки памяти ОЗУ 1.12. В непрерывном режиме задействован один канал. Дополнительно в цикл управления вводится таймаут 1.13: добавление периода времени после управляющего воздействия, в течение которого не производится оценка уровня принимаемого сигнала. Это необходимо для того, чтобы отработали исполнительные устройства, и было произведено усреднение измененного уровня сигнала на блоке усреднения, во избежание самовозбуждения системы АРУ.The implementation of the claimed method is presented in a flowchart (see figure 1). At the first stage, the parameters of the adjustable blocks 1.1 are initialized, namely, the attenuator values are set to maximum attenuation, the UPA levels through the DAC are set to a minimum, the initial attenuator and UPA levels for all N channels are recorded in the RAM memory cells, the synchronization capture flags (indication) are reset by all channels, reset all variables and counters. The averaging blocks are reset and, depending on the current operating mode, the time variables (inertia of averaging) of the averaging blocks are set. At the next stage, the modem 1.2 mode of operation is established: batch or continuous. When you select the burst mode 1.3 in each channel, independently at the initial stage set the mode of subscriber detection 1.4. This mode is valid until the appearance of the signal capture synchronization 1.5 from the PFP. If there is no synchronization in the i-th channel, the capture mode parameters in the i-th channel 1.7 are set: the enable signal for receiving a data packet in the i-th channel is switched directly to the enable signal of the averaging of the corresponding (i-th) averaging block, and the inertia of averaging of the current averaging block in detection mode decreases to speed up signal capture. After the gain level of the signal from the subscriber in the corresponding channel is sufficient to capture synchronization, the signal about the presence of synchronization from the PFP is received to the main control logic block and the AGC hold mode parameters are set in the ith channel 1.6. At the same time, the AGC capture flag is set. After capturing synchronization to more accurately maintain the signal level, the inertia of averaging of the averaging unit increases. When setting the parameters of the AGC 1.6 holding mode, the main adjustment cycle is performed to maintain the signal level in a given optimal range of values. The averaging permission signal for averaging blocks is generated at the moment of starting the data packet reception, subject to two conditions: there is a data packet reception permission signal with PFP and the signal level from the ADC exceeds a predetermined threshold, which is generated by a threshold detector. The averaging resolution is removed after a period of time equal to the duration of the data packet. When the AGC 1.6 holding mode parameters are set, a technological gap is formed between the data packet receptions, at which moment the gain level is set: control codes for gain control are read from the corresponding RAM memory cell, which are then transmitted to the attenuators and UPA, thereby avoiding bit Errors in receiving data packets. In the absence of a subscriber, the current channel remains in detection mode 1.4. The gain control logic for subscriber detection mode 1.4 and for setting AGC 1.6 hold mode parameters for all channels is based on the same control principle described below. The values of quadratures I and Q coming from the ADC are checked for a limitation of 1.8. If the “overflow” bit in the ADC signals a limitation, then the signal gain level 1.9 decreases or increases: 6 dB attenuation is introduced on the actuator (attenuator, UPA), in the coverage area of which the AGC operating point is currently located. Then the value of the current gain is transferred from decibels to control codes for attenuators and UPA 1.11. If the ADC values are within the operating point of the AGC, then the gain tuning level is determined to keep the signal in the channel in the specified range of 1.10. If the signal value is below the target level, the gain increases by a value from 0.5 dB to 3 dB, depending on the magnitude of the difference in values and the operating mode (detection or retention). If the signal value is higher than the target level, the gain is reduced by the same amount in the same way. Then the value of the current gain is transferred from decibels to control codes for attenuators and UPA 1.11. After the control signals are supplied to the actuators, the values of the control codes for this channel are recorded in the corresponding memory cells of RAM 1.12. In continuous mode, one channel is involved. Additionally, a timeout 1.13 is introduced into the control loop: adding a time period after the control action during which the received signal level is not evaluated. This is necessary in order for actuators to work, and the changed signal level was averaged at the averaging block, in order to avoid self-excitation of the AGC system.

Таким образом, предложенный способ позволяет увеличить скорость реакции АРУ при точной установке уровня входного сигнала путем введения пакетного режима работы, при котором формируются и сохраняются в ОЗУ коды управления исполнительными устройствами для каждого отдельного канала, затем при поступлении пакетов данных считываются и передаются на исполнительные устройства. Также обеспечивает снижение уровня битовых ошибок путем введения технологических зазоров, образованных в момент времени между передачей пакетов данных.Thus, the proposed method allows to increase the AGC reaction speed with fine-tuning the input signal level by introducing a batch mode of operation, in which actuator control codes for each individual channel are generated and stored in RAM, then when data packets arrive, they are read and transmitted to the actuators. It also provides a reduction in the level of bit errors by introducing technological gaps formed at the time between the transmission of data packets.

Устройство АРУ, реализующее предлагаемый способ, содержит (см. фиг. 2) ВЧ блок, включающий многоуровневый ВЧ аттенюатор 2.1, ВЧ конвертор 2.2 и ПЧ аттенюатор 2.3, смеситель 2.4, цифровой процессор 2.5, блок приема основной полосы частот, включающий первый двухканальный УПУ 2.6, второй двухканальный УПУ 2.7, двухканальный ФНЧ 2.8, третий двухканальный УПУ 2.9, двухканальный АЦП 2.10, первый ЦАП 2.11, второй ЦАП 2.12, третий ЦАП 2.13. Цифровой процессор 2.5 включает (см. фиг. 3) блок оценки мощности I 2.14, блок оценки мощности Q 2.15, сумматор 2.16, по меньшей мере два блока усреднения: первый блок усреднения 2.17, второй блок усреднения 2.18, коммутатор 2.19, компаратор 2.20, блок основной логики управления 2.21, пороговый детектор 2.22, ОЗУ 2.23.An AGC device that implements the proposed method contains (see Fig. 2) a high-frequency block including a multi-level high-frequency attenuator 2.1, high-frequency converter 2.2, and an high-frequency attenuator 2.3, a mixer 2.4, a digital processor 2.5, a baseband receiver unit, including the first two-channel amplifier 2.6 , the second two-channel UPU 2.7, two-channel LPF 2.8, the third two-channel UPU 2.9, the two-channel ADC 2.10, the first DAC 2.11, the second DAC 2.12, the third DAC 2.13. Digital processor 2.5 includes (see FIG. 3) a power estimation block I 2.14, a power estimation block Q 2.15, an adder 2.16, at least two averaging blocks: a first averaging block 2.17, a second averaging block 2.18, a switch 2.19, a comparator 2.20, a block main control logic 2.21, threshold detector 2.22, RAM 2.23.

ВЧ аттенюатор 2.1, связан с ВЧ конвертором 2.2. Выход ВЧ конвертора 2.2 связан с входом ПЧ аттенюатора 2.3, выход которого связан с входом смесителя 2.4, первый и второй выходы смесителя 2.4 связаны с первым и вторым входами первого двухканального УПУ 2.6, первый и второй выходы которого связаны с первым и вторым входами второго двухканального УПУ 2.7, первый и второй выходы второго двухканального УПУ 2.7 связаны с первым и вторым входами двухканального ФНЧ 2.8, первый и второй выходы которого связаны с первым и вторым входами третьего двухканального УПУ 2.9, первый и второй выходы которого связаны с первым и вторым входами двухканального АЦП 2.10, причем выходы первого, второго и третьего ЦАП 2.11, 2.12, 2.13 связаны с третьими входами первого, второго и третьего двухканальных УПУ 2.6, 2.7, 2.9 соответственно. Входы блока оценки мощности I 2.14 и блока оценки мощности Q 2.15 связаны с первым и вторым выходами двухканального АЦП 2.10 соответственно. Выходы блока оценки мощности I 2.14 и блока оценки мощности Q 2.15 связаны с первым и вторым входом сумматора 2.16 соответственно, выход которого связан с первыми входами по меньшей мере двух блоков усреднения 2.17, 2.18 и входом порогового детектора 2.22, выход которого связан с первым входом блока основной логики управления 2.21. Вторые входы по меньшей мере двух блоков усреднения 2.17, 2.18 связаны по меньшей мере с двумя выходами блока основной логики управления 2.21. Выходы по меньшей мере двух блоков усреднения 2.17, 2.18 связаны по меньшей мере с двумя входами коммутатора 2.19, выход которого связан с входом компаратора 2.20. Выход компаратора 2.20 связан с вторым входом блока основной логики управления 2.21, первый выход которого связан с входом коммутатора 2.19. Второй, третий и четвертый выходы блока основной логики управления 2.21 связаны с входами первого, второго и третьего ЦАП 2.10, 2.11, 2.12 соответственно, пятый и шестой выходы блока основной логики управления 2.21 связаны с входами ВЧ аттенюатора 2.1 и ПЧ аттенюатора 2.3 соответственно, седьмой выход блока основной логики управления 2.21 связан с ОЗУ 2.23. Третий и четвертый входы блока основной логики управления 2.21 связаны с ПРМ и ПРД для получения сигналов управления.The RF attenuator 2.1 is connected to the RF converter 2.2. The output of the RF converter 2.2 is connected to the input of the IF attenuator 2.3, the output of which is connected to the input of the mixer 2.4, the first and second outputs of the mixer 2.4 are connected to the first and second inputs of the first two-channel UPA 2.6, the first and second outputs of which are connected to the first and second inputs of the second two-channel UPU 2.7, the first and second outputs of the second two-channel UPA 2.7 are connected with the first and second inputs of the two-channel low-pass filter 2.8, the first and second outputs of which are connected with the first and second inputs of the third two-channel UPU 2.9, the first and second outputs of which are connected with the first and second inputs of the two-channel ADC 2.10, and the outputs of the first, second, and third DACs 2.11, 2.12, 2.13 are connected to the third inputs of the first, second, and third two-channel DACs 2.6, 2.7, 2.9, respectively. The inputs of the power estimation block I 2.14 and the power estimation block Q 2.15 are connected to the first and second outputs of the two-channel ADC 2.10, respectively. The outputs of the power estimation block I 2.14 and the power estimation block Q 2.15 are connected to the first and second input of the adder 2.16, respectively, the output of which is connected to the first inputs of at least two averaging blocks 2.17, 2.18 and the input of the threshold detector 2.22, the output of which is connected to the first input of the block main control logic 2.21. The second inputs of at least two averaging blocks 2.17, 2.18 are connected to at least two outputs of the block of the main control logic 2.21. The outputs of at least two averaging units 2.17, 2.18 are connected to at least two inputs of the switch 2.19, the output of which is connected to the input of the comparator 2.20. The output of comparator 2.20 is connected to the second input of the main control logic block 2.21, the first output of which is connected to the input of switch 2.19. The second, third and fourth outputs of the main control logic block 2.21 are connected to the inputs of the first, second and third DACs 2.10, 2.11, 2.12, respectively, the fifth and sixth outputs of the main control logic block 2.21 are connected to the inputs of the RF attenuator 2.1 and the IF attenuator 2.3, respectively, the seventh output block of the main control logic 2.21 is connected with RAM 2.23. The third and fourth inputs of the block of the main control logic 2.21 are connected to the PRM and the PRD for receiving control signals.

Устройство АРУ работает следующим образом.The AGC device operates as follows.

При первичном приеме сигнала от абонента ВЧ аттенюатор 2.1 и ПЧ аттенюатор 2.3 настроены на максимальном затухании. Первый второй и третий двухканальные УПУ 2.6, 2.7, 2.9 находятся на минимальном усилении. В памяти ОЗУ 2.23 записываются начальные уровни исполнительных устройств (ВЧ аттенюатора 2.1, ПЧ аттенюатора 2.3, первого, второго и третьего двухканальных УПУ 2.6, 2.7, 2.9). На ВЧ аттенюатор 2.1 с антенны поступает пакет данных от абонента, где регулируется уровень сигнала (регулировка уровня сигнала будет описана далее по тексту). Затем сигнал проходит через ВЧ конвертор 2.2, где переносится в промежуточную частоту. В ПЧ аттенюаторе 2.3 сигнал, при необходимости, регулируется, снижаются шумы, далее поступает на смеситель 2.4, где разделяется на квадратуры I и Q. Откуда квадратуры I и Q сигналов поступают на первый двухканальный УПУ 2.6 и затем на второй двухканальный УПУ 2.7, где, при необходимости, регулируется уровень их усиления, снижаются шумы, затем на двухканальный ФНЧ 2.8 для фильтрации частоты и снижения помех. В третьем двухканальном УПУ 2.9 квадратуры I и Q сигналов, при необходимости, регулируются и через двухканальный АЦП 2.10, где аналоговый сигнал преобразуется в цифровой, поступают в цифровой процессор 2.5, где в блоке оценки мощности I 2.14 и блоке оценки мощности Q 2.15 принятая мощность оценивается, и сумматор 2.16 рассчитывает полную входную мощность. Далее полная входная мощность поступает на пороговый детектор 2.22, где сравнивается уровень мощности с заданным значением, если уровень превышает, то сигнал о превышении порогового значения поступает на блок основной логики управления 2.21. Блок основной логики управления 2.21 после получения сигнала о превышении порогового значения, подает команду одному из блоков усреднения, например, блоку усреднения 2.17 принять пакет данных. Блок усреднения 2.17 фильтрует поступающую мощность, удаляя шумы и помехи из поступающих сигналов, усредняют сигналы на протяжении всей длительности поступающего пакета данных. С блока усреднения 2.17 через коммутатор 2.19 сигналы поступает на компаратор 2.20, где сравнивается выходная мощность из блока усреднения 2.17 с установленным уровнем мощности и вычисляется разность текущего значения мощности с заданным уровнем мощности удержания АРУ. Данные об уровне мощности поступают на блок основной логики управления 2.21. В случае если уровень мощности ниже заданных значений в блоке основной логики управления 2.21 вычисляются коды управления и формируются управляющие сигналы АРУ на увеличение уровня принимаемого сигнала, в случае превышения заданных значений мощности – на снижение уровня принимаемого сигнала. На блок основной логики управления 2.21 с ПРМ приходит сигнал управления о наличии технологического зазора, в момент которого блок основной логики управления направляет сформированные управляющие сигналы АРУ на ВЧ аттенюатор 2.1, ПЧ аттенюатор 2.3, а также через первый, второй и третий ЦАП 2.10, 2.11, 2.12, где из цифровых сигналы преобразовываются в аналоговые, на первый, второй и третий двухканальные УПУ 2.6, 2.7, 2.9 соответственно. После передачи на исполнительные устройства управляющих сигналов АРУ значения кодов управления для данного канала записываются в соответствующие ячейки памяти ОЗУ 2.23. При ожидании повторного приема информации от абонента по передающей части (ПРД) на блок основной логики управления 2.21 поступает сигнал с информацией о номере канала, с которого ожидается прием пакетов данных. Из памяти ОЗУ 2.23 считываются коды управления для текущего канала. На все исполнительные устройства отсылается набор записанных кодов управления для поддержания уровня усиления для текущего канала, тем самым обеспечивая точность установки уровня входного сигнала для текущего канала при высокой скорости реакции АРУ.When the signal is first received from the subscriber, the RF attenuator 2.1 and the IF attenuator 2.3 are set to maximum attenuation. The first second and third two-channel UPU 2.6, 2.7, 2.9 are at minimum gain. The memory of RAM 2.23 contains the initial levels of executive devices (RF attenuator 2.1, IF attenuator 2.3, the first, second, and third two-channel UPU 2.6, 2.7, 2.9). At the RF attenuator 2.1, an antenna receives a data packet from the subscriber, where the signal level is adjusted (signal level adjustment will be described later in the text). Then the signal passes through the RF converter 2.2, where it is transferred to the intermediate frequency. In the IF attenuator 2.3, the signal, if necessary, is regulated, the noise is reduced, then it goes to the mixer 2.4, where it is divided into quadratures I and Q. From where the quadratures I and Q of the signals go to the first two-channel UPA 2.6 and then to the second two-channel UPA 2.7, where, if necessary, their gain level is adjusted, noise is reduced, then to a two-channel low-pass filter 2.8 to filter the frequency and reduce interference. In the third two-channel control amplifier 2.9, the quadrature of the I and Q signals, if necessary, is also regulated through the two-channel ADC 2.10, where the analog signal is converted to digital, and transferred to the digital processor 2.5, where the received power is estimated in the power estimation block I 2.14 and the power estimation block Q 2.15 , and adder 2.16 calculates the total input power. Further, the total input power is supplied to the threshold detector 2.22, where the power level is compared with a predetermined value, if the level exceeds, then a signal about exceeding the threshold value is sent to the main control logic block 2.21. The main control logic block 2.21, after receiving a signal that the threshold value has been exceeded, instructs one of the averaging blocks, for example, the averaging block 2.17 to receive a data packet. The averaging block 2.17 filters the incoming power, removing noise and interference from the incoming signals, averages the signals over the entire duration of the incoming data packet. From the averaging block 2.17, through the switch 2.19, the signals are fed to the comparator 2.20, where the output power from the averaging block 2.17 is compared with the set power level and the difference between the current power value and the given AGC holding power level is calculated. Power level data is supplied to the main control logic block 2.21. If the power level is lower than the set values in the block of the main control logic 2.21, control codes are calculated and AGC control signals are generated to increase the level of the received signal, in case of exceeding the set power values - to reduce the level of the received signal. A control signal about the presence of a technological gap arrives at the main control logic block 2.21 with PFP, at which point the main control logic block sends the generated AGC control signals to the RF attenuator 2.1, the IF attenuator 2.3, and also through the first, second, and third DACs 2.10, 2.11, 2.12, where from digital signals are converted to analog, on the first, second and third two-channel UPU 2.6, 2.7, 2.9, respectively. After the AGC control signals are transmitted to the actuators, the values of the control codes for this channel are recorded in the corresponding memory cells of RAM 2.23. When waiting for the repeated reception of information from the subscriber via the transmitting part (Tx), a signal with information about the channel number from which data packets are expected to be received is sent to the main control logic block 2.21. The control codes for the current channel are read from RAM 2.23. A set of recorded control codes is sent to all actuators to maintain the gain level for the current channel, thereby ensuring the accuracy of setting the input signal level for the current channel at a high AGC reaction rate.

Таким образом, предложенное устройство АРУ позволяет расширить динамический диапазон, снизить уровень собственных шумов и уровень искажения сигналов приемного тракта на отдельных стадиях преобразования частоты за счет введения многоуровневого ПЧ аттенюатора, увеличения количества УПУ и управления ими, тем самым обеспечивая поддержание оптимального уровня сигнала во всем динамическом диапазоне, а также увеличить скорость реакции АРУ при высокой точности установки уровня входного сигнала путем введения и использования ОЗУ, связанного с блоком основной логики управления, и повысить помехоустойчивость за счет использования переключаемых блоков усреднения.Thus, the proposed AGC device allows you to expand the dynamic range, reduce the level of intrinsic noise and the level of distortion of the signals of the receiving path at certain stages of frequency conversion by introducing a multi-level IF attenuator, increasing the number of controllers and controlling them, thereby ensuring the maintenance of the optimal signal level throughout the dynamic range, and also to increase the AGC reaction rate with high accuracy of setting the input signal level by introducing and using RAM, related of the main control logic block, and to increase the noise immunity due to the use of switchable averaging blocks.

Claims (4)

1. Способ автоматической регулировки усиления, содержащий этапы, на которых инициализируют параметры регулируемых блоков, участвующих в автоматической регулировке усиления, проверяют значения квадратур I и Q сигналов, приходящие с аналого-цифрового преобразователя, на ограничение, при наличии сигнала об ограничении снижают или повышают уровни усиления усилителей и аттенюатора, при отсутствии сигналов об ограничении определяют уровень настройки усиления для удержания сигнала в заданном диапазоне, переводят значение текущего усиления из децибел в коды управления и подают их на аттенюаторы и усилители, отличающийся тем, что после этапа инициализации параметров регулируемых блоков и перед этапом проверки значений квадратур на ограничение I и Q сигналов, определяют режим работы, при этом при выборе пакетного режима устанавливают режим обнаружения абонента, действующий до появления сигнала захвата синхронизации от приемной части, причем при отсутствии синхронизации в i-м канале устанавливают параметры режима захвата в i-м канале, при котором сигнал разрешения приема пакета данных в i-м канале коммутируется напрямую на сигнал разрешения усреднения соответствующего (i-го) блока усреднения, и инерционность усреднения текущего блока усреднения в режиме обнаружения уменьшается для ускорения захвата сигнала, после того, как уровень усиления сигнала от абонента в соответствующем канале будет достаточен для захвата синхронизации, устанавливают параметры режима удержания автоматической регулировки усиления, при котором выполняется цикл регулировки для поддержания уровня сигнала в заданном диапазоне значений, при этом после этапа перевода значения текущего усиления из децибел в коды управления и подачи их на аттенюаторы и усилители, сохраняют полученные коды управления в оперативно-запоминающем устройстве, которые считывают из памяти оперативно-запоминающего устройства в момент технологического зазора, образованного между приемами пакетов данных, и подают их на аттенюаторы и усилители.1. A method of automatic gain control, comprising the steps of initializing the parameters of the adjustable blocks involved in the automatic gain control, checking the values of the quadratures I and Q of the signals coming from the analog-to-digital converter for limiting, if there is a limiting signal, they reduce or increase the levels amplifiers and attenuators, in the absence of restriction signals, determine the level of gain settings to keep the signal in a given range, translate the value of the current gain 3 decibels to the control codes and feed them to attenuators and amplifiers, characterized in that after the step of initializing the parameters of the adjustable blocks and before the step of checking the values of the quadrature for limiting I and Q signals, the operating mode is determined, and when the burst mode is selected, the subscriber detection mode is set valid until the appearance of the synchronization capture signal from the receiving part, and in the absence of synchronization in the i-th channel, the parameters of the capture mode in the i-th channel are set, at which the reception permission signal is packet and the data in the i-th channel is switched directly to the averaging enable signal of the corresponding (i-th) averaging block, and the inertia of the averaging of the current averaging block in the detection mode decreases to accelerate signal capture after the gain level from the subscriber in the corresponding channel is sufficient to capture the synchronization, set the parameters of the hold mode of the automatic gain control, in which an adjustment cycle is performed to maintain the signal level in a given range of values, in this case, after the stage of transferring the values of the current gain from decibels to control codes and feeding them to attenuators and amplifiers, the control codes obtained are stored in the random access memory, which are read from the memory of the random access memory at the time of the technological gap formed between the data packet receptions, and feed them to attenuators and amplifiers. 2. Способ автоматической регулировки усиления по п. 1, отличающийся тем, что при установке параметров режима удержания АРУ в момент наличия сигнала разрешения приема пакета данных с приемной части и уровня сигнала с аналого-цифрового преобразователя, превышающего заданный порог, сигнал разрешения усреднения для блоков усреднения формируют в момент начала приема пакета данных, при этом разрешение усреднения снимают через период времени, равный длительности пакета данных.2. The method of automatic gain control according to claim 1, characterized in that when setting the parameters of the AGC hold mode at the time of the presence of a signal for receiving a data packet from the receiving part and the signal level from an analog-to-digital converter exceeding a predetermined threshold, an averaging resolution signal for blocks averaging is formed at the time of starting to receive the data packet, while the averaging resolution is removed after a period of time equal to the duration of the data packet. 3. Способ автоматической регулировки усиления по п. 1, отличающийся тем, что после этапа инициализации параметров регулируемых блоков и при выборе режима, отличного от пакетного, вводят этап таймаута, заключающийся в добавлении периода времени после управляющего воздействия, в течение которого не производится оценка уровня принимаемого сигнала.3. The method of automatic gain control according to claim 1, characterized in that after the initialization stage of the parameters of the adjustable units and when selecting a mode other than the batch mode, a timeout stage is introduced, which consists in adding a time period after the control action during which the level is not estimated received signal. 4. Устройство автоматической регулировки усиления, содержащее высокочастотный блок, который включает высокочастотный аттенюатор, связанный с высокочастотным конвертором, блок приема основной полосы частот, цифровой процессор, отличающееся тем, что введены смеситель, в высокочастотный блок аттенюатор промежуточной частоты, при этом выход высокочастотного конвертора связан с входом аттенюатора промежуточной частоты, выход которого связан с входом смесителя, причем блок приема основной полосы частот включает первый, второй и третий двухканальные усилители, двухканальный фильтр нижних частот, двухканальный аналого-цифровой преобразователь, первый, второй и третий цифроаналоговые преобразователи, при этом первый и второй выходы смесителя связаны с первым и вторым входами первого двухканального усилителя, первый и второй выходы которого связаны с первым и вторым входами второго двухканального усилителя, первый и второй выходы второго двухканального усилителя связаны с первым и вторым входами двухканального фильтра нижних частот, первый и второй выходы которого связаны с первым и вторым входами третьего двухканального усилителя соответственно, первый и второй выходы которого связаны с первым и вторым входами двухканального аналого-цифрового преобразователя соответственно, причем выходы первого, второго и третьего цифроаналогового преобразователя связаны с третьими входами первого, второго и третьего двухканальных усилителей соответственно, при этом цифровой процессор включает блок оценки мощности I, блок оценки мощности Q, сумматор, по меньшей мере два блока усреднения, коммутатор, компаратор, пороговый детектор, блок основной логики управления, оперативно-запоминающее устройство, при этом входы блока оценки мощности I и блока оценки мощности Q связаны с первым и вторым выходами двухканального аналого-цифрового преобразователя соответственно, выходы блока оценки мощности I и блока оценки мощности Q связаны с первым и вторым входами сумматора соответственно, выход которого связан с первыми входами по меньшей мере двух блоков усреднения и входом порогового детектора, выход которого связан с первым входом блока основной логики управления, вторые входы по меньшей мере двух блоков усреднения связаны по меньшей мере с двумя выходами блока основной логики управления, выходы по меньшей мере двух блоков усреднения связаны по меньшей мере с двумя входами коммутатора, выход которого связан с входом компаратора, выход компаратора связан с вторым входом блока основной логики управления, первый выход которого связан с входом коммутатора, второй, третий и четвертый выходы блока основной логики управления связаны с входами первого, второго и третьего цифроаналоговых преобразователей соответственно, пятый и шестой выходы блока основной логики управления связаны с входами высокочастотного аттенюатора и аттенюатора промежуточной частоты соответственно, седьмой выход блока основной логики управления связан с оперативно-запоминающим устройством, причем третий и четвертый входы блока основной логики управления связаны с приемной частью и передающей частью для получения сигналов управления.4. A device for automatic gain control, comprising a high-frequency unit, which includes a high-frequency attenuator associated with a high-frequency converter, a main frequency band receiving unit, a digital processor, characterized in that a mixer is inserted into the high-frequency attenuator of an intermediate frequency, wherein the output of the high-frequency converter is connected with the input of the intermediate frequency attenuator, the output of which is connected to the input of the mixer, and the receiving unit of the main frequency band includes the first, second and third two channel amplifiers, a two-channel low-pass filter, a two-channel analog-to-digital converter, the first, second and third digital-to-analog converters, while the first and second outputs of the mixer are connected to the first and second inputs of the first two-channel amplifier, the first and second outputs of which are connected to the first and second inputs the second two-channel amplifier, the first and second outputs of the second two-channel amplifier are connected to the first and second inputs of the two-channel low-pass filter, the first and second outputs of which are connected with the first and second inputs of the third two-channel amplifier, respectively, the first and second outputs of which are connected to the first and second inputs of the two-channel analog-to-digital converter, respectively, and the outputs of the first, second, and third digital-to-analog converters are connected with the third inputs of the first, second, and third two-channel amplifiers, respectively wherein the digital processor includes a power estimator I, a power estimator Q, an adder, at least two averaging units, a switch, a comparator, horn detector, main control logic block, random access memory, while the inputs of the power estimation block I and the power estimation block Q are connected to the first and second outputs of the two-channel analog-to-digital converter, respectively, the outputs of the power estimation block I and the power estimation block Q are connected with the first and second inputs of the adder, respectively, whose output is connected to the first inputs of at least two averaging units and the input of a threshold detector, the output of which is connected to the first input of the main logic block phenomena, the second inputs of at least two averaging blocks are connected to at least two outputs of the main control logic block, the outputs of at least two averaging blocks are connected to at least two inputs of the switch, the output of which is connected to the input of the comparator, the output of the comparator is connected to the second the input of the main control logic block, the first output of which is connected to the input of the switch, the second, third and fourth outputs of the main control logic block are connected to the inputs of the first, second and third digital-to-analog conversions Namely, the fifth and sixth outputs of the main control logic block are connected to the inputs of the high-frequency attenuator and the intermediate frequency attenuator, respectively, the seventh output of the main control logic block is connected to the random access memory, the third and fourth inputs of the main control logic block are connected to the receiving part and the transmitting part for receiving control signals.
RU2019141669A 2019-12-16 2019-12-16 Automatic gain control method and its implementing device RU2719419C1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
RU2019141669A RU2719419C1 (en) 2019-12-16 2019-12-16 Automatic gain control method and its implementing device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
RU2019141669A RU2719419C1 (en) 2019-12-16 2019-12-16 Automatic gain control method and its implementing device

Publications (1)

Publication Number Publication Date
RU2719419C1 true RU2719419C1 (en) 2020-04-17

Family

ID=70277745

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2019141669A RU2719419C1 (en) 2019-12-16 2019-12-16 Automatic gain control method and its implementing device

Country Status (1)

Country Link
RU (1) RU2719419C1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112816991A (en) * 2021-01-06 2021-05-18 深圳市麒博精工科技有限公司 Ultrasonic detection method based on low-voltage complex signal
CN112816991B (en) * 2021-01-06 2024-07-12 深圳市麒博精工科技有限公司 Ultrasonic detection method based on low-voltage complex signals

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SU1268118A3 (en) * 1980-04-23 1986-10-30 Рка Корпорейшн (Фирма) Amplifier with controllable amplification factor
RU2158474C2 (en) * 1995-09-15 2000-10-27 Квэлкомм Инкорпорейтед Linearized digital automatic gain control
WO2003071695A1 (en) * 2002-02-20 2003-08-28 Proxim Corporation Point-to-multipoint burst modem automatic gain control
RU2212093C2 (en) * 1998-08-06 2003-09-10 Квэлкомм Инкорпорейтед Automatic gain control circuit for controlling a number of adjustable-gain amplifier stages in generating estimate of received signal power

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SU1268118A3 (en) * 1980-04-23 1986-10-30 Рка Корпорейшн (Фирма) Amplifier with controllable amplification factor
RU2158474C2 (en) * 1995-09-15 2000-10-27 Квэлкомм Инкорпорейтед Linearized digital automatic gain control
RU2212093C2 (en) * 1998-08-06 2003-09-10 Квэлкомм Инкорпорейтед Automatic gain control circuit for controlling a number of adjustable-gain amplifier stages in generating estimate of received signal power
WO2003071695A1 (en) * 2002-02-20 2003-08-28 Proxim Corporation Point-to-multipoint burst modem automatic gain control

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112816991A (en) * 2021-01-06 2021-05-18 深圳市麒博精工科技有限公司 Ultrasonic detection method based on low-voltage complex signal
CN112816991B (en) * 2021-01-06 2024-07-12 深圳市麒博精工科技有限公司 Ultrasonic detection method based on low-voltage complex signals

Similar Documents

Publication Publication Date Title
EP1309093B1 (en) Method and apparatus for reducing the effect of AGC switching transients
RU2158474C2 (en) Linearized digital automatic gain control
JP3989572B2 (en) Apparatus and method for optimizing received signal quality in a radio receiver
CA2409962C (en) Calibration system of array antenna receiving apparatus
US6167244A (en) Gain control method and receiver
US6324387B1 (en) LNA control-circuit for receive closed loop automatic gain control
US8116254B2 (en) Wireless repeater with smart uplink
WO2002054604A2 (en) System and method for improved mobile communication admission and congestion control
KR20040014523A (en) Automatic gain control system for a multi-user ofdm digital transmission system using the eletric grid
US20040097209A1 (en) Automatic gain control apparatus and methods
US6775336B1 (en) Receiver and gain control method of the same
JPH06350496A (en) Automatic gain controller
CN1293498B (en) Code division multiple access receiver autogain control circuit and code division multiple access demodulator
CN109788464B (en) Method and system for fast and automatically controlling power of Bluetooth receiver
EP2297850B1 (en) Wcdma agc receiver snr adjustment and signalling
EP1684437B1 (en) Reception device and reception method
RU2719419C1 (en) Automatic gain control method and its implementing device
US20020098814A1 (en) Method and system for automatic gain control in a satellite communications system
CN104754721A (en) Automatic gain control method and automatic gain control device in time division multiplexing mode
AU2006269678B2 (en) RF receiver, wireless communication terminal and method of operation
WO2003071695A1 (en) Point-to-multipoint burst modem automatic gain control
US8849224B2 (en) AGC low threshold signal level detection
JP3821750B2 (en) Transmission power control apparatus and transmission power control method
US20040131027A1 (en) Method for gain control and corresponding receiving unit
EP1543613A1 (en) Mitigating the impact of phase steps