RU2717722C1

RU2717722C1 - Pulse sequence converter to "meander"

Info

Publication number: RU2717722C1
Application number: RU2019140307A
Authority: RU
Inventors: Гарри Романович Аванесян
Original assignee: Гарри Романович Аванесян
Priority date: 2019-12-06
Filing date: 2019-12-06
Publication date: 2020-03-25

Abstract

FIELD: radio equipment.

SUBSTANCE: invention relates to radio engineering and enables to convert sequences of pulses with arbitrary duty cycle in a sequence with a duty cycle of two (in "meander"). Converter comprises a clock pulse generator, a frequency divider, a period meter and a controlled pulse shaper, the output of which is the output of the converter. Pulse shaper is controlled by a period meter which serves to estimate the pulse repetition period of the converted sequence.

EFFECT: possibility of converting a sequence of pulses into a "meander", the repetition period of which is not known and the possibility of maintaining a given porosity when the period changes.

1 cl, 3 dwg

Description

Изобретение относится к области радиотехники и позволяет преобразовывать последовательности импульсов с произвольной скважностью в последовательности со скважностью равной двум (в «меандр»).The invention relates to the field of radio engineering and allows you to convert a sequence of pulses with an arbitrary duty cycle in a sequence with a duty cycle equal to two (in the "meander").

Для преобразования последовательности импульсов в «меандр» может быть использован одновибратор (прототип), в котором предусмотрена возможность регулировки длительности импульса на выходе путем изменения параметров времязадающей цепи [Аванесян Г.Р. Цифровые интегральные микросхемы. - М.: Радиотехника, 2008, стр. 245-246]. В этом случае длительность импульсов задается исходя из априори известного периода следования импульсов, путем деления известного значения на два. Несложно видеть, что такой подход требует как знания периода следования импульсов, так и выполнения арифметической операции деления кода периода. Причем полученный после деления результат должен быть представлен в форме, позволяющей управлять длительностью импульса одновибратора с сохранением однозначного количественного соответствия между управляющим воздействием и длительностью выходного импульса.To convert a sequence of pulses into a “meander”, a single vibrator (prototype) can be used, which provides the ability to adjust the pulse duration at the output by changing the parameters of the timing circuit [G. Avanesyan Digital integrated circuits. - M .: Radio engineering, 2008, pp. 245-246]. In this case, the pulse duration is set based on a priori known pulse repetition period, by dividing the known value by two. It is easy to see that such an approach requires both knowledge of the pulse repetition period and the arithmetic operation of dividing the period code. Moreover, the result obtained after dividing should be presented in a form that allows you to control the pulse duration of a single vibrator while maintaining an unambiguous quantitative correspondence between the control action and the duration of the output pulse.

Недостатком прототипа является невозможность его использования в ситуациях когда период следования импульсов не известен, а также относительная сложность управления длительностью выходного импульса одновибратора. Причем, применение в качестве одновибратора сугубо цифрового устройства не устранит основной недостаток прототипа, так как и в этом случае длительности выходных импульсов не будут находиться в функциональной связи с периодом их следования.The disadvantage of the prototype is the impossibility of its use in situations where the pulse repetition period is not known, as well as the relative complexity of controlling the duration of the output pulse of a single vibrator. Moreover, the use of a purely digital device as a single vibrator will not eliminate the main disadvantage of the prototype, since in this case the duration of the output pulses will not be in functional connection with the period of their repetition.

Технический результат, достигаемый при использовании настоящего изобретения, состоит, главным образом, в обеспечении возможности преобразования последовательности импульсов в «меандр» период следования которых неизвестен и возможности сохранения заданной скважности при изменении периода.The technical result achieved by using the present invention consists mainly in providing the possibility of converting the sequence of pulses into a “meander” whose period is unknown and the ability to maintain a given duty cycle when the period changes.

Технический результат достигается тем, преобразователь последовательности импульсов в «меандр», согласно изобретению, содержит генератор тактовых импульсов, делитель частоты на два, измеритель периода и управляемый формирователь импульсов, выход которого является выходом преобразователя, входом которого служат объединенные информационные входы измерителя периода и управляемого формирователя импульсов, тактовые входы которых подключены соответственно к выходу делителя частоты на два и генератора тактовых импульсов, выход которого соединен со входом делителя частоты на два, выход измерителя периода соединен с управляющим входом формирователя импульсов.The technical result is achieved by the fact that the pulse sequence converter in the meander, according to the invention, comprises a clock pulse generator, a frequency divider by two, a period meter and a controlled pulse shaper, the output of which is the output of the converter, the input of which is the combined information inputs of the period meter and the controlled shaper pulses, the clock inputs of which are connected respectively to the output of the frequency divider into two and the clock generator, the output of which coupled to the input of the frequency divider by two, the output period meter is connected to the control input of the pulse shaper.

Сущность изобретения поясняется графическим материалом. На фиг. 1 представлена обобщенная функциональная схема преобразователя, на фиг. 2 - функциональные схемы измерителя периода и управляемого формирователя импульсов в составе заявленного преобразователя; на фиг. 3 - временные диаграммы, поясняющие принцип действия преобразователя.The invention is illustrated graphic material. In FIG. 1 shows a generalized functional diagram of a converter; FIG. 2 - functional diagrams of a period meter and a controlled pulse shaper as part of the claimed converter; in FIG. 3 - time diagrams explaining the principle of operation of the Converter.

Функциональная схема по фиг. 1 содержит генератор 1 тактовых импульсов, делитель 2 частоты, измеритель 3 периода и управляемый формирователь 4 импульсов, выход которого является выходом преобразователя, входом которого являются объединенные информационные входов измерителя 3 и управляемого формирователя 4, управляющий вход которого соединен с выходом измерителя 3, тактовый вход которого соединен с выходом делителя 2, вход которого соединен с выходом генератора 1, к выходу которого подключен тактовый вход управляемого формирователя 4.The functional diagram of FIG. 1 contains a clock generator 1, a frequency divider 2, a period meter 3 and a controllable pulse shaper 4, the output of which is the output of the converter, the input of which is the combined information inputs of the meter 3 and a controllable driver 4, the control input of which is connected to the output of the meter 3, a clock input which is connected to the output of the divider 2, the input of which is connected to the output of the generator 1, the output of which is connected to the clock input of the controlled shaper 4.

Функциональная схема по фиг. 2 содержит триггер 5, логический элемент И 6, счетчик 7, регистр 8, элементы 9, 10 задержки (перечисленные функциональные единицы составляют измеритель 3 периода), D-триггер 11, логический элемент И 12, счетчик 13 и компаратор 14 двоичных кодов (перечисленные функциональные единицы составляют формирователь 4), первый вход которого является управляющим входом формирователя 4, информационным входом которого является тактовый вход D-триггера 11, выход которого соединен с первым входом элемента И 12, второй вход которого является тактовым входом CLK1 формирователя 4, выход элемента И соединен со счетным входом счетчика 13, выход которого соединен со вторым входом компаратора 14, обнуляющие входы D-триггера 11 и счетчика 13 объединены и подключены к выходу компаратора 14, D-вход D-триггера 11 является входом логической единицы, выходом управляемого формирователя 4 является выход D-триггера 11, тактовый вход которого объединен с тактовым (счетным) входом триггера 5 и образует вход преобразователя, выход триггера 5 соединен с первым входом элемента И 6, второй вход которого является тактовым входом CLK2 измерителя 3 периода, выход элемента И 6 соединен со счетным входом счетчика 7, выход которого соединен с информационным входом регистра 8, тактовый вход которого соединен через элемент 9 задержки с выходом триггера 5, обнуляющий вход счетчика 7 соединен через элемент 10 задержки с выходом элемента 9 задержки, первый вход компаратора 14 соединен с выходом триггера 8.The functional diagram of FIG. 2 contains trigger 5, logic element And 6, counter 7, register 8, delay elements 9, 10 (the listed functional units make up 3 period meter), D-trigger 11, logic element And 12, counter 13 and binary code comparator 14 (listed functional units make up the shaper 4), the first input of which is the control input of the shaper 4, the information input of which is the clock input of the D-trigger 11, the output of which is connected to the first input of the element And 12, the second input of which is the clock input CLK1 of the shaper Atelier 4, the output of the And element is connected to the counting input of the counter 13, the output of which is connected to the second input of the comparator 14, the zeroing inputs of the D-trigger 11 and the counter 13 are combined and connected to the output of the comparator 14, the D-input of the D-trigger 11 is an input of a logical unit , the output of the controlled driver 4 is the output of the D-trigger 11, the clock input of which is combined with the clock (counting) input of the trigger 5 and forms the input of the converter, the output of the trigger 5 is connected to the first input of the element And 6, the second input of which is the clock input CLK2 measure While spanning 3 periods, the output of element And 6 is connected to the counting input of the counter 7, the output of which is connected to the information input of register 8, the clock input of which is connected through the delay element 9 to the output of the trigger 5, the zeroing input of the counter 7 is connected through the delay element 10 to the output of the element 9 delays, the first input of the comparator 14 is connected to the output of the trigger 8.

Временные диаграммы (фиг. 3) содержат входные импульсы (Вход) следующие с периодом Т, импульсы q1 на выходе триггера 5, текущий код a1 на выходе счетчика 7, код a1-1 на выходе регистра 8, текущий код а2 на выходе счетчика 13, импульсы на выходе R компаратора 14 и импульсы (Выход) на выходе преобразователя имеющие длительность Т/2.Timing diagrams (Fig. 3) contain input pulses (Input) following with a period T, pulses q1 at the output of trigger 5, current code a 1 at the output of counter 7, code a 1-1 at the output of register 8, current code a 2 at the output counter 13, the pulses at the output R of the comparator 14 and the pulses (Output) at the output of the converter having a duration of T / 2.

Общий принцип преобразования последовательности импульсов с произвольными скважность и периодом в «меандр» несложно понять рассматривая схему устройства по фиг. 1. Импульсы поступающие на вход устройства одновременно направляются на вход измерителя 3 периода и управляемого формирователя 4 импульсов. Указанные блоки тактируются от единого генератора 1 тактовых импульсов, частота которого для подачи на тактовый вход измерителя 3 дополнительно делится в два раза. Измеритель 3, тактируемый с периодом 2Δt, после определения периода Т следования входных импульсов посылает результат измерения, представляющий собой код числа N=Т/2Δt±1, на управляющий вход формирователя 4, который формирует на своем выходе импульсы, длительность которых задается кодом N. В то же время в формирователе 4 импульсы формируются с дискретом Δt, то есть с частотой в два раза выше частоты счетных импульсов, поступающих на тактовый вход измерителя 3. Указанное приводит к тому, что отсчет N тактовых интервалов, необходимых для формирования выходного импульса заданной длительностью происходит в два раза быстрее, чем это происходило при измерении периода. Следовательно на выходе преобразователя будут получены импульсы длительность которых будет в два раза меньше периода Т.The general principle of converting a sequence of pulses with arbitrary duty cycle and period into a “meander” is easy to understand by considering the circuit of the device of FIG. 1. The pulses arriving at the input of the device are simultaneously sent to the input of the meter 3 periods and controlled shaper 4 pulses. These blocks are clocked from a single clock pulse generator 1, the frequency of which is additionally divided by a factor of two to feed the clock input of the meter 3. Meter 3, clocked with a period of 2Δt, after determining the period T of the sequence of input pulses, sends the measurement result, which is a code of the number N = Т / 2Δt ± 1, to the control input of the shaper 4, which generates pulses at its output, the duration of which is set by the code N. At the same time, in the shaper 4, the pulses are generated with a discrete Δt, that is, with a frequency two times higher than the frequency of the counting pulses arriving at the clock input of the meter 3. This leads to the fact that the count of N clock intervals necessary for the formed An output pulse of a given duration occurs twice as fast as it did when measuring the period. Therefore, pulses with a duration of two times less than the period T will be obtained at the output of the converter.

Рассмотрим работу преобразователя более подробно, обращаясь к схеме, показанной на фиг. 2, где представлены функциональные схемы измерителя 3 и управляемого формирователя 4. Положим, что в начальный момент времени вся последовательная логика преобразователя обнулена (иллюстрируют описываемые ниже процессы временные диаграммы по фиг. 3). Это значит, что на выходе R компаратора 14 присутствует высокий логический уровень, удерживающий в обнуленном состоянии триггер 11 и счетчик 13, входящие в состав формирователя 4. С появлением на входе преобразователя первого импульса триггер 5 переходит в состояние высокого логического уровня на выходе, в связи с чем счетчик 7 начинает отсчет периода Т и соответственно наращивание на разрядных выходах кода a1 (см. фиг. 3). Появление следующего импульса на входе преобразователя приводит к возврату триггера 5 в исходное состояние и по отрицательному перепаду уровней на его выходе происходит запись последнего значения кода a1 в регистр 8, на выходе которого устанавливается код a1-1, и далее с задержкой обнуляется счетчик 7. Элементы 9 и 10 необходимы для корректного управления во времени записью в регистр 8 и обнуления счетчика 7; время задержки в элементе 9 выбирают таким образом, чтобы до момента записи в регистр 8 завершились переходные процессы в счетчике 7, а время задержки в элементе 10 должно быть таким, чтобы обнуление счетчика 7 гарантированно произошло по окончании записи кода a1 в регистр 8. После указанного снимается обнуляющий уровень с обнуляющих входов D-триггера 11 и счетчика 13, так как на выходе компаратора устанавливается логическая «1» и устройство оказывается готовым к преобразованию импульсов. Следующий импульс на входе преобразователя переводит D-триггер 11 в состояние высокого логического уровня на выходе и на счетный вход счетчика 13 начинают поступать тактовые импульсы CLK1 с частотой в два раза выше импульсов CLK2, которые использовались для отсчета периода на ранее рассмотренном этапе. В результате на разрядных выходах счетчика 13 код а2 достигнет равенства с кодом a1-1 за время Т/2 и следовательно импульс на выходе преобразователя, снимаемый в свою очередь с выхода D-триггера 11 будет иметь длительность T/2, так как именно через это время указанный триггер обнулится по высокому активному уровню с выхода компаратора 14. Далее вышеописанные процессы будут повторяться с приходом на вход устройства каждого очередного импульса.Let us consider the operation of the converter in more detail, referring to the circuit shown in FIG. 2, where the functional diagrams of the meter 3 and the controlled driver 4 are presented. Assume that at the initial moment of time, all the serial logic of the converter is reset (the timing diagrams of Fig. 3 described below illustrate the processes). This means that at the output R of the comparator 14 there is a high logic level that holds the trigger 11 and the counter 13, which are part of the shaper 4. When the first pulse appears at the input of the converter, the trigger 5 switches to the state of a high logic level at the output, due to with which the counter 7 starts the countdown of the period T and, accordingly, the buildup on the bit outputs of the code a 1 (see Fig. 3). The appearance of the next pulse at the input of the converter leads to a reset of trigger 5 to its initial state and, on a negative level difference at its output, the last value of code a 1 is recorded in register 8, the output of which sets code a 1-1, and then counter 7 is reset with a delay Elements 9 and 10 are necessary for correct time management by writing to register 8 and resetting counter 7; the delay time in element 9 is chosen so that before the moment of writing to the register 8, the transients in counter 7 are completed, and the delay time in element 10 should be such that zeroing of counter 7 is guaranteed to occur when the code a 1 is written to register 8. After of the indicated zeroing level is removed from the zeroing inputs of the D-flip-flop 11 and counter 13, since the logic “1” is set at the output of the comparator and the device is ready for pulse conversion. The next pulse at the input of the converter puts the D-flip-flop 11 into a state of high logic level at the output and clock pulses CLK1 with a frequency twice as high as pulses CLK2, which were used to count the period at the previously considered stage, begin to arrive at the counting input of the counter 13. As a result, at the discharge outputs of counter 13, code a 2 reaches parity with code a 1-1 during T / 2 and, therefore, the pulse at the converter output, which in turn is removed from the output of D-flip-flop 11, will have a duration T / 2, since after this time, the specified trigger will be reset to a high active level from the output of the comparator 14. Further, the above processes will be repeated with the arrival of each next pulse to the input of the device.

Из вышеизложенного несложно видеть, что на управляющий вход формирователя 4 импульсов подается код величины Т, а не T/2 и арифметическая операция деления управляющего кода отсутствует. Получение необходимой длительности выходного импульса осуществляется за счет более простой и точной операции деления частоты импульсов, происходящей в делителе 2. Изменение частоты следования входных импульсов на скважность выходных импульсов влияния не оказывает, так как в преобразователе осуществляется непрерывное слежение за периодом Т и информация на выходе регистра 8 обновляется по окончании каждого второго интервала времени разделяющего передние фронты входных импульсов.From the foregoing, it is easy to see that a value code T is supplied to the control input of the pulse shaper 4 rather than T / 2, and there is no arithmetic operation for dividing the control code. Obtaining the necessary duration of the output pulse is carried out due to a simpler and more accurate operation of dividing the frequency of the pulses occurring in the divider 2. Changing the repetition rate of the input pulses to the duty cycle of the output pulses does not affect, since the converter continuously monitors the period T and the information at the register output 8 is updated at the end of every second time interval separating the leading edges of the input pulses.

Касаясь особенностей реализации рассмотренного преобразователя (см. фиг. 2) заметим, что измеритель 3 периода может быть реализован по различным схемам, однако обязательным требованием, предъявляемым к нему является выдача кода измеряемого периода Т как значения, полученного строго путем подсчета тактовых интервалов длительность которых в два раза больше чем дискрет формирования выходных импульсов в формирователе 4.Concerning the implementation features of the considered converter (see Fig. 2), we note that the period meter 3 can be implemented according to various schemes, however, a mandatory requirement for it is to issue the measured period code T as a value obtained strictly by calculating the clock intervals whose duration is two times more than the discretization of the formation of output pulses in the shaper 4.

Claims

1. A pulse train converter in a meander, characterized in that it contains a clock pulse generator, a frequency divider for two, a period meter and a controlled pulse generator, the output of which is the output of the converter, the input of which is the combined information inputs of the period meter and the controlled pulse generator, the clock inputs of which are connected respectively to the output of the frequency divider by two and the clock generator, the output of which is connected to the input of the frequency divider and two, the output of the period meter is connected to the control input of the pulse shaper.

2. The converter according to claim 1, characterized in that the controllable pulse former comprises a D-trigger, logic element I, a counter and a binary code comparator, the first input of which is a control input of the former, the information input of which is the clock input of the D-trigger, the output of which connected to the first input of the element And, the second input of which is the clock input of the driver, the output of the element And is connected to the counting input of the counter, the output of which is connected to the second input of the comparator, zeroing the inputs of the D-trigger counter are combined and connected to the output of the comparator, D-input of D-flip-flop is input to a logic-one output driver is managed D-flip-flop output.