RU2693996C1 - Устройство для перебора перестановок - Google Patents

Устройство для перебора перестановок Download PDF

Info

Publication number
RU2693996C1
RU2693996C1 RU2018116030A RU2018116030A RU2693996C1 RU 2693996 C1 RU2693996 C1 RU 2693996C1 RU 2018116030 A RU2018116030 A RU 2018116030A RU 2018116030 A RU2018116030 A RU 2018116030A RU 2693996 C1 RU2693996 C1 RU 2693996C1
Authority
RU
Russia
Prior art keywords
input
output
elements
counter
comparison circuit
Prior art date
Application number
RU2018116030A
Other languages
English (en)
Inventor
Андрей Геннадьевич Волков
Александр Сергеевич Ворожцов
Виктор Алексеевич Титов
Original Assignee
Федеральное государственное казенное военное образовательное учреждение высшего образования "Военная академия Ракетных войск стратегического назначения имени Петра Великого" МО РФ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Федеральное государственное казенное военное образовательное учреждение высшего образования "Военная академия Ракетных войск стратегического назначения имени Петра Великого" МО РФ filed Critical Федеральное государственное казенное военное образовательное учреждение высшего образования "Военная академия Ракетных войск стратегического назначения имени Петра Великого" МО РФ
Priority to RU2018116030A priority Critical patent/RU2693996C1/ru
Application granted granted Critical
Publication of RU2693996C1 publication Critical patent/RU2693996C1/ru

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/76—Arrangements for rearranging, permuting or selecting data according to predetermined rules, independently of the content of the data
    • G06F7/766—Generation of all possible permutations

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Logic Circuits (AREA)

Abstract

Изобретение относится к области вычислительной техники, предназначенной для формирования в произвольной последовательности перестановок двоичных кодов. Технический результат заключается в повышении надежности работы устройства для перестановок двоичных кодов. Технический результат достигается за счет устройства для перебора перестановок двоичных кодов, содержащего первые элементы И 2ij, вторые элементы И 3ij, первые элементы ИЛИ 4ij, третьи элементы И 5ij, вторые элементы ИЛИ 6ij, четвертые элементы И 7ij, генератора тактовых импульсов 8, первого счетчика 10, первого регистра 12, второго счетчика 13, второго регистра 15, введения матрицы n*n триггеров 1ij (i=1,…n, j=1,…n), пятого элемента И 9, первой схемы сравнения 11, второй схемы сравнения 14, шестого элементы И 16, седьмого элемента И 17, R-входа триггера 1i(j+1), S-входа триггера 1i(j+1), седьмого элемента И 19. 1 ил.

Description

Изобретение относится к вычислительной технике, предназначено для формирования в произвольной последовательности перестановок двоичных кодов и может быть использовано для решения комбинаторных задач, а также в системах контроля для генерации кодовых последовательностей.
Известно устройство [1], обеспечивающее генерацию перестановок исходных величин. Недостатком этого устройства является низкая надежность из-за больших аппаратных затрат.
Наиболее близким по технической сущности к заявляемому является устройство для перебора перестановок [2], содержащее первые элементы И 2ij (i=1,…n, j=1,…n), вторые элементы И 3ij (i=1,…n, j=1,…n), первые элементы ИЛИ 4ij (i=1,…n, j=1,…n), третьи элементы И 5ij (i=1,…n, j=1,…n), вторые элементы ИЛИ 6ij (i=1,…n, j=1,…n), четвертые элементы И 7ij (i=1,…n, j=1,…n), генератор тактовых импульсов 8, первый счетчик 10, первый регистр 12, второй счетчик 13, второй регистр 15, выход первого элемента И 2ij (i=1,…n, j=1,…n) подсоединен к первому входу первого элемента ИЛИ 4ij (i=1,…n, j=1,…n), второй вход которого подсоединен к выходу второго элемента И 3ij (i=1,…n, j=1,…n), выход третьего элемента И 5ij (i=1,…n, j=1,…n) подсоединен к первому входу второго элемента ИЛИ 6ij (i=1,…n, j=1,…n), второй вход которого подсоединен к выходу четвертого элемента И 7ij (i=1,…n, j=1,…n).
Недостатком данного устройства является низкая надежность из-за больших аппаратных затрат.
Задача изобретения - создать устройство, обеспечивающее формирование в произвольной последовательности перестановок двоичных кодов и при существенном сокращении аппаратных затрат.
Это решение достигается тем, что в устройство, содержащее первые элементы И 2ij (i=1,…n, j=1,…n), вторые элементы И 3ij (i=1,…n, j=1,…n), первые элементы ИЛИ 4ij (i=1,…n, j=1,…n), третьи элементы И 5ij (i=1,…n, j=1,…n), вторые элементы ИЛИ 6ij (i=1,…n, j=1,…n), четвертые элементы И 7ij (i=1,…n, j=1,…n), генератор тактовых импульсов 8, первый счетчик 10, первый регистр 12, второй счетчик 13, второй регистр 15, выход первого элемента И 2ij (i=1,…n, j=1,…n) подсоединен к первому входу первого элемента ИЛИ 4ij (i=1,…n, j=1,…n), второй вход которого подсоединен к выходу второго элемента И 3ij (i=1,…n, j=1,…n), выход третьего элемента И 5ij (i=1,…n, j=1,…n) подсоединен к первому входу второго элемента ИЛИ 6ij (i=1,…n, j=1,…n), второй вход которого подсоединен к выходу четвертого элемента И 7ij (i=1,…n, j=1,…n), введены матрица n*n триггеров 1ij (i=1,…n, j=1,…n), пятый элемент И 9, первая схема сравнения 11, вторая схема сравнения 14, шестой элемент И 16, седьмой элемент И 17, выход генератора тактовых импульсов 8 подсоединен к первому входу пятого элемента И 9, инверсный вход которого подсоединен к выходу седьмого элемента И 17, а выход - к входу первого счетчика 10, к первому входу шестого элемента И 16 и к С-входам триггеров 1ij (i=1,…n, j=1,…n), прямой выход триггера 1ij (i=1,…n, j=1,…n) подсоединен к первому входу третьего элемента И 5ij (i=1,…n, j=1,…n) и к второму входу четвертого элемента И 7(i-1)(j-1) (i=1,…n, j=1,…n), обратный выход триггера 1ij (i=1,…n, j=1,…n) подсоединен к первому входу первого элемента И 2ij (i=1,…n, j=1,…n) и к второму входу второго элемента И 3(i-1)(j-1) (i=1,…n, j=1,…n), выход шестого элемента И 16 подсоединен к управляющим входам первых элементов И 2ij (i=1,…n, j=1,…n), третьих элементов И 5ij (i=1,…n, j=1,…n), выход первого счетчика 10 подсоединен к первому входу первой схемы сравнения 11, второй вход которого подсоединен к выходу первого регистра 12, а выход - к входу счетчика 13, к входу сброса в ноль счетчика 10, к инверсному входу шестого элемента И 16, к первому входу седьмого элемента И 17, к вторым входам второго элемента И 3ij (i=1,…n, j=1,…n), к вторым входам четвертого элемента И 7ij (i=1,…n, j=1,…n), выход первого элемента ИЛИ 4ij (i=1,…n, j=1,…n) подсоединен к R - входу триггера 1i(j+1) (i=1,…n, j=1,…n), выход второго элемента ИЛИ 6ij (i=1,…n, j=1,…n) подсоединен к S - входу триггера 1i(j+1) (i=1,…n, j=1,…n), выход второго счетчика 13 подсоединен к первому входу второй схемы сравнения 14, второй вход которого подсоединен к выходу второго регистра 15, а выход - к второму входу седьмого элемента И 19.
Проведенный поиск в известной научно-технической литературе не выявил наличие подобных технических решений.
Сущность изобретения поясняется чертежом, где на чертеже (фиг. 1) представлены: матрица n*n триггеров 1ij (i=1,…n, j=1,…n), элементы И 2ij (i=1,…n, j=1,…n), элементы И 3ij (i=1,…n, j=1,…n), элементы ИЛИ 4ij (i=1,…n, j=1,…n), элементы И 5ij (i=1,…n, j=1,…n), элементы ИЛИ 6ij (i=1,…n, j=1,…n), элементы И 7ij (i=1,…n, j=1,…n), генератор тактовых импульсов 8, элемент И 9, счетчик 10, схема сравнения 11, регистр 12, счетчик 13, схема сравнения 14, регистр 15, элемент И 16, элемент И 17, вход 18, выход 19.
Матрица триггеров 1ij (i=1,…n, j=1,…n) на рис. 1 из-за громоздкости представлена только триггерами 1ij, 1(i-1)j, 1i(j+1), 1(i-1)(j+1).
Работа устройства основана на реализации процедуры n последовательных циклических сдвигов всех триггеров 1ij (i=1,…n, j=1,…n) одного j-го столбца в триггеры 1ij соседнего (j+1) - го справа столбца, после чего аналогично происходит n последовательных циклических сдвигов всех триггеров 1ij одной i-ой строки в триггеры 1ij соседней сверху (i-1) - ой строки и т.д. При этом сдвиг содержимого триггеров 1ij (i=1,…n, j=l,…n) n-го столбца происходит циклически в триггеры 1ij первого столбца, а сдвиг содержимого триггеров 1ij (i=1,…n, j=1,…n) первой строки происходит циклически в триггеры 1ij n ой строки.
В исходном состоянии счетчики 10 и 13 находятся в нулевом состоянии. На регистрах 12 и 15 хранятся коды числа n. Триггеры 1ij (i=1,…n, j=1,…n) хранят исходную информацию, при этом триггер 1ij установлен в единичное или нулевое состояние в зависимости от исходных данных.
На выходе схемы сравнения 14 будет нулевой сигнал, который подается на первый вход элемента И 17. На инверсный вход элемента И 9 подается нулевой сигнал с выхода элемента И 17. На инверсный вход элемента И 16 подается нулевой сигнал с выхода схемы сравнения 11.
После подачи пускового сигнала по входу 18 на управляющий вход элемента И 9 импульсы с выхода генератора 8 через открытый элемент И 9 начинают поступать на первый вход элемента И 16, на входы синхронизации С триггеров 1ij (i=1,…n, j=1,…n) и на вход счетчика 10, с выхода которого код поступает на первый вход схемы сравнения 11.
Сигнал с выхода элемента И 9 через открытый элемент И 16 поступает на управляющие входы элементов И 2ij (i=1,…n, j=1,…n) и элементов И 5ij (i=1,…n, j=1,…n), после чего осуществляется циклический сдвиг содержимого всех триггеров 1ij одного j-го столбца в триггеры 1 соседнего (j+1)-го справа столбца. При этом сдвиг содержимого триггеров 1ij (i=1,…n, j=1,…n) n-го столбца происходит циклически в триггеры 1ij первого столбца. Аналогичный циклический сдвиг содержимого всех триггеров 1ij одного столбца в триггеры 1ij соседнего справа столбца происходит ровно n раз, после чего на выходе схемы сравнения 11 появляется единичный сигнал.
После достижения счетчиком 10 числа n на выходе схемы сравнения 11 появляется единичный сигнал, который подается на вход сброса в ноль счетчика 10, на управляющие входы элементов И 3ij (i=1,…n, j=1,…n) и входы элементов И 7ij (i=1,…n, j=1,…n), после чего осуществляется циклический сдвиг содержимого всех триггеров 1 одной строки в триггеры 1 соседней сверху строки. При этом сдвиг содержимого триггеров 1ij (i=l,…n, j=1,…n) первой строки происходит циклически в триггеры 1ij n-ой строки.
Аналогичный циклический сдвиг содержимого всех триггеров 1ij одной строки в триггеры 1 соседней сверху строки происходит ровно n раз, после чего на выходе схемы сравнения 14 появляется единичный сигнал.
После достижения счетчиком 13 числа n на выходе схемы сравнения 14 появляется единичный сигнал, который подается на первый вход элемента И 17, а после достижения счетчиком 10 числа n на выходе схемы сравнения 11 появляется также единичный сигнал, который подается на второй вход элемента И 17. Единичный сигнал на выходе элемента И 17 подается на выход 19 (конец работы устройства) и на инверсный вход элемента И 9, после чего прекращается подача счетных импульсов с выхода генератора 8 на вход счетчика 10. Получаемые все перестановки последовательно снимаются с выходов триггеров 1in (i=1,…n).
Частота сигналов генератора 8 выбирается с учетом последовательности надежного срабатывания элемента И 9, элемента И 16, элемента И 2, элемента ИЛИ 4, триггера 1, счетчика 10, схемы сравнения 11, счетчика 13, схемы сравнения 14, элемента И 17.
Таким образом, предлагаемое устройство обеспечивает формирование перестановок детерминированного числа элементов n, определяемого пользователем. Это свидетельствует о достигнутом существенном снижении аппаратных затрат расширении функциональных возможностей по сравнению с прототипом и достижении цели изобретения.
Использованные источники
1. RU N 1190388, кл. G06F 15/20.
2. RU N 1383381, кл. G06F 15/20.

Claims (1)

  1. Устройство для перебора перестановок двоичных кодов, содержащее первые элементы И 2ij (i=1,…n, j=1,…n), вторые элементы И 3ij (i=1,…n, j=1,…n), первые элементы ИЛИ 4ij (i=1,…n, j=1,…n), третьи элементы И 5ij (i=1,…n, j=1,…n), вторые элементы ИЛИ 6ij (i=1,…n, j=1,…n), четвертые элементы И 7ij (i=1,…n, j=1,…n), генератор тактовых импульсов 8, первый счетчик 10, первый регистр 12, второй счетчик 13, второй регистр 15, выход первого элемента И 2ij (i=1,…n, j=1,…n) подсоединен к первому входу первого элемента ИЛИ 4ij (i=1,…n, j=1,…n), второй вход которого подсоединен к выходу второго элемента И 3ij (i=1,…n, j=1,…n), выход третьего элемента И 5ij (i=1,…n, j=1,…n) подсоединен к первому входу второго элемента ИЛИ 6ij (i=1,…n, j=1,…n), второй вход которого подсоединен к выходу четвертого элемента И 7ij (i=1,…n, j=1,…n), отличающееся тем, что в него дополнительно введены матрица n*n триггеров 1ij (i=1,…n, j=1,…n), пятый элемент И 9, первая схема сравнения 11, вторая схема сравнения 14, шестой элемент И 16, седьмой элемент И 17, выход генератора тактовых импульсов 8 подсоединен к первому входу пятого элемента И 9, инверсный вход которого подсоединен к выходу седьмого элемента И 17, а выход - к входу первого счетчика 10, к первому входу шестого элемента И 16 и к С-входам триггеров 1ij (i=1,…n, j=1,…n), прямой выход триггера 1ij (i=1,…n, j=1,…n) подсоединен к первому входу третьего элемента И 5ij (i=1,…n, j=1,…n) и к второму входу четвертого элемента И 7(i-1)(j-1) (i=1,…n, j=1,…n), обратный выход триггера 1ij (i=1,…n, j=1,…n) подсоединен к первому входу первого элемента И 2ij (i=1,…n, j=1,…n) и к второму входу второго элемента И 3(i-1)(j-1) (i=1,…n, j=1,…n), выход шестого элемента И 16 подсоединен к управляющим входам первых элементов И 2ij (i=1,…n, j=1,…n), третьих элементов И 5ij (i=1,…n, j=1,…n), выход первого счетчика 10 подсоединен к первому входу первой схемы сравнения 11, второй вход которого подсоединен к выходу первого регистра 12, а выход - к входу счетчика 13, к входу сброса в ноль счетчика 10, к инверсному входу шестого элемента И 16, к первому входу седьмого элемента И 17, к вторым входам второго элемента И 3ij (i=1,…n, j=1,…n), к вторым входам четвертого элемента И 7ij (i=1,…n, j=1,…n), выход первого элемента ИЛИ 4ij (i=1,…n, j=1,…n) подсоединен к R-входу триггера 1i(j+1)(i=1,…n, j=1,…n), выход второго элемента ИЛИ 6ij (i=1,…n, j=1,…n) подсоединен к S-входу триггера 1i(j+1) (i=1,…n, j=1,…n), выход второго счетчика 13 подсоединен к первому входу второй схемы сравнения 14, второй вход которого подсоединен к выходу второго регистра 15, а выход - к второму входу седьмого элемента И 19.
RU2018116030A 2018-04-27 2018-04-27 Устройство для перебора перестановок RU2693996C1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
RU2018116030A RU2693996C1 (ru) 2018-04-27 2018-04-27 Устройство для перебора перестановок

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
RU2018116030A RU2693996C1 (ru) 2018-04-27 2018-04-27 Устройство для перебора перестановок

Publications (1)

Publication Number Publication Date
RU2693996C1 true RU2693996C1 (ru) 2019-07-08

Family

ID=67251810

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2018116030A RU2693996C1 (ru) 2018-04-27 2018-04-27 Устройство для перебора перестановок

Country Status (1)

Country Link
RU (1) RU2693996C1 (ru)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SU1397933A1 (ru) * 1986-11-04 1988-05-23 Таганрогский радиотехнический институт им.В.Д.Калмыкова Устройство дл перебора перестановок
US6292762B1 (en) * 1998-07-13 2001-09-18 Compaq Computer Corporation Method for determining a random permutation of variables by applying a test function
US20080147788A1 (en) * 2001-06-22 2008-06-19 Nosa Omoigui Information nervous system
US20130144863A1 (en) * 2011-05-25 2013-06-06 Forensic Logic, Inc. System and Method for Gathering, Restructuring, and Searching Text Data from Several Different Data Sources
RU154062U1 (ru) * 2015-03-27 2015-08-10 федеральное государственное автономное образовательное учреждение высшего профессионального образования "Национальный исследовательский ядерный университет МИФИ" (НИЯУ МИФИ) Устройство для перебора перестановок

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SU1397933A1 (ru) * 1986-11-04 1988-05-23 Таганрогский радиотехнический институт им.В.Д.Калмыкова Устройство дл перебора перестановок
US6292762B1 (en) * 1998-07-13 2001-09-18 Compaq Computer Corporation Method for determining a random permutation of variables by applying a test function
US20080147788A1 (en) * 2001-06-22 2008-06-19 Nosa Omoigui Information nervous system
US20130144863A1 (en) * 2011-05-25 2013-06-06 Forensic Logic, Inc. System and Method for Gathering, Restructuring, and Searching Text Data from Several Different Data Sources
RU154062U1 (ru) * 2015-03-27 2015-08-10 федеральное государственное автономное образовательное учреждение высшего профессионального образования "Национальный исследовательский ядерный университет МИФИ" (НИЯУ МИФИ) Устройство для перебора перестановок

Similar Documents

Publication Publication Date Title
KR100861811B1 (ko) 난수 발생 방법 및 난수 발생기
RU2693996C1 (ru) Устройство для перебора перестановок
EP3770750A1 (en) Entropy generator and method of generating enhanced entropy using truly random static entropy
US20160147505A1 (en) Random number generator and method for generating random number thereof
RU2518638C1 (ru) Импульсный селектор
RU2580804C1 (ru) Импульсный селектор
US3284715A (en) Electronic clock
US20130182816A1 (en) Clock divider circuit
US3420989A (en) Synchronizer for digital counters
RU2284655C1 (ru) Параллельный счетчик единичных сигналов
RU2367002C1 (ru) Генератор системы дискретных ортогональных сигналов
RU2717628C1 (ru) Импульсный селектор
RU2620988C1 (ru) Генератор последовательностей кода джеффи
RU2613523C1 (ru) Устройство для решения задачи о назначениях
RU2664021C1 (ru) Устройство для выбора оптимальных решений методом главного критерия
RU2469471C1 (ru) Импульсный селектор
RU2669071C1 (ru) Устройство для формирования потенциала инновационного проекта
US3337810A (en) Asynchronous to synchronous two-phase clock system
EP3926462B1 (en) True random number generator
RU2620725C2 (ru) Устройство для формирования имитостойких нелинейных рекуррентных последовательностей
Suprun et al. Matrix method of polynomial expansion of symmetric Boolean functions
RU2634234C1 (ru) Генератор дискретных ортогональных сигналов
SU1509957A1 (ru) Устройство дл селекции признаков изображени объектов
SU807219A1 (ru) Устройство дл программногоупРАВлЕНи Об'ЕКТАМи
RU158420U1 (ru) Генератор нестационарного случайного потока импульсов

Legal Events

Date Code Title Description
MM4A The patent is invalid due to non-payment of fees

Effective date: 20200428