RU2673243C1 - Reference voltage source - Google Patents

Reference voltage source Download PDF

Info

Publication number
RU2673243C1
RU2673243C1 RU2018102644A RU2018102644A RU2673243C1 RU 2673243 C1 RU2673243 C1 RU 2673243C1 RU 2018102644 A RU2018102644 A RU 2018102644A RU 2018102644 A RU2018102644 A RU 2018102644A RU 2673243 C1 RU2673243 C1 RU 2673243C1
Authority
RU
Russia
Prior art keywords
type
transistors
drain
mos transistor
voltage
Prior art date
Application number
RU2018102644A
Other languages
Russian (ru)
Inventor
Сергей Михайлович Игнатьев
Original Assignee
Акционерное общество "Научно-исследовательский институт молекулярной электроники"
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Акционерное общество "Научно-исследовательский институт молекулярной электроники" filed Critical Акционерное общество "Научно-исследовательский институт молекулярной электроники"
Priority to RU2018102644A priority Critical patent/RU2673243C1/en
Application granted granted Critical
Publication of RU2673243C1 publication Critical patent/RU2673243C1/en

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
    • G05F3/242—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage
    • G05F3/247—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage producing a voltage or current as a predetermined function of the supply voltage
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/262—Current mirrors using field-effect transistors only

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

FIELD: electronic technology.SUBSTANCE: invention relates to electronics and is intended for use in integrated circuits on complementary transistors of the metal-dielectric-semiconductor structure (MDSS). Its technical result, which consists in increasing the stability of the output voltage for the supply voltage, is achieved by introducing into the device the fourth and fifth DSS transistors 6 and 7 with an induced channel of the first conductivity type, the third and fourth DSS transistors 10 and 11 with the induced channel of the second conductivity type and the execution of their connections. This allows you to align the electric modes of DSS transistors, forming currents flowing in diodes 12 and 13. Device diagram also indicates the first and second resistors 1 and 2, the first to the third DSS transistors 3–5 with an induced channel of the first conductivity type, the first and second DSS transistors 8 and 9 with an induced channel of the second conductivity type.EFFECT: stability of the output voltage of the device is achieved by approaching its value to the width of the forbidden zone Esemiconductor material.1 cl, 1 dwg

Description

Изобретение относится к электронике и предназначено для использования в интегральных микросхемах на комплементарных транзисторах структуры металл-диэлектрик-полупроводник (КМДП).The invention relates to electronics and is intended for use in integrated circuits on complementary transistors of a metal-dielectric-semiconductor (KMDP) structure.

Известно использование в КМДП-схемах параметрических источников опорного напряжения, уровень которого пропорционален пороговому напряжению n- или р-канального МДП-транзистора. См., например, патент США №4507572, НКИ 307-295 R, МКИ Н03К 3/353, G05F 3/08, опубликованный 26 марта 1985 г. [1]. Подобные устройства не обеспечивают высокую стабильность опорного напряжения, так как пороговое напряжение МДП-транзисторов зависит от температуры и меняется под воздействием дестабилизирующих производственных факторов.It is known to use parametric reference voltage sources in the CMOS circuits, the level of which is proportional to the threshold voltage of the n- or p-channel MOS transistor. See, for example, US patent No. 4507572, NKI 307-295 R, MKI N03K 3/353, G05F 3/08, published March 26, 1985 [1]. Such devices do not provide high stability of the reference voltage, since the threshold voltage of MOS transistors depends on temperature and changes under the influence of destabilizing production factors.

Этот недостаток устранен в источнике опорного напряжения, описанном в патенте РФ №2131616 МКИ G05F 3/24, H03K 3/353, опубликованном 10 июня 1999 г. [2]. Данное устройство содержит первый и второй резисторы, с первого по третий МДП-транзисторы с индуцированным каналом первого типа проводимости, истоки которых подключены к первой шине напряжения питания, а затворы соединены и подключены к стоку первого МДП-транзистора первого типа, первый и второй МДП-транзисторы с индуцированным каналом второго типа проводимости, затворы которых соединены и подключены к соединенным стокам вторых МДП-транзисторов первого и второго типов, сток первого МДП-транзистора первого типа соединен со стоком первого МДП-транзистора второго типа, исток которого подключен к первому выводу первого резистора, сток третьего МДП-транзистора первого типа соединен с первым выводом второго резистора и является выходом опорного напряжения, второй вывод второго резистора соединен с истоком второго МДП-транзистора второго типа, первый и второй диоды на р-n переходах, области первого типа проводимости которых подключены ко вторым выводам первого и второго резисторов соответственно, а области второго типа проводимости соединены со второй шиной напряжения питания.This disadvantage is eliminated in the reference voltage source described in RF patent No. 2131616 MKI G05F 3/24, H03K 3/353, published June 10, 1999 [2]. This device contains first and second resistors, from the first to the third MOS transistors with an induced channel of the first type of conductivity, the sources of which are connected to the first bus voltage, and the gates are connected and connected to the drain of the first MOS transistor of the first type, the first and second MOS transistors with an induced channel of the second type of conductivity, the gates of which are connected and connected to the connected drains of the second MOS transistors of the first and second types, the drain of the first MOS transistor of the first type is connected to the drain of the first of the second MOS transistor of the second type, the source of which is connected to the first terminal of the first resistor, the drain of the third MOS transistor of the first type is connected to the first terminal of the second resistor and is the output of the reference voltage, the second terminal of the second resistor is connected to the source of the second MOS transistor of the second type, the first and second diodes at pn junctions, the regions of the first conductivity type of which are connected to the second terminals of the first and second resistors, respectively, and the regions of the second conductivity type are connected to the second voltage bus pi Ania.

Вырабатываемое источником выходное напряжение складывается из напряжений на первом диоде D1 и на втором резисторе R2,The output voltage generated by the source is the sum of the voltages at the first diode D1 and at the second resistor R2,

Figure 00000001
Figure 00000001

Figure 00000002
Figure 00000002

В этих формулах Е0 - ширина запрещенной зоны полупроводникового материала, при Т0=298 К у кремния Е0=1,205 В, Т - абсолютная температура, UD0 - напряжение на применяемых диодах при заданной плотности тока и температуре Т0=298 К, k=1,38⋅10-23 Дж/град - постоянная Больцмана, q=1,6⋅10-19 Кл - заряд электрона, β1, β2, β3 - крутизны первого, второго и третьего МДП-транзисторов второго типа, SD1, SD2 - площади р-n переходов первого и второго диодов, R1 и R2 - сопротивления первого и второго резисторов.In these formulas, E 0 is the band gap of the semiconductor material, at T 0 = 298 K for silicon, E 0 = 1.205 V, T is the absolute temperature, U D0 is the voltage across the diodes used at a given current density and temperature T 0 = 298 K, k = 1.38⋅10 -23 J / deg - Boltzmann constant, q = 1.6⋅10 -19 Кl - electron charge, β 1 , β 2 , β 3 - the steepness of the first, second and third MOS transistors of the second type , S D1 , S D2 are the areas of pn junctions of the first and second diodes, R1 and R2 are the resistances of the first and second resistors.

Величины напряжений на втором диоде и на втором резисторе имеют соответственно отрицательный и положительный температурные коэффициенты, так как Е0 всегда больше UD0, а значение логарифма положительно, если его аргумент больше единицы.The voltage values on the second diode and on the second resistor have respectively negative and positive temperature coefficients, since E 0 is always greater than U D0 , and the value of the logarithm is positive if its argument is greater than unity.

Стабильность опорного напряжения по температуре в устройстве достигается за счет уравновешивания температурных дрейфов суммируемых напряжений. Баланс достигается, когдаThe stability of the reference voltage in temperature in the device is achieved by balancing the temperature drifts of the summed voltages. Balance is achieved when

UD1+UR2=Е0.U D1 + U R2 = E 0 .

Стабильность опорного напряжения при изменении напряжения питания определяется стабильностью отношения тока стока первого и суммы токов стоков второго и третьего МДП-транзисторов первого типа и точностью обеспечения равенства напряжений затвор-исток у первого и второго МДП-транзисторов второго типа. Дестабилизирующее влияние на эти характеристики устройства оказывает проявление зависимости токов стоков МДП-транзисторов от напряжений стоков. У МДП-транзисторов обоих типов эти напряжения различаются, особенно при крайних значениях диапазона напряжения питания. Это является недостатком устройства - аналога.The stability of the reference voltage when the supply voltage changes is determined by the stability of the ratio of the drain current of the first and the sum of the drain currents of the second and third MOS transistors of the first type and the accuracy of ensuring the equality of the gate-source voltages of the first and second MOS transistors of the second type. A destabilizing effect on these characteristics of the device is the manifestation of the dependence of the drain currents of the MOS transistors on the drain voltages. For MOS transistors of both types, these voltages differ, especially at extreme values of the supply voltage range. This is a disadvantage of the device is an analog.

Технический результат изобретения заключается в повышении стабильности вырабатываемого опорного напряжения по напряжению питания.The technical result of the invention is to increase the stability of the generated reference voltage voltage supply.

Технический результат достигается тем, что в источник опорного напряжения, содержащий первый и второй резисторы, с первого по третий МДП-транзисторы с индуцированным каналом первого типа проводимости, истоки которых подключены к первой шине напряжения питания, а затворы соединены и подключены к стоку первого МДП-транзистора первого типа, первый и второй МДП-транзисторы с индуцированным каналом второго типа проводимости, затворы которых соединены вместе со стоками вторых МДП-транзисторов первого и второго типов, сток первого МДП-транзистора первого типа соединен со стоком первого МДП-транзистора второго типа, исток которого подключен к первому выводу первого резистора, сток третьего МДП-транзистора первого типа соединен с первым выводом второго резистора и является выходом опорного напряжения, второй вывод второго резистора соединен с истоком второго МДП-транзистора второго типа, первый и второй диоды на р-n переходах, области первого типа проводимости которых подключены ко вторым выводам первого и второго резисторов соответственно, а области второго типа проводимости соединены со второй шиной напряжения питания, дополнительно введены четвертый и пятый МДП-транзисторы с индуцированным каналом первого типа проводимости, истоки которых подключены к первой шине напряжения питания, третий и четвертый МДП-транзисторы с индуцированным каналом второго типа проводимости, истоки которых подключены соответственно к истокам второго и первого МДП-транзисторов второго типа, сток третьего МДП-транзистора второго типа соединен со стоком и затвором четвертого МДП-транзистора первого типа, а затвор подключен к стоку второго МДП-транзистора первого типа, сток и затвор четвертого МДП-транзистора второго типа соединены со стоком пятого МДП-транзистора первого типа, затвор которого подключен к стоку четвертого МДП-транзистора первого типа.The technical result is achieved by the fact that in the reference voltage source containing the first and second resistors, from the first to the third MOS transistors with an induced channel of the first type of conductivity, the sources of which are connected to the first bus voltage, and the gates are connected and connected to the drain of the first MIS transistors of the first type, first and second MOS transistors with an induced channel of the second type of conductivity, the gates of which are connected together with the drains of the second MOS transistors of the first and second types, the drain of the first MOS transistor a torus of the first type is connected to the drain of the first MOS transistor of the second type, the source of which is connected to the first output of the first resistor, the drain of the third MOS transistor of the first type is connected to the first output of the second resistor and is the output of the reference voltage, the second output of the second resistor is connected to the source of the second MIS a transistor of the second type, the first and second diodes at pn junctions, the regions of the first conductivity type of which are connected to the second terminals of the first and second resistors, respectively, and the regions of the second type of conductivity These are connected to the second supply voltage bus, the fourth and fifth MOS transistors with an induced channel of the first type of conductivity are introduced, the sources of which are connected to the first supply voltage bus, the third and fourth MOS transistors with an induced channel of the second type of conductivity, the sources of which are connected respectively to the sources of the second and first MOS transistors of the second type, the drain of the third MOS transistor of the second type is connected to the drain and the gate of the fourth MOS transistor of the first type, and the gate is connected to the drain of the second MOS transistor of the first type, the drain and the gate of the fourth MOS transistor of the second type are connected to the drain of the fifth MOS transistor of the first type, the gate of which is connected to the drain of the fourth MOS transistor of the first type.

Указанное выполнение устройства позволяет повысить стабильность выходного напряжения при изменении напряжения питания.The specified implementation of the device can improve the stability of the output voltage when the voltage changes.

Отличительными признаками изобретения являются наличие и связи четвертого и пятого МДП-транзисторов с индуцированным каналом первого типа проводимости, третьего и четвертого МДП-транзисторов с индуцированным каналом второго типа проводимости.Distinctive features of the invention are the presence and connection of the fourth and fifth MOS transistors with an induced channel of the first type of conductivity, the third and fourth MIS transistors with an induced channel of the second type of conductivity.

Изобретение поясняется чертежом, на котором изображена электрическая схема источника опорного напряжения.The invention is illustrated in the drawing, which shows an electrical diagram of a voltage reference source.

Для упрощения понимания работы схемы на чертеже и в последующем описании проводимости полупроводников первого и второго типов представлены соответственно как проводимости р и n типов, а первая и вторая шины напряжений питания - соответственно как шины положительного напряжения питания и нулевого потенциала.To simplify the understanding of the operation of the circuit in the drawing and in the following description of the conductivity of the semiconductors of the first and second types are presented respectively as the conductivity of p and n types, and the first and second bus voltage supply - respectively, as a bus of positive voltage and zero potential.

Источник опорного напряжения содержит первый и второй резисторы 1 и 2, с первого по пятый МДП-транзисторы 3-7 с индуцированным каналом р типа проводимости, истоки которых подключены к шине +UП положительного напряжения питания, с первого по третий МДП-транзисторы 8-10 с индуцированным каналом n типа проводимости, затворы которых соединены вместе со стоками вторых МДП-транзисторов 4 и 9 р и n типов, сток первого р-МДП-транзистора 3 соединен со стоком первого n-МДП-транзистора 8 и с затворами с первого по третий р-МДП-транзисторов 3-5, сток третьего р-МДП-транзистора 5 соединен с первым выводом второго резистора 2 и является выходом опорного напряжения, четвертый МДП-транзистор 11 с индуцированным каналом n типа, затвор и сток которого соединены со стоком пятого р-МДП-транзистора 7, истоки первого и четвертого n-МДП-транзисторов 8 и 11 соединены с первым выводом первого резистора 1, первый, второй диоды 12, 13 на р-n переходах, р-области которых соответственно подключены ко второму выводу первого резистора 1 и к соединенным со вторым выводом второго резистора 2 истокам второго и третьего n-МДП-транзисторов 9, 10, а n-области диодов 12, 13 соединены с шиной нулевого потенциала, затвор и сток четвертого р-МДП-транзистора 6 соединены со стоком третьего n-МДП-транзистора 10 и с затвором пятого р-МДП-транзистора 7.The reference voltage source contains the first and second resistors 1 and 2, from the first to the fifth MOS transistors 3-7 with an induced channel p of the conductivity type, the sources of which are connected to the + U P bus of the positive supply voltage, from the first to the third MOS transistors 8- 10 with an induced channel of type n conductivity, the gates of which are connected together with the drains of the second MOS transistors 4 and 9 of p and n types, the drain of the first p-MOS transistor 3 is connected with the drain of the first n-MOS transistor 8 and with the gates from the first to third r-MOS transistors 3-5, drain of the third r-MD The p-transistor 5 is connected to the first output of the second resistor 2 and is the output of the reference voltage, the fourth MOS transistor 11 with an induced channel of type n, the gate and drain of which are connected to the drain of the fifth p-MOS transistor 7, the sources of the first and fourth n-MOS transistors 8 and 11 are connected to the first terminal of the first resistor 1, the first, second diodes 12, 13 at pn junctions, the p-regions of which are respectively connected to the second terminal of the first resistor 1 and to the sources of the second and second terminals of the second resistor 2 third n-MDP transi 9, 10, and the n-region of the diodes 12, 13 are connected to the zero potential bus, the gate and drain of the fourth p-MOS transistor 6 are connected to the drain of the third n-MOS transistor 10 and with the gate of the fifth p-MOS transistor 7.

Все МДП-транзисторы 3-11 устройства работают в области насыщения. У каждого из них прямо приложенное напряжение UСИ между стоком и истоком превосходит превышение напряжением UЗИ затвор-исток своего порогового значения, то есть UСИ>UЗИ-UПОР, Следовательно, для транзисторов 3-11 справедлива известная формула (1) вольт-амперной характеристики МДП-транзистора в области насыщения,All MOS transistors 3-11 devices operate in the saturation region. For each of them, the directly applied voltage U CI between the drain and the source exceeds the excess of the voltage U ZI gate-source of its threshold value, that is, U CI > U ZI -U POR , Therefore, for the transistors 3-11 the well-known formula (1) volts - ampere characteristics of the MOS transistor in the saturation region,

Figure 00000003
Figure 00000003

где, IC - ток стока, а β - крутизна.where, I C is the drain current, and β is the steepness.

Необходимым условием правильной работы устройства также является равенство пороговых напряжений UПОР у всех МДП-транзисторов каждого типа.A prerequisite for the correct operation of the device is also the equality of the threshold voltage U POR for all MOS transistors of each type.

Пары р-МДП-транзисторов 3, 4 и 6, 7 образуют токовые зеркала. В соответствии с (1) отношения возвращаемых токов стоков р-МДП-транзисторов 4 и 7 к принимаемым токам стоков р-МДП-транзисторов 3 и 6 прямо пропорциональны отношениям крутизн β4/β3 и β7/β6 транзисторов 4, 3 и 7, 6.Pairs of r-MOS transistors 3, 4 and 6, 7 form current mirrors. In accordance with (1), the ratios of the returned currents of the p-MOS transistors 4 and 7 to the received currents of the p-MOS transistors 3 and 6 are directly proportional to the ratios of the steepness β 4 / β 3 and β 7 / β 6 of the transistors 4, 3 and 7, 6.

Figure 00000004
Figure 00000004

При этом транзисторы 4 и 6 идентичны по параметрам, у них в том числе β4=β6.Moreover, transistors 4 and 6 are identical in parameters, including β 4 = β 6 .

Идентичные по параметрам n-МДП-транзисторы 9 и 10 образуют токовое зеркало, в котором возвращаемый ток стока транзистора 10 равен принимаемому току стока транзистора 9, чем достигается равенство тока стока р-МДП-транзистора 6 току стока р-МДП-транзистора 4. Отношения крутизн n-МДП-транзисторов 8, 9 и 10, 11 соответственно равны отношениям крутизн р-МОП-транзисторов 3, 4 и 6, 7.Identically identical n-MOS transistors 9 and 10 form a current mirror in which the return drain current of transistor 10 is equal to the received drain current of transistor 9, thereby achieving the equality of the drain current of the p-MOS transistor 6 to the drain current of the r-MOS transistor 4. Relations the slopes of the n-MOS transistors 8, 9 and 10, 11, respectively, are equal to the ratios of the slopes of the p-MOS transistors 3, 4 and 6, 7.

Figure 00000005
Figure 00000005

Токи стоков транзисторов 8 и 9 соответственно равны токам стоков транзисторов 3 и 4, чем достигается равенство напряженийThe drain currents of transistors 8 and 9, respectively, are equal to the drain currents of transistors 3 and 4, thereby achieving voltage equality

Figure 00000006
Figure 00000006

Из выражения (4) следует равенство напряжений на истоках транзисторов 8 и 9 с соединенными затворами. К токам истоков транзисторов 8 и 9 добавляются токи истоков транзисторов 11 и 10.From the expression (4), equality of voltages at the sources of transistors 8 and 9 with connected gates follows. To the currents of the sources of transistors 8 and 9 are added the currents of the sources of transistors 11 and 10.

Равенство напряжений на истоках n-МДП-транзисторов 8 и 9 обеспечивает равенство напряжений на диоде 13 и на цепи из последовательно соединенных резистора 1 и диода 12.The equality of voltages at the sources of n-MOS transistors 8 and 9 provides equal voltages on the diode 13 and on the circuit from the series-connected resistor 1 and diode 12.

Соотношения площадей р-n переходов SD12, SD13 диодов 12, 13 и их токов обеспечивают более высокую плотность тока у диода 13, поэтому напряжение на диоде 13 выше, чем на диоде 12. Р-МДП-транзистор 5 работает как второй токоотражающий транзистор, управлявмый токопринимающим р-МДП-транзистором 3, ток его стока протекает в диоде 13 вместе с токами стоков р-МДП-транзисторов 4 и 6.The ratio of the areas of the pn junctions S D12 , S D13 of the diodes 12, 13 and their currents provide a higher current density at the diode 13, so the voltage on the diode 13 is higher than on the diode 12. The R-MOS transistor 5 works as a second current-reflecting transistor controlled by the current-receiving r-MOS transistor 3, the current of its drain flows in the diode 13 together with the drain currents of the r-MOS transistors 4 and 6.

Figure 00000007
Figure 00000007

С учетом отношений (3) и (5) разность напряжений на диодах 12 и 13, прикладываемая к резистору 1, выражает формулаGiven relations (3) and (5), the voltage difference across the diodes 12 and 13, applied to the resistor 1, expresses the formula

Figure 00000008
Figure 00000008

Резистор 1 задает ток стоков транзисторов 8 и 11. Часть его тока затем протекает в р-МДП-транзистор 3 и р-МДП-транзистором 5 отражается в резистор 2 в пропорции, определяемой отношением крутизн β5/β3 этих транзисторов. Следовательно, напряжение на резисторе 2 выражается через напряжение на резисторе 1 согласно формулеThe resistor 1 sets the drain current of the transistors 8 and 11. A part of its current then flows into the p-MOS transistor 3 and the p-MOS transistor 5 is reflected in the resistor 2 in the proportion determined by the slope ratio β 5 / β 3 of these transistors. Therefore, the voltage across resistor 2 is expressed in terms of the voltage across resistor 1 according to the formula

Figure 00000009
Figure 00000009

Выходное опорное напряжение UREF равно напряжению UR2, сложенному с напряжением на диоде 13, которое можно записать какThe output reference voltage U REF is equal to the voltage U R2 , combined with the voltage on the diode 13, which can be written as

Figure 00000010
Figure 00000010

Объединив выражения (6), (7) и (8), получимCombining the expressions (6), (7) and (8), we obtain

Figure 00000011
Figure 00000011

Формула (9) демонстрирует стабильность величины вырабатываемого напряжения по напряжению питания тем, что в ней присутствуют только конструктивные параметры элементов схемы - отношения сопротивлений R резисторов, крутизн β МДП-транзисторов и площадей SD р-n переходов диодов, физический параметр Е0 полупроводникового материала и опорная точка UD0 вольт-амперной характеристики диодов, являющаяся константой для каждого конкретного производственно - технологического процесса. Однако, эта формула выведена на основе не вполне точного выражения (1), в котором пренебрегли эффектом модуляции длины канала в зависимости от сток-истокового напряжения UСИ.Formula (9) demonstrates the stability of the magnitude of the generated voltage by the supply voltage in that it contains only the structural parameters of the circuit elements - the ratios of the resistances R of the resistors, the steepness β of the MOS transistors and the areas S D p-n junctions of the diodes, the physical parameter E 0 of the semiconductor material and reference point U D0 of the current-voltage characteristic of the diodes, which is a constant for each specific production and technological process. However, this formula was derived on the basis of a not quite accurate expression (1), in which the effect of modulating the channel length depending on the drain-source voltage U SI was neglected.

Более точно величину тока стока МДП-транзистора в области насыщения определяет уравнение Шичмена-ХоджесаMore precisely, the value of the drain current of an MOS transistor in the saturation region is determined by the Schichman-Hodges equation

Figure 00000012
Figure 00000012

в котором через коэффициент λ учтена модуляция длины канала.in which the channel length modulation is taken into account through the coefficient λ.

Из схемы устройства хорошо видно, что если напряжение питания UП существенно отличаться от суммы величин напряжений UЗИ у р- и n-МДП-транзисторов и напряжения на диоде 13, то разности потенциалов стоков и истоков во всех парах образующих токовые зеркала транзисторов будут сильно различаться. Тем не менее, это различие будет примерно одинаково у всех пар транзисторов 3 и 4, 3 и 5, 6 и 7. Равенство потенциала стока транзистора 7 потенциалу стока транзистора 4 обеспечивает транзистор 11, а потенциал стока транзистора 5 обычно тоже не сильно от них отличается.Of the circuit devices it can be clearly seen that if the power supply voltage U P differ significantly from the amount of voltage values U GI have the p- and n-MOS-transistors and the voltage across the diode 13, the potential difference drains and sources in all pairs of transistors forming the current mirror will be highly vary. However, this difference will be approximately the same for all pairs of transistors 3 and 4, 3 and 5, 6 and 7. The drain potential of transistor 7 is equal to the drain potential of transistor 4 by transistor 11, and the drain potential of transistor 5 is usually also not much different from them .

Обозначим усредненную разность напряжений сток-исток ΔUСИ.Denote the averaged voltage difference drain-source ΔU SI .

По уточненной формуле (10) отношения токов транзисторов 3 и 4, 3 и 5, 6 и 7 примут видAccording to the refined formula (10), the ratio of the currents of transistors 3 and 4, 3 and 5, 6 and 7 will take the form

Figure 00000013
Figure 00000013

С учетом выражений (3) и (11) отношения токов в диодах 12 и 13, которое можно представить через отношение сумм токов стока транзисторов 3, 7 и транзисторов 4, 8, примет следующий вид.Taking into account expressions (3) and (11), the ratio of currents in diodes 12 and 13, which can be represented through the ratio of the sums of the drain currents of transistors 3, 7 and transistors 4, 8, takes the following form.

Figure 00000014
Figure 00000014

В стоках транзисторов 3 и 6 протекают токи стоков транзисторов 8 и 10, которые в условиях равенства напряжений на их затворах соотносятся как β3/β6.In the drains of transistors 3 and 6, the drain currents of transistors 8 and 10 flow, which, in the conditions of equal voltages at their gates, are correlated as β 3 / β 6 .

Подставив в формулу (12) выражение IC6=IC3⋅β6/β3 и выражение (2) получим:Substituting in the formula (12) the expression I C6 = I C3 ⋅ β 6 / β 3 and expression (2) we obtain:

Figure 00000015
Figure 00000015

Если уравнять множители у ΔUСИ в числителе и знаменателе правой части формулы (13), она сократится до изначального вида (β4+β5+β6)/(β3+β7). Для этого крутизны транзисторов 3, 4, 5, 6, 7 должны отвечать уравнению:If we equalize the factors of ΔU SI in the numerator and denominator of the right side of formula (13), it will be reduced to the original form (β 4 + β 5 + β 6 ) / (β 3 + β 7 ). For this, the steepness of transistors 3, 4, 5, 6, 7 must meet the equation:

Figure 00000016
Figure 00000016

Возможность сокращения всех параметров, зависящих от ΔUСИ, в формуле (13) доказывает достижение компенсации влияния на работу устройства эффекта модуляции длин каналов МДП-транзисторов в допускаемой принятыми приближениями мере.The possibility of reducing all parameters depending on ΔU SI in formula (13) proves the achievement of compensation for the effect on the device operation of the modulation effect of the channel lengths of MOS transistors to the extent allowed by the accepted approximations.

Условием температурной компенсации опорного напряжения является равенство нулю производной UREF по температуреThe condition for temperature compensation of the reference voltage is the zero derivative of U REF with respect to temperature

Figure 00000017
Figure 00000017

Из формулы (15) следует, что температурная компенсация будет достигнута, если выполнить равенствоFrom formula (15) it follows that temperature compensation will be achieved if the equality

Figure 00000018
Figure 00000018

Правая часть формулы (16) совпадет с выражением (9) для выходного опорного напряжения UREF, если в него подставить Т=Т0, это означает, что левая часть выражения (16) дает значение стабилизированного выходного напряжения устройства UREF=Е0.The right side of formula (16) will coincide with expression (9) for the output reference voltage U REF , if we substitute T = T 0 in it, this means that the left side of expression (16) gives the value of the stabilized output voltage of the device U REF = Е 0 .

Таким образом, источник опорного напряжения вырабатывает выходное напряжение, стабильность которого по температуре и по напряжению питания задается конструктивными параметрами элементов, определяющими отношения сопротивлений резисторов, крутизн МДП-транзисторов одинаковых типов проводимости и площадей диодов, и не зависящими от воздействий производственных и эксплуатационных факторов.Thus, the reference voltage source generates an output voltage, the stability of which in temperature and supply voltage is determined by the structural parameters of the elements that determine the ratios of the resistances of the resistors, the slopes of the MOS transistors of the same conductivity types and the areas of the diodes, and are independent of the effects of production and operational factors.

Claims (1)

Источник опорного напряжения, содержащий первый и второй резисторы, с первого по третий МДП-транзисторы с индуцированным каналом первого типа проводимости, истоки которых подключены к первой шине напряжения питания, а затворы соединены и подключены к стоку первого МДП-транзистора первого типа, первый и второй МДП-транзисторы с индуцированным каналом второго типа проводимости, затворы которых соединены вместе со стоками вторых МДП-транзисторов первого и второго типов, сток первого МДП-транзистора первого типа соединен со стоком первого МДП-транзистора второго типа, исток которого подключен к первому выводу первого резистора, сток третьего МДП-транзистора первого типа соединен с первым выводом второго резистора и является выходом опорного напряжения, второй вывод второго резистора соединен с истоком второго МДП-транзистора второго типа, первый и второй диоды на р-n-переходах, области первого типа проводимости которых подключены ко вторым выводам первого и второго резисторов соответственно, а области второго типа проводимости соединены со второй шиной напряжения питания, отличающийся тем, что дополнительно содержит четвертый и пятый МДП-транзисторы с индуцированным каналом первого типа проводимости, истоки которых подключены к первой шине напряжения питания, третий и четвертый МДП-транзисторы с индуцированным каналом второго типа проводимости, истоки которых подключены соответственно к истокам второго и первого МДП-транзисторов второго типа, сток третьего МДП-транзистора второго типа соединен со стоком и затвором четвертого МДП-транзистора первого типа, а затвор подключен к стоку второго МДП-транзистора первого типа, сток и затвор четвертого МДП-транзистора второго типа соединены со стоком пятого МДП-транзистора первого типа, затвор которого подключен к стоку четвертого МДП-транзистора первого типа.A voltage reference source containing the first and second resistors, from the first to the third MOS transistors with an induced channel of the first type of conductivity, the sources of which are connected to the first supply voltage bus, and the gates are connected and connected to the drain of the first MOS transistor of the first type, the first and second MOS transistors with an induced channel of the second type of conductivity, the gates of which are connected together with the drains of the second MIS transistors of the first and second types, the drain of the first MOS transistor of the first type is connected to the drain of the first A MIS transistor of the second type, the source of which is connected to the first output of the first resistor, the drain of the third MOS transistor of the first type is connected to the first output of the second resistor and is the output of the voltage reference, the second output of the second resistor is connected to the source of the second MOS transistor of the second type, the first and the second diodes on pn junctions, the regions of the first conductivity type of which are connected to the second terminals of the first and second resistors, respectively, and the regions of the second type of conductivity are connected to the second pit voltage bus ia, characterized in that it further comprises a fourth and fifth MOS transistors with an induced channel of the first type of conductivity, the sources of which are connected to the first bus voltage, the third and fourth MOS transistors with an induced channel of the second type of conductivity, the sources of which are connected respectively to the sources of the second and the first MOS transistor of the second type, the drain of the third MOS transistor of the second type is connected to the drain and the gate of the fourth MOS transistor of the first type, and the gate is connected to the drain of the second MIS transistor the first type of resistor, the drain and gate of the fourth MOS transistor of the second type are connected to the drain of the fifth MOS transistor of the first type, the gate of which is connected to the drain of the fourth MOS transistor of the first type.
RU2018102644A 2018-01-24 2018-01-24 Reference voltage source RU2673243C1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
RU2018102644A RU2673243C1 (en) 2018-01-24 2018-01-24 Reference voltage source

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
RU2018102644A RU2673243C1 (en) 2018-01-24 2018-01-24 Reference voltage source

Publications (1)

Publication Number Publication Date
RU2673243C1 true RU2673243C1 (en) 2018-11-23

Family

ID=64556511

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2018102644A RU2673243C1 (en) 2018-01-24 2018-01-24 Reference voltage source

Country Status (1)

Country Link
RU (1) RU2673243C1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU195898U1 (en) * 2019-10-21 2020-02-10 Акционерное общество Научно-производственный центр "Электронные вычислительно-информационные системы" REFERENCE VOLTAGE SOURCE WITH CALIBRATION OF OUTPUT VOLTAGE
RU2767980C1 (en) * 2021-07-21 2022-03-22 Павел Юрьевич Иванов Reference voltage source

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4507572A (en) * 1981-01-20 1985-03-26 Citizen Watch Co., Ltd. Voltage sensing circuit
RU2131616C1 (en) * 1998-04-29 1999-06-10 Открытое акционерное общество "Научно-исследовательский институт молекулярной электроники и завод "Микрон" Reference voltage source
RU153305U1 (en) * 2015-03-18 2015-07-10 Акционерное общество "Научно-исследовательский институт молекулярной электроники" POWER SUPPLY SOURCE
RU172597U1 (en) * 2017-04-07 2017-07-13 Акционерное общество "Научно-исследовательский институт молекулярной электроники" SOURCE OF REFERENCE VOLTAGE AND REFERENCE CURRENT

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4507572A (en) * 1981-01-20 1985-03-26 Citizen Watch Co., Ltd. Voltage sensing circuit
RU2131616C1 (en) * 1998-04-29 1999-06-10 Открытое акционерное общество "Научно-исследовательский институт молекулярной электроники и завод "Микрон" Reference voltage source
RU153305U1 (en) * 2015-03-18 2015-07-10 Акционерное общество "Научно-исследовательский институт молекулярной электроники" POWER SUPPLY SOURCE
RU172597U1 (en) * 2017-04-07 2017-07-13 Акционерное общество "Научно-исследовательский институт молекулярной электроники" SOURCE OF REFERENCE VOLTAGE AND REFERENCE CURRENT

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU195898U1 (en) * 2019-10-21 2020-02-10 Акционерное общество Научно-производственный центр "Электронные вычислительно-информационные системы" REFERENCE VOLTAGE SOURCE WITH CALIBRATION OF OUTPUT VOLTAGE
RU2767980C1 (en) * 2021-07-21 2022-03-22 Павел Юрьевич Иванов Reference voltage source

Similar Documents

Publication Publication Date Title
US8013588B2 (en) Reference voltage circuit
US7119604B2 (en) Back-bias voltage regulator having temperature and process variation compensation and related method of regulating a back-bias voltage
US20140091780A1 (en) Reference voltage generator
KR20090126812A (en) Apparatus and method for generating reference voltage
US8922188B2 (en) Low pass filter circuit and voltage regulator
US9122290B2 (en) Bandgap reference circuit
RU172597U1 (en) SOURCE OF REFERENCE VOLTAGE AND REFERENCE CURRENT
KR20070026041A (en) Constant current circuit
KR20130047658A (en) Constant current circuit and reference voltage circuit
RU2673243C1 (en) Reference voltage source
US7215184B2 (en) Reference-voltage generating circuit
KR20000017044A (en) Vt reference voltage for extremely low power supply
US9811106B2 (en) Reference circuit arrangement and method for generating a reference voltage
US4847518A (en) CMOS voltage divider circuits
US20120262146A1 (en) Reference-voltage generation circuit
US7944274B2 (en) Semiconductor switch
US7719341B2 (en) MOS resistor with second or higher order compensation
US9523995B2 (en) Reference voltage circuit
US8638162B2 (en) Reference current generating circuit, reference voltage generating circuit, and temperature detection circuit
RU153305U1 (en) POWER SUPPLY SOURCE
CN111752328A (en) Bandgap reference voltage generating circuit
US20230135542A1 (en) Constant voltage generation circuit
CN205080180U (en) Electric current sensing apparatus
RU192191U1 (en) POSSIBLE VOLTAGE SOURCE WITH A WIDE RANGE OF POSSIBLE VALUES
RU183391U1 (en) Reference voltage and current source