RU2648311C2 - Method of insulation for mounting of flip chips - Google Patents
Method of insulation for mounting of flip chips Download PDFInfo
- Publication number
- RU2648311C2 RU2648311C2 RU2016132921A RU2016132921A RU2648311C2 RU 2648311 C2 RU2648311 C2 RU 2648311C2 RU 2016132921 A RU2016132921 A RU 2016132921A RU 2016132921 A RU2016132921 A RU 2016132921A RU 2648311 C2 RU2648311 C2 RU 2648311C2
- Authority
- RU
- Russia
- Prior art keywords
- crystal
- substrate
- contact
- tape
- solder
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 22
- 238000009413 insulation Methods 0.000 title abstract description 3
- 239000013078 crystal Substances 0.000 claims abstract description 81
- 239000000758 substrate Substances 0.000 claims abstract description 50
- 229910000679 solder Inorganic materials 0.000 claims abstract description 24
- 239000002390 adhesive tape Substances 0.000 claims abstract description 12
- 238000005476 soldering Methods 0.000 claims abstract description 12
- 239000011148 porous material Substances 0.000 claims abstract description 7
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 4
- 238000001465 metallisation Methods 0.000 claims abstract description 3
- 238000003892 spreading Methods 0.000 claims abstract description 3
- 238000009434 installation Methods 0.000 claims description 6
- 238000002955 isolation Methods 0.000 claims description 3
- 239000000155 melt Substances 0.000 claims description 3
- 238000005219 brazing Methods 0.000 abstract 1
- 230000000694 effects Effects 0.000 abstract 1
- 238000004870 electrical engineering Methods 0.000 abstract 1
- 230000017525 heat dissipation Effects 0.000 abstract 1
- 239000000126 substance Substances 0.000 abstract 1
- 238000005516 engineering process Methods 0.000 description 7
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 5
- 239000010931 gold Substances 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 229920001169 thermoplastic Polymers 0.000 description 4
- 239000004416 thermosoftening plastic Substances 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 239000012634 fragment Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 241000269907 Pleuronectes platessa Species 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 210000001503 joint Anatomy 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 239000002861 polymer material Substances 0.000 description 1
- 230000000930 thermomechanical effect Effects 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Wire Bonding (AREA)
Abstract
Description
Изобретение относится к области микроэлектроники, в частности сборки трехмерных интегральных схем (ИС) 3D БИС. Одной из основных операций в производстве ИС 3D БИС является присоединение кристаллов с объемными выводами к основаниям корпусов или подложек методом «flip -chip». Основу метода перевернутого кристалла составляют контактные столбики, располагаемые на металлизированных контактных площадках кристаллов.The invention relates to the field of microelectronics, in particular the assembly of three-dimensional integrated circuits (IC) 3D LSI. One of the main operations in the production of 3D BIS ICs is the attachment of crystals with volumetric leads to the bases of cases or substrates by the flip-chip method. The inverted crystal method is based on contact poles located on metallized contact pads of crystals.
Кристаллы монтируют на основание корпусов или подложек планарной стороной. При этом рисунок их контактных площадок является зеркальным отображением расположения выводов (технология «flip - chip»).The crystals are mounted on the base of the housings or substrates with the planar side. At the same time, the drawing of their contact pads is a mirror image of the location of the terminals (flip-chip technology).
Надежность ИС 3D БИС, изготовленных с использованием технологии «flip - chip», в значительной степени зависит от материала, нанесенного под кристалл между его лицевой поверхностью и подложкой. На последней стадии сборки полупроводниковых изделий пространство между кристаллом заполняется «заливкой» - непроводящим адгезивом, соединяющим всю поверхность кристалла с подложкой. «Заливка» выполняет функцию защиты контактных столбиков от влаги и прочих компонентов атмосферы, обеспечивает дополнительную механическую прочность соединения «кристалл - подложка».The reliability of 3D IC LSIs manufactured using the flip-chip technology, largely depends on the material deposited under the crystal between its front surface and the substrate. At the last stage of the assembly of semiconductor products, the space between the crystal is filled with "filling" - a non-conductive adhesive that connects the entire surface of the crystal to the substrate. "Filling" performs the function of protecting contact columns from moisture and other components of the atmosphere, provides additional mechanical strength of the connection "crystal - substrate".
Известен [1] способ монтажа кристалла методом «flip - chip», при котором на кристалле формируют выступы (контактные столбики) из золота с покрытием припоем In-Sn. Монтаж выполняют нагревом до температуры, не превышающей температуру плавления припоя. Затем в зазор между кристаллом и подложкой вводят (проводят «заливку») термопласт и осуществляют вторично термообработку для обеспечения надежного механического соединения кристалла с подложкой.There is a known [1] method of mounting a crystal by the flip-chip method, in which protrusions (contact posts) are formed on the crystal from gold coated with In-Sn solder. Installation is carried out by heating to a temperature not exceeding the melting point of the solder. Then, thermoplastic is introduced (“filled”) into the gap between the crystal and the substrate and heat treatment is performed a second time to ensure reliable mechanical connection of the crystal with the substrate.
Основным недостатком данного способа является двойная операция нагрева, что повышает себестоимость выпускаемых приборов. Кроме того, при данном способе монтажа всегда присутствуют пустоты, особенно на границе с контактными столбиками. Известно, что максимальная площадь соединения кристалла с подложкой будет в том случае, если вся его поверхность будет смочена термопластом. В действительности, полностью заполнить термопластом пространство между кристаллом и подложкой не удается. Этому мешает воздух, уплотняемый в замкнутом пространстве в неровностях (выступах). Давление воздуха уравновешивается внешним давлением, что препятствует проникновению термопласта вглубь неровностей.The main disadvantage of this method is the double heating operation, which increases the cost of manufactured devices. In addition, with this installation method, voids are always present, especially at the border with the contact posts. It is known that the maximum area of the connection of the crystal with the substrate will be in the event that its entire surface is moistened with a thermoplastic. In fact, it is not possible to completely fill the space between the crystal and the substrate with thermoplastic. This is prevented by air being sealed in a confined space in irregularities (protrusions). The air pressure is balanced by external pressure, which prevents the penetration of the thermoplastic deep into irregularities.
Наличие пустот уменьшает теплоотвод от кристалла к подложке собранного изделия при эксплуатации.The presence of voids reduces the heat removal from the crystal to the substrate of the assembled product during operation.
С целью уменьшения (исключения) пор в зазоре «кристалл - подложка» целесообразно пайку проводить в вакууме.In order to reduce (eliminate) the pores in the "crystal - substrate" gap, it is advisable to solder in a vacuum.
Повысить надежность паяных соединений компонентов с шариковыми выводами (BGA, CSP) рекомендуется [2] с помощью технологии Underfilling. Сущность данной технологии заключается в заполнении пространства под кристаллом между шариковыми контактами полимерным материалом с последующим его отверждением. Утверждается, что за счет подобранных коэффициентов линейного расширения материалов полимерная заливка (Underfilling) значительно сокращает термомеханическую нагрузку на паяное соединение, а также герметизирует пространство под кристаллом.It is recommended [2] to improve the reliability of soldered connections of components with ball terminals (BGA, CSP) using Underfilling technology. The essence of this technology is to fill the space under the crystal between the ball contacts with a polymer material and then cure it. It is argued that due to the selected coefficients of linear expansion of materials, polymer filling (Underfilling) significantly reduces the thermomechanical load on the soldered joint, and also seals the space under the crystal.
Основной недостаток данной технологии - наличие пустот в пространстве под кристаллом между шариковыми контактами, что снижает теплоотвод от кристалла к подложке.The main disadvantage of this technology is the presence of voids in the space under the crystal between the ball contacts, which reduces the heat removal from the crystal to the substrate.
Задача, на решение которой направлено заявляемое решение - это снижение себестоимости выпускаемых изделий и повышение теплоотвода от кристалла к подложке. Эта задача достигается тем, что между кристаллом и подложкой размещают клейкую ленту, имеющую отверстия, рисунок которых является зеркальным отображением расположения контактных столбиков на кристалле, при сборке контактные столбики кристалла через отверстия в ленте совмещают с припоем контактных площадок на подложке, затем проводят пайку в вакууме, при нагреве до температуры пайки и давлении на кристалл припой расплавляется, при этом происходит смачивание припоем всей поверхности контактных столбиков кристалла, в результате этого происходит заполнение зазора между контактными столбиками и отверстиями в клеящей ленте, а т.к. толщина ленты соизмерима с расстоянием между кристаллом и подложкой, то под давлением кристалла и при температуре пайки происходит плотное соединение ленты с поверхностями кристалла и подложки, что исключает не только растекание припоя по поверхностям кристалла и подложки и короткое замыкание между контактами прибора, но и образование пор на границе ленты с паяемыми поверхностями кристалла и подложки.The problem to which the claimed solution is directed is to reduce the cost of manufactured products and increase the heat removal from the crystal to the substrate. This task is achieved by the fact that an adhesive tape having holes is placed between the crystal and the substrate, the pattern of which is a mirror image of the location of the contact columns on the crystal, during assembly, the contact columns of the crystal through holes in the tape are combined with the solder pads on the substrate, then soldering in vacuum , when heated to soldering temperature and pressure on the crystal, the solder melts, and the entire surface of the contact columns of the crystal is wetted by solder, as a result of which oiskhodit filling of the gap between the bumps and holes in the adhesive tape, and since the thickness of the tape is commensurate with the distance between the crystal and the substrate, then under the pressure of the crystal and at the soldering temperature there is a tight connection of the tape with the surfaces of the crystal and the substrate, which excludes not only the spreading of solder on the surfaces of the crystal and the substrate and short circuit between the contacts of the device, but also the formation of pores on the border of the tape with soldered surfaces of the crystal and the substrate.
Сравнение заявляемого способа изоляции при монтаже перевернутых кристаллов с другими способами [1, 2] из известного уровня техники также не позволило выявить в них признаки, заявляемые в отличительной части формулы.Comparison of the proposed method of isolation during the installation of inverted crystals with other methods [1, 2] from the prior art also did not reveal the signs claimed in the characterizing part of the formula.
Сущность изобретения поясняется чертежами, на которых схематично изображены:The invention is illustrated by drawings, which schematically depict:
на фиг. 1 - фрагмент схемы сборки кристалла с подложкой перед пайкой;in FIG. 1 is a fragment of an assembly diagram of a crystal with a substrate before soldering;
на фиг. 2 - фрагмент схемы соединения кристалла с подложкой с помощью разработанного способа.in FIG. 2 is a fragment of a circuit for connecting a crystal to a substrate using the developed method.
Способ изоляции при монтаже перевернутых кристаллов реализуется следующим образом.The isolation method during the installation of inverted crystals is implemented as follows.
На сборку поступают готовые кристаллы 1 с контактными столбиками 2 (фиг. 1), например, из золота на лицевой поверхности кристалла 1. Золотые контактные столбики формируют на контактных площадках кристалла 1 в составе пластины при помощи одной из модификаций метода термокомпрессионной сварки «шариком», применяющегося при формировании проволочного соединения из золота встык. При этом на верхней части шарика остается заостренный выступ (участок обрыва проволоки).
При традиционном методе создания контактных столбиков на кристалле из золотой проволоки применяется деформация заостренного выступа на контактном столбике из золота с применением механического давления. Данная операция необходима для создания плоской поверхности и выравнивания высоты всех контактных столбиков, расположенных на кристалле.In the traditional method of creating contact columns on a crystal of gold wire, deformation of a pointed protrusion on a contact column of gold using mechanical pressure is used. This operation is necessary to create a flat surface and level the height of all contact posts located on the chip.
Между кристаллом 1 и подложкой 3 размещают клеящую ленту 4, имеющую отверстия 5, рисунок которых является зеркальным отображением расположения контактных столбиков 2 на кристалле 1. Лента 4 типа 3М изготовлена в соответствии с системой качества и зарегистрирована стандартом ISO 9001.An adhesive tape 4 having holes 5 is placed between the
Подложку 3 изготавливают отдельно, на подложке сформирована металлизация на контактных площадках 6 из припоя 7 заданной толщины. Толщину припоя на контактных площадках подложки выбирают в зависимости от высоты контактных столбиков на кристалле, толщины ленты и зазора между контактным столбиком кристалла и отверстием в клейкой ленте.The
При сборке контактные столбики 2 кристалла 1 через отверстия 5 в клейкой ленте 4 совмещают с припоем 7, размещенным на контактной площадке 6 подложки 3 (фиг. 2). После сборки прибор помещают на подставку в вакуумной камере, нагревают до температуры плавления припоя и одновременно прикладывают внешнее давление на кристалл. При нагреве до температуры пайки и соответствующем давлении на кристалл припой 7 расплавляется. При этом происходит смачивание припоем всей поверхности контактного столбика 2 и заполнение зазора между контактным столбиком 2 и отверстием 5 в клеящей ленте 4, образуя герметичное паяное соединение 8 между кристаллом 1 и подложкой 3. Происходит плотное соединение ленты 4 с поверхностями 9 кристалла и 10 подложки с отсутствием в соединительном зазоре между кристаллом и подложкой воздушных прослоек в виде пор. Отсутствие пор в соединительном зазоре между кристаллом и подложкой повышает теплоотвод от кристалла к подложке.When assembling, the
На основании вышеизложенного сделано заключение, что использование предлагаемого способа изоляции при монтаже перевернутых кристаллов обеспечивает по сравнению с существующими способами следующие преимущества:Based on the foregoing, it was concluded that the use of the proposed insulation method during the installation of inverted crystals provides the following advantages compared to existing methods:
1. Снижается себестоимость выпускаемых изделий;1. The cost of manufactured products is reduced;
2. Повышается теплоотвод от кристалла к подложке.2. The heat sink from the crystal to the substrate increases.
Источники информацииInformation sources
1. Полупроводниковый прибор и способ его изготовления со сборкой по методу перевернутого кристалла. Semiconductor device utilizing a face - down bonding and a method for manufacturing the same: Пат.5071787 США, МКИ5 H01L 22/44 / Mori Miki, Saito Masayuki; К.K, Toshiba. - №477504; Заявл. 09.02.90; Опубл. 10.12.91.1. Semiconductor device and method of its manufacture with assembly by the inverted crystal method. Semiconductor device utilizing a face - down bonding and a method for manufacturing the same: US Pat. 5071787 USA, MKI 5 H01L 22/44 / Mori Miki, Saito Masayuki; K.K., Toshiba. - No. 477504; Claim 02/09/90; Publ. 12/10/91.
2. Новиков А. Конференция «Совершенствование производства радиоэлектронной аппаратуры с использованием смешанных и бессвинцовых технологий пайки [Текст] / А. Новиков // Технологии в электронной промышленности, 2009. №4, с.14.2. Novikov A. Conference “Improving the production of electronic equipment using mixed and lead-free soldering technologies [Text] / A. Novikov // Technologies in the electronic industry, 2009. No. 4, p.14.
Claims (4)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
RU2016132921A RU2648311C2 (en) | 2016-08-09 | 2016-08-09 | Method of insulation for mounting of flip chips |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
RU2016132921A RU2648311C2 (en) | 2016-08-09 | 2016-08-09 | Method of insulation for mounting of flip chips |
Publications (2)
Publication Number | Publication Date |
---|---|
RU2016132921A RU2016132921A (en) | 2018-02-12 |
RU2648311C2 true RU2648311C2 (en) | 2018-03-23 |
Family
ID=61227441
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
RU2016132921A RU2648311C2 (en) | 2016-08-09 | 2016-08-09 | Method of insulation for mounting of flip chips |
Country Status (1)
Country | Link |
---|---|
RU (1) | RU2648311C2 (en) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3680198A (en) * | 1970-10-07 | 1972-08-01 | Fairchild Camera Instr Co | Assembly method for attaching semiconductor devices |
US4749120A (en) * | 1986-12-18 | 1988-06-07 | Matsushita Electric Industrial Co., Ltd. | Method of connecting a semiconductor device to a wiring board |
US4970577A (en) * | 1988-04-12 | 1990-11-13 | Hitachi, Ltd. | Semiconductor chip module |
US5071787A (en) * | 1989-03-14 | 1991-12-10 | Kabushiki Kaisha Toshiba | Semiconductor device utilizing a face-down bonding and a method for manufacturing the same |
US5111279A (en) * | 1989-08-28 | 1992-05-05 | Lsi Logic Corp. | Apparatus for isolation of flux materials in "flip-chip" manufacturing |
WO2009035201A1 (en) * | 2007-09-10 | 2009-03-19 | Electronics And Telecommunications Research Institute | Survivor locating method and apparatus using search and rescue beacon equipped with navigation chipset |
-
2016
- 2016-08-09 RU RU2016132921A patent/RU2648311C2/en active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3680198A (en) * | 1970-10-07 | 1972-08-01 | Fairchild Camera Instr Co | Assembly method for attaching semiconductor devices |
US4749120A (en) * | 1986-12-18 | 1988-06-07 | Matsushita Electric Industrial Co., Ltd. | Method of connecting a semiconductor device to a wiring board |
US4970577A (en) * | 1988-04-12 | 1990-11-13 | Hitachi, Ltd. | Semiconductor chip module |
US5071787A (en) * | 1989-03-14 | 1991-12-10 | Kabushiki Kaisha Toshiba | Semiconductor device utilizing a face-down bonding and a method for manufacturing the same |
US5111279A (en) * | 1989-08-28 | 1992-05-05 | Lsi Logic Corp. | Apparatus for isolation of flux materials in "flip-chip" manufacturing |
WO2009035201A1 (en) * | 2007-09-10 | 2009-03-19 | Electronics And Telecommunications Research Institute | Survivor locating method and apparatus using search and rescue beacon equipped with navigation chipset |
Also Published As
Publication number | Publication date |
---|---|
RU2016132921A (en) | 2018-02-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW501208B (en) | Semiconductor device and manufacturing method of the same | |
KR101661442B1 (en) | Stud bump structure for semiconductor package assemblies | |
US6373142B1 (en) | Method of adding filler into a non-filled underfill system by using a highly filled fillet | |
US8222748B2 (en) | Packaged electronic devices having die attach regions with selective thin dielectric layer | |
US20090014852A1 (en) | Flip-Chip Packaging with Stud Bumps | |
JPH11312712A (en) | Semiconductor device and its manufacture | |
JP2003332521A (en) | Semiconductor device and manufacturing method therefor | |
US7391119B2 (en) | Temperature sustaining flip chip assembly process | |
JP2007109790A (en) | Flip-chip semiconductor device | |
US20150221570A1 (en) | Thin sandwich embedded package | |
WO2010134230A1 (en) | Semiconductor device and method for manufacturing same | |
RU2648311C2 (en) | Method of insulation for mounting of flip chips | |
JP2002232123A (en) | Manufacturing method of composite circuit substrate | |
KR100674501B1 (en) | Method for attaching semiconductor chip using flip chip bonding technic | |
JP2000208675A (en) | Semiconductor device and its manufacture | |
JPH11168116A (en) | Electrode bump for semiconductor chip | |
JPH10154726A (en) | Semiconductor device and its manufacture | |
JP3539528B2 (en) | Semiconductor device and manufacturing method thereof | |
JP2001015641A (en) | Connection structure and connection method of electronic component | |
JP2002110715A (en) | Manufacturing method of semiconductor device | |
JP4876882B2 (en) | Flip chip mounting method | |
KR20080061969A (en) | Semiconductor package and method for manufacturing semiconductor package | |
JP2000156386A (en) | Connection structure and connection method of semiconductor device and semiconductor device package using the same | |
JP2015070187A (en) | Semiconductor device and manufacturing method of the same | |
JPH10233417A (en) | Semiconductor device and its manufacture |