RU2646070C1 - Method for producing heteroepitaxial silicon layer on dielectric - Google Patents

Method for producing heteroepitaxial silicon layer on dielectric Download PDF

Info

Publication number
RU2646070C1
RU2646070C1 RU2016148451A RU2016148451A RU2646070C1 RU 2646070 C1 RU2646070 C1 RU 2646070C1 RU 2016148451 A RU2016148451 A RU 2016148451A RU 2016148451 A RU2016148451 A RU 2016148451A RU 2646070 C1 RU2646070 C1 RU 2646070C1
Authority
RU
Russia
Prior art keywords
layer
silicon
growth
silicon layer
temperature
Prior art date
Application number
RU2016148451A
Other languages
Russian (ru)
Inventor
Сергей Дмитриевич Федотов
Евгений Макарович Соколов
Владимир Николаевич Стаценко
Сергей Петрович Тимошенков
Original Assignee
Акционерное общество "Эпиэл"
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Акционерное общество "Эпиэл" filed Critical Акционерное общество "Эпиэл"
Priority to RU2016148451A priority Critical patent/RU2646070C1/en
Application granted granted Critical
Publication of RU2646070C1 publication Critical patent/RU2646070C1/en

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B33/00—Silicon; Compounds thereof
    • C01B33/02—Silicon
    • C01B33/021—Preparation
    • C01B33/027—Preparation by decomposition or reduction of gaseous or vaporised silicon compounds other than silica or silica-containing material
    • C01B33/029—Preparation by decomposition or reduction of gaseous or vaporised silicon compounds other than silica or silica-containing material by decomposition of monosilane
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/02—Heat treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2011—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate the substrate being of crystalline insulating material, e.g. sapphire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2015—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate the substrate being of crystalline semiconductor material, e.g. lattice adaptation, heteroepitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/205—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy using reduction or decomposition of a gaseous compound yielding a solid condensate, i.e. chemical deposition
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S117/00—Single-crystal, oriented-crystal, and epitaxy growth processes; non-coating apparatus therefor
    • Y10S117/913—Graphoepitaxy or surface modification to enhance epitaxy
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/967—Semiconductor on specified insulator

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Thermal Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

FIELD: electricity.
SUBSTANCE: method for producing heteroepitaxial silicon layer comprises formation of growth silicon islands on the surface of the dielectric substrate (sapphire, spinel, diamond, quartz) with subsequent build-up of initial silicon layer by thermal decomposition of monosilane, its heat treatment over a period of time sufficient for removing structural defects arising as a result of stress relaxation of silicon crystal lattice, and continuation of build-up of silicon layer to required thickness values. The build-up of initial silicon layer is carried out at a temperature of 930-945°C until merge of growth silicon islands and formation of a continuous layer, heat treatment temperature is set within 945-975°C, and the temperature of layer growth of the required thickness is set not less than 960°C.
EFFECT: increased structural quality and homogeneity of the resistivity distribution over the thickness of the heteroepitaxial silicon layer on the dielectric.
4 dwg

Description

Изобретение относится к полупроводниковой технике, более конкретно к области формирования гетероэпитаксиальных слоев (ГЭС) монокристаллического кремния n- и p-типа проводимости, а также высокоомных слоев на диэлектрических подложках из таких материалов, как синтетический сапфир (α-Al2O3, корунд), алюмомагниевая шпинель, алмаз, кварц и других, с помощью термического разложения моносилана. В общем случае рассогласование кристаллических решеток материала подложки и ГЭС должно быть не менее 3%. Изготовленные таким образом гетероэпитаксиальные слои кремния на диэлектрике (КНД) могут быть использованы в производстве СВЧ-приборов, фото- и тензочувствительных элементов, различных интегральных схем с повышенной стойкостью к внешним дестабилизирующим факторам.The invention relates to semiconductor technology, and more particularly to the field of formation of heteroepitaxial layers (HES) of monocrystalline silicon of n- and p-type conductivity, as well as high-resistance layers on dielectric substrates of materials such as synthetic sapphire (α-Al 2 O 3 , corundum) , aluminum-magnesium spinel, diamond, quartz and others, by thermal decomposition of monosilane. In the general case, the mismatch between the crystal lattices of the substrate material and the HES should be at least 3%. The heteroepitaxial layers of silicon on dielectric (KND) thus prepared can be used in the manufacture of microwave devices, photosensitive and strain-sensitive elements, and various integrated circuits with increased resistance to external destabilizing factors.

Высокое структурное качество и однородность распределения удельного сопротивления по толщине слоя являются основополагающими современными требованиями к качеству слоев КНД. Под высоким структурным качеством кремния на диэлектрике подразумевают низкую плотность структурных дефектов в объеме кремниевого слоя, а также в приграничной области границы раздела «кремний-воздух». Высокая плотность структурных нарушений в объеме слоя снижает подвижность и время жизни носителей заряда, что приводит к увеличению потерь мощности, уменьшению собственной частоты и быстродействия приборов на КНД. Дефектность в приграничной области «кремний-воздух» может служить причиной образования нарушенного шероховатого микрорельефа рабочей поверхности ГЭС, что приведет к технологическим трудностям нанесения подзатворного диэлектрика. Вследствие возрастания напряженности электрического поля, образованного носителями заряда, аккумулированными на выступах шероховатости границы раздела «кремний-воздух», возможно возникновение пробоя подзатворного диэлектрика в формируемых на данных ГЭС полевых МОП-транзисторах и других устройствах.High structural quality and uniformity of the distribution of resistivity over the thickness of the layer are fundamental modern requirements for the quality of the layers of low pressure. By the high structural quality of silicon on a dielectric is meant a low density of structural defects in the bulk of the silicon layer, as well as in the boundary region of the silicon-air interface. The high density of structural disturbances in the volume of the layer reduces the mobility and lifetime of charge carriers, which leads to an increase in power losses, a decrease in the natural frequency and speed of devices on low-voltage filters. Defectiveness in the “silicon-air” border region can cause the formation of a disturbed rough microrelief of the hydroelectric station’s working surface, which will lead to technological difficulties in applying a gate dielectric. Due to the increase in the electric field generated by the charge carriers accumulated on the protrusions of the roughness of the silicon-air interface, breakdown of the gate dielectric in MOS field-effect transistors and other devices formed on the data of the HES is possible.

Однородность распределения удельного сопротивления по толщине кремниевого слоя подразумевает равномерное распределение заданного значения удельного сопротивления вдоль формальной линии измерения, проведенной от поверхности слоя кремния до границы раздела кремний-подложка. Низкая однородность распределения удельного сопротивления по толщине ГЭС может привести к сбоям в работе, сдвигу вольт-амперных характеристик и выходу из строя сформированных дискретных приборов и микросхем.The uniformity of the distribution of resistivity over the thickness of the silicon layer implies uniform distribution of a given value of resistivity along a formal line of measurement drawn from the surface of the silicon layer to the silicon-substrate interface. The low uniformity of the distribution of resistivity across the thickness of the hydroelectric power station can lead to malfunctions, a shift in the current-voltage characteristics and failure of the formed discrete devices and microcircuits.

Известен способ формирования монокристаллических слоев кремния с помощью газофазной эпитаксии на подложках из материалов с параметрами решетки, схожими с параметрами кремния, в том числе на диэлектриках, таких как сапфир, шпинель и другие [US 6500256 В2, 31.12.2002]. На протяжении всего процесса роста слоя общее давление в реакторе поддерживают в диапазоне от 1,33⋅10-3 Па до 4 Па, чем достигается снижение концентрации кислорода в эпитаксиальном слое кремния до значений не выше 3⋅1018 атомов/см3, по крайней мере при толщине слоя более 100

Figure 00000001
, а также уменьшается автолегирование растущего слоя. Таким образом, обеспечивается рост монокристаллического слоя кремния высокого качества при более низкой температуре, чем у существующих методов газофазной эпитаксии, что также позволяет снизить автолегирование слоя от подложки и увеличить однородность удельного сопротивления по толщине слоя.A known method of forming single-crystal silicon layers using gas-phase epitaxy on substrates of materials with lattice parameters similar to those of silicon, including dielectrics such as sapphire, spinel and others [US 6500256 B2, 12/31/2002]. Throughout the entire process of layer growth, the total pressure in the reactor is maintained in the range from 1.33 × 10 -3 Pa to 4 Pa, thereby achieving a decrease in the oxygen concentration in the epitaxial silicon layer to values no higher than 3 × 18 18 atoms / cm 3 , at least least with a layer thickness of more than 100
Figure 00000001
, and also decreases the self-doping of the growing layer. Thus, the growth of a high-quality single-crystal silicon layer is ensured at a lower temperature than the existing methods of gas-phase epitaxy, which also makes it possible to reduce the self-doping of the layer from the substrate and to increase the uniformity of the resistivity across the layer thickness.

Недостатками данного способа являются высокая продолжительность процесса изготовления и сложность реализации. Откачка камеры реактора до значений высокого вакуума занимает продолжительный период времени даже при использовании самых современных приспособлений. Проведение процесса эпитаксии при значениях общего давления от 1,33⋅10-3 Па до 4 Па усложняет конструкцию эпитаксиального оборудования вследствие необходимости использования специальных приспособлений для создания и поддержания высокого вакуума.The disadvantages of this method are the high duration of the manufacturing process and the complexity of implementation. Pumping the reactor chamber to high vacuum takes a long period of time, even when using the most modern devices. The epitaxy process at a total pressure of 1.33 давления10 -3 Pa to 4 Pa complicates the construction of epitaxial equipment due to the need to use special devices to create and maintain a high vacuum.

Также известен способ формирования гетероэпитаксиальных слоев на кристаллических подложках, причем слой и подложка имеют рассогласование кристаллических решеток, заключающийся в формировании на поверхности подложки множества островков, продолжении роста ГЭС до тех пор, пока дислокации несоответствия не сформируются вблизи одной или более границ островков, тем самым устранив напряжения кристаллической решетки в островках, травлении и удалении части ГЭС, содержащей дислокации, повторение предыдущих операций необходимое количество раз до полного устранения структурных дефектов в островках и ГЭС [US 6184144 В1, 06.02.2001]. Рассогласование параметров кристаллической решетки между первым и вторым материалами составляет не менее 3%. Под травлением подразумевают процесс из ряда: разложение материала под воздействием высокой температуры, газовое травление, окисление поверхности и удаление оксида. Гетероэпитаксиальный слой наращивают до толщины не менее критической толщины слоя, при достижении которой происходит пластическая релаксация.Also known is a method of forming heteroepitaxial layers on crystalline substrates, the layer and the substrate having a mismatch of crystal lattices, which consists in the formation of a plurality of islands on the surface of the substrate, continuing the growth of the hydroelectric station until misfit dislocations form near one or more island boundaries, thereby eliminating crystal lattice stresses in islands, etching and removal of a part of the hydroelectric station containing dislocations, repetition of previous operations, necessary amount of p Az until complete elimination of structural defects in islands and hydroelectric power stations [US 6184144 В1, 02/06/2001]. The mismatch of the crystal lattice parameters between the first and second materials is at least 3%. By etching is meant a process from the series: decomposition of a material under the influence of high temperature, gas etching, surface oxidation and oxide removal. The heteroepitaxial layer is expanded to a thickness of not less than the critical layer thickness, upon reaching which plastic relaxation occurs.

Также в данном способе можно формировать множество разделенных центров зарождения на поверхности подложки путем напыления множества металлических кластеров на часть рабочей поверхности, окислять часть рабочей поверхности, непокрытой металлическими кластерами, и удалять металлические кластеры, что позволяет сформировать открытые части на поверхности подложки и использовать их как центры зарождения при дальнейшем формировании ГЭС. Сформированные центры зарождения имеют преимущественно одинаковую кристаллографическую ориентацию, что предотвращает образование дислокаций несоответствия между островками во время их слияния. В качестве материалов кластеров могут использоваться алюминий или арсенид галлия. Металлические кластеры могут быть удалены с поверхности подложки путем окисления.Also in this method, it is possible to form a plurality of divided nucleation centers on the surface of the substrate by spraying a plurality of metal clusters onto a part of the working surface, oxidizing a part of the working surface uncovered by metal clusters, and removing metal clusters, which allows the formation of open parts on the surface of the substrate and using them as centers nucleation during the further formation of hydroelectric power stations. The formed nucleation centers have predominantly the same crystallographic orientation, which prevents the formation of misfit dislocations between the islands during their merger. As the materials of the clusters, aluminum or gallium arsenide can be used. Metal clusters can be removed from the surface of the substrate by oxidation.

За счет того, что после релаксации латеральных напряжений кристаллической решетки дислокационные участки слоя, образованные релаксацией, удаляют, гетероэпитаксиальный слой, независимо от рассогласования параметров решетки подложки и слоя, не напряжен и не содержит дефектные области. Благодаря малому размеру островков, напряжения - нормальное и вызванное сдвигом - совместно с рассогласованием решетки значительно уменьшены. Если все объединившиеся островки имеют одну кристаллографическую ориентацию, то сетка напряжений в слое будет близка к нулю, и гладкий бездефектный ГЭС может быть выращен на любую толщину.Due to the fact that after relaxation of the lateral stresses of the crystal lattice, the dislocation sections of the layer formed by relaxation are removed, the heteroepitaxial layer, regardless of the mismatch between the lattice parameters of the substrate and the layer, is not stressed and does not contain defective regions. Due to the small size of the islands, the stresses - normal and caused by shear - together with the lattice mismatch are significantly reduced. If all the united islands have the same crystallographic orientation, then the stress grid in the layer will be close to zero, and a smooth defect-free HES can be grown to any thickness.

Недостатком способа является малая эффективность процесса травления части гетероэпитаксиального слоя, содержащей дислокации, с целью их удаления из релаксированных островков. При достижении критической толщины слоя механические напряжения, вызванные рассогласованием кристаллических решеток подложки и слоя, релаксируют путем образовании структурных дефектов и сетки дислокаций, основная часть которых сконцентрирована на границе раздела слой-подложка и на границах ростовых зерен. Удаление этих областей влечет за собой удаление практически всего объема эпитаксиального слоя, что ставит под сомнение целесообразность данной операции. Также недостатком способа является использование металлов в процессе формирования центров зарождения. Присутствие ионов металлов в формируемом полупроводниковом слое может значительно изменить его электрофизические характеристики и рабочие параметры будущих полупроводниковых приборов. Помимо этого, процессы нанесения и удаления металлов не могут быть проведены в одной рабочей среде, например в одном и том же реакторе, с процессом формирования ГЭС, что усложняет реализацию данного способа.The disadvantage of this method is the low efficiency of the process of etching part of the heteroepitaxial layer containing dislocations in order to remove them from the relaxed islands. When the critical layer thickness is reached, mechanical stresses caused by the mismatch of the crystal lattices of the substrate and the layer relax by the formation of structural defects and a network of dislocations, most of which are concentrated at the layer-substrate interface and at the grain boundaries. Removal of these areas entails the removal of almost the entire volume of the epitaxial layer, which casts doubt on the feasibility of this operation. Another disadvantage of this method is the use of metals in the formation of nucleation centers. The presence of metal ions in the formed semiconductor layer can significantly change its electrophysical characteristics and operating parameters of future semiconductor devices. In addition, the processes of deposition and removal of metals cannot be carried out in the same working medium, for example in the same reactor, with the process of forming a hydroelectric power station, which complicates the implementation of this method.

Наиболее близким по сути к предлагаемому техническому решению является способ изготовления гетероэпитаксиального слоя КНД, включающий наращивание слоя кремния на диэлектрической подложке путем термического разложения моносилана при температуре около 1000°C до момента формирования массива из обособленных, частично слившихся и слившихся (до 90%) ростовых кремниевых островков на поверхности подложки, термообработку (отжиг) данного массива при температуре около 1000°C в течение времени, достаточного для устранения структурных дефектов, образовавшихся в результате релаксации напряжений кристаллической решетки кремния, и продолжение наращивания кремния с образованием вначале полностью сплошного начального слоя и далее слоя требуемой толщины при той же температуре [US 4279688 А1, 21.07.1981].In essence, the closest to the proposed technical solution is a method for manufacturing a heteroepitaxial layer of KND, which includes growing a silicon layer on a dielectric substrate by thermal decomposition of monosilane at a temperature of about 1000 ° C until an array of separate, partially merged and merged (up to 90%) silicon growth is formed islands on the surface of the substrate, heat treatment (annealing) of this array at a temperature of about 1000 ° C for a time sufficient to eliminate structural defects, ovavshihsya resulting silicon lattice relaxation of stresses, and continued extension of silicon to form a first entirely continuous primary layer and further layer of the required thickness at the same temperature [US 4279688 A1, 21.07.1981].

Первым недостатком данного способа является влияние продуктов взаимодействия материала подложки и осаждаемых веществ на растущий кремниевый слой при используемых температурах. Например, в случае наращивания слоя кремния на сапфире с использованием стандартной парогазовой смеси моносилана и водорода при температуре осаждения около 1000°C на этапе формирования ростовых островков будут происходить следующие взаимодействия:The first disadvantage of this method is the effect of the interaction products of the substrate material and the deposited substances on the growing silicon layer at the temperatures used. For example, in the case of a silicon layer growing on sapphire using a standard vapor-gas mixture of monosilane and hydrogen at a deposition temperature of about 1000 ° C, the following interactions will occur at the stage of growth island formation:

1) взаимодействие сапфира (Al2O3) и водорода (Н2), в результате которого сапфир восстанавливается, выделяются неустойчивая одновалентная окись алюминия и пары воды:1) the interaction of sapphire (Al 2 O 3 ) and hydrogen (H 2 ), as a result of which sapphire is restored, unstable monovalent alumina and water vapor are released:

Figure 00000002
Figure 00000002

2) взаимодействие сапфира (Al2O3) и кремния (Si), в результате которого сапфир восстанавливается, выделяются неустойчивая одновалентная окись алюминия и монооксид кремния:2) the interaction of sapphire (Al 2 O 3 ) and silicon (Si), as a result of which sapphire is reduced, unstable monovalent alumina and silicon monoxide are released:

Figure 00000003
Figure 00000003

Формирование массива из обособленных, частично слившихся и слившихся ростовых кремниевых островков на поверхности сапфировой подложки и дальнейшее проведение его термообработки (отжига) приводит к тому, что открытая поверхность сапфировой подложки и точка контакта трех фаз (кремния, сапфира и водорода) на границах ростовых островков будут являться источниками загрязнения и автолегирования растущего слоя продуктами реакций (1) и (2). Так как в рассматриваемом процессе нет возможности управления плотностью ростовых зерен на поверхности подложки и механизмом слияния островков, то даже при слиянии 90% кремниевых островков оставшиеся 10% будут являться источниками загрязнений всего объема растущего слоя кремния, что ухудшит его структурные и электрические характеристики.The formation of an array of isolated, partially merged and merged growth silicon islands on the surface of the sapphire substrate and its further heat treatment (annealing) leads to the fact that the open surface of the sapphire substrate and the contact point of three phases (silicon, sapphire and hydrogen) at the boundaries of the growth islands to be sources of pollution and auto-alloying of the growing layer by products of reactions (1) and (2). Since in the process under consideration it is not possible to control the density of growth grains on the substrate surface and the island fusion mechanism, even when 90% of the silicon islands merge, the remaining 10% will be sources of pollution of the entire volume of the growing silicon layer, which will worsen its structural and electrical characteristics.

Задача предлагаемого изобретения заключается в повышении структурного качества и однородности распределения удельного сопротивления по толщине гетероэпитаксиального слоя кремния на диэлектрике.The objective of the invention is to improve the structural quality and uniformity of the distribution of resistivity across the thickness of the heteroepitaxial layer of silicon on the dielectric.

Это достигается тем, что в способе изготовления гетероэпитаксиального слоя кремния на диэлектрике, заключающемся в формировании ростовых кремниевых островков на поверхности диэлектрической подложки с последующим наращиванием начального слоя кремния путем термического разложения моносилана, его термообработке в течение времени, достаточного для устранения структурных дефектов, образовавшихся в результате релаксации напряжений кристаллической решетки кремния, и продолжении наращивания слоя кремния до требуемых значений толщины, наращивание начального слоя кремния осуществляют при температуре 930-945°C до момента слияния ростовых кремниевых островков и образования сплошного слоя, температуру термообработки устанавливают в пределах 945-975°C, а температуру роста слоя требуемой толщины задают не менее 960°C.This is achieved by the fact that in the method of manufacturing a heteroepitaxial layer of silicon on a dielectric, which consists in the formation of growth silicon islands on the surface of the dielectric substrate, followed by the growth of the initial silicon layer by thermal decomposition of monosilane, its heat treatment for a time sufficient to eliminate structural defects resulting from stress relaxation of the silicon lattice, and continuing to build up the silicon layer to the required thickness values, n The initial silicon layer is grown at a temperature of 930–945 ° C until the growth of silicon islands merges and a continuous layer forms, the heat treatment temperature is set at 945–975 ° C, and the layer growth temperature of the required thickness is set at least 960 ° C.

В результате наращивания начального слоя кремния с помощью термического разложения моносилана до момента слияния ростовых кремниевых островков и образования сплошного начального слоя при температуре роста 930-945°C рабочая поверхность диэлектрической подложки полностью закрыта сплошным слоем монокристаллического кремния, реакции взаимодействия материала подложки и осаждаемых веществ, в ходе которых выделяются соединения металлов, кислорода и кремния, загрязняющие растущий слой, подавлена по всей площади рабочей поверхности подложки, автолегирование кремния химическими элементами подложки значительно снижено на протяжении всего дальнейшего процесса изготовления слоя КНД, что повышает структурное качество и однородность распределения удельного сопротивления по толщине слоя. Наращивание начального слоя при температуре роста ниже 930°C приведет к образованию поликристаллического слоя вследствие критически низкой подвижности образующих слой адатомов кремния. Проведение роста при температуре выше 945°C приведет к увеличению концентрации химических элементов подложки в начальном слое кремния за счет увеличения их диффузии, разгонке и переходу нежелательной примеси в объем ГЭС при дальнейших термообработке и росте. Момент слияния ростовых кремниевых островков, за которым следует образование сплошного начального слоя, определяется физическими параметрами поверхности выбранного диэлектрика. Прекращение роста до момента слияния кремниевых островков в сплошной слой повлечет за собой загрязнение ГЭС химическими элементами от поверхности диэлектрика, непокрытой кремнием, образование структурных дефектов в слое и его автолегирование. Продолжение наращивания начального слоя после слияния островков в сплошной слой нецелесообразно, так как проведение пластической релаксации при больших толщинах ведет к образованию большего объема структурных дефектов, что увеличивает период времени, необходимый на термообработку и отжиг структурных дефектов из такого слоя.As a result of the build-up of the initial silicon layer by thermal decomposition of monosilane until the growth of silicon islands merges and the formation of a continuous initial layer at a growth temperature of 930–945 ° C, the working surface of the dielectric substrate is completely covered by a continuous layer of single-crystal silicon, the reaction between the substrate material and the deposited substances during which compounds of metals, oxygen and silicon are released that pollute the growing layer, it is suppressed over the entire area of the working surface of the substrate , auto-alloying of silicon with chemical elements of the substrate is significantly reduced throughout the entire further process of manufacturing the LPC layer, which increases the structural quality and uniformity of the distribution of resistivity over the thickness of the layer. The growth of the initial layer at a growth temperature below 930 ° C will lead to the formation of a polycrystalline layer due to the critically low mobility of the silicon adatoms forming the layer. Carrying out growth at a temperature above 945 ° C will lead to an increase in the concentration of chemical elements of the substrate in the initial silicon layer due to an increase in their diffusion, acceleration, and transition of undesirable impurities into the volume of the hydroelectric power station during further heat treatment and growth. The moment of merging of the growth silicon islands, followed by the formation of a continuous initial layer, is determined by the physical parameters of the surface of the selected dielectric. The cessation of growth before the silicon islands merge into a continuous layer will entail contamination of the hydroelectric power station with chemical elements from the dielectric surface uncovered with silicon, the formation of structural defects in the layer and its self-alloying. Continuing the buildup of the initial layer after the islands merge into a continuous layer is impractical, since carrying out plastic relaxation at large thicknesses leads to the formation of a larger volume of structural defects, which increases the time period required for heat treatment and annealing of structural defects from such a layer.

После прекращения роста слоя и проведения термообработки начального слоя в течение времени, достаточного для устранения структурных дефектов, при температуре, выбранной из диапазона 945-975°C, структурные нарушения и дефекты кристаллической решетки кремния, образованные в результате пластической релаксации, устраняются, получается ориентированный в одной кристаллографической плоскости рекристаллизованный эпитаксиальный слой со значительно сниженной плотностью структурных дефектов, что позволяет повысить структурное качество гетероэпитаксиального слоя КНД требуемой толщины. Продолжительность термообработки начального слоя определяется кристаллографическими параметрами рабочей поверхности подложки выбранного диэлектрика. Большее соответствие параметров кристаллических решеток кремния и выбранного диэлектрика соответствует меньшему времени, которое необходимо для отжига структурных дефектов в начальном слое. Большее рассогласование кристаллических решеток кремния и диэлектрика соответствует большему времени, которое необходимо для отжига структурных дефектов в начальном слое КНД. Термообработка начального слоя при температуре ниже 945°C значительно увеличивает время, необходимое на отжиг структурных дефектов. Термообработка начального слоя при температуре выше 975°C приведет к увеличению диффузии химических элементов от границы раздела «кремний-подложка» в объем начального слоя, а также к автолегированию слоя от фаски и обратной стороны диэлектрической подложки.After termination of the layer growth and heat treatment of the initial layer for a time sufficient to eliminate structural defects at a temperature selected from the range of 945–975 ° C, structural defects and defects in the silicon lattice formed as a result of plastic relaxation are eliminated; one crystallographic plane recrystallized epitaxial layer with a significantly reduced density of structural defects, which allows to increase the structural quality of hetero epitaxial layer of CPV of the required thickness. The duration of heat treatment of the initial layer is determined by the crystallographic parameters of the working surface of the substrate of the selected dielectric. Greater correspondence between the parameters of the silicon crystal lattices and the selected dielectric corresponds to the shorter time required for annealing structural defects in the initial layer. A greater mismatch between the crystal lattices of silicon and the dielectric corresponds to a longer time, which is necessary for annealing of structural defects in the initial layer of low-pressure electrolysis. Heat treatment of the initial layer at temperatures below 945 ° C significantly increases the time required for annealing structural defects. Heat treatment of the initial layer at temperatures above 975 ° C will increase the diffusion of chemical elements from the silicon-substrate interface into the volume of the initial layer, as well as self-doping of the layer from the chamfer and the reverse side of the dielectric substrate.

В результате продолжения роста слоя до требуемых значений толщины при температуре роста не менее 960°C получают слой кремния на диэлектрике с повышенным структурным качеством, так как выбранная температура роста обеспечивает оптимальную подвижность выстраивающих слой адатомов кремния. Наращивание слоя при температуре ниже 960°C не позволит сформировать ГЭС кремния с максимальным структурным качеством вследствие недостаточной подвижности адатомов кремния.As a result of continued growth of the layer to the required thickness values at a growth temperature of not less than 960 ° C, a dielectric layer of silicon with improved structural quality is obtained, since the selected growth temperature provides optimal mobility of the silicon adatoms lining the layer. The layer growth at a temperature below 960 ° C will not allow the formation of a HES silicon with maximum structural quality due to insufficient mobility of silicon adatoms.

На фиг. 1 схематично представлена принципиальная циклограмма технологического процесса наращивания слоя КНД по предлагаемому способу на примере эпитаксии кремния на алюмомагниевой шпинели, где температурно-временные интервалы обозначены цифрами: 1 - нагрев рабочей поверхности подложки до ~940°C; 2 - наращивание слоя КНД до момента слияния ростовых кремниевых островков и образования сплошного начального слоя; 3 - прекращение роста и нагрев подложки с начальным слоем до ~960°C; 4 - термообработка подложки с начальным слоем при ~960°C в течение ~8 минут; 5 - нагрев подложки с начальным слоем до ~980°C; 6 - наращивание слоя КНД требуемой толщины; 7 - прекращение роста слоя и остывание структуры перед выгрузкой и реактора. Приведенная циклограмма показывает алгоритм проведения технологического процесса эпитаксии КНД по предлагаемому способу.In FIG. 1 schematically shows the principal sequence diagram of the technological process of building up the low-pressure-layer layer according to the proposed method as an example of silicon epitaxy on aluminum-magnesium spinel, where the temperature and time intervals are indicated by the numbers: 1 - heating of the working surface of the substrate to ~ 940 ° C; 2 - build-up of the KND layer until the merger of the growth silicon islands and the formation of a continuous initial layer; 3 - termination of growth and heating of the substrate with the initial layer to ~ 960 ° C; 4 - heat treatment of the substrate with the initial layer at ~ 960 ° C for ~ 8 minutes; 5 - heating of the substrate with the initial layer to ~ 980 ° C; 6 - building layer LDPE of the required thickness; 7 - termination of layer growth and cooling of the structure before unloading and the reactor. The above sequence diagram shows the algorithm for carrying out the technological process of epitaxy of CPV by the proposed method.

На фиг. 2 показаны кривые качания слоев кремния на сапфире (КНС), полученных по предлагаемому способу с помощью термического разложения моносилана (SiH4). Сапфировая подложка ориентирована в плоскости

Figure 00000004
, слой кремния - (100). Измерение кривых качания проводилось для симметричного дифракционного отражения Si (400). Значение полной ширины на полувысоте (FWHM) кривой качания определяет структурное совершенство измеряемого кристаллического слоя. Чем меньше значение FWHM, тем выше структурное качество слоя. Показаны следующие кривые: А - типичная кривая качания слоя кремния толщиной 6000
Figure 00000005
, изготовленного по предлагаемому способу, значение FWHM составило 0,24°; Б - типичная кривая качания слоя кремния толщиной 3000
Figure 00000005
, изготовленного по предлагаемому способу, значение FWHM составило 0,35°. Представленные кривые качания наглядно демонстрируют высокое структурное качество гетероэпитаксиальных слоев КНС различной толщины, изготовленных по предлагаемому способу. Высокое структурное качество слоев КНС, изготовленных по предлагаемому способу, подтверждается сравнением с результатами работы, в которой производились измерения кривых качания слоя кремния на сапфире, полученного методом термического разложения моносилана [1]. По опубликованным данным значение FWHM для слоя кремния на сапфире толщиной 3000
Figure 00000006
составило 0,98°, а для слоя толщиной 7800-8000
Figure 00000007
- порядка 0,5-0,4°.In FIG. 2 shows the rocking curves of silicon layers on sapphire (SSS) obtained by the proposed method using thermal decomposition of monosilane (SiH 4 ). Sapphire substrate is oriented in the plane
Figure 00000004
, the silicon layer is (100). The rocking curves were measured for symmetric diffraction reflection of Si (400). The value of the full width at half maximum (FWHM) of the rocking curve determines the structural perfection of the measured crystalline layer. The lower the FWHM value, the higher the structural quality of the layer. The following curves are shown: A - typical rocking curve of a 6000-layer silicon layer
Figure 00000005
manufactured by the proposed method, the FWHM value was 0.24 °; B - typical rocking curve of a silicon layer with a thickness of 3000
Figure 00000005
made by the proposed method, the FWHM value was 0.35 °. The presented rocking curves clearly demonstrate the high structural quality of heteroepitaxial layers of SSS of various thicknesses manufactured by the proposed method. The high structural quality of the SSS layers manufactured by the proposed method is confirmed by comparison with the results of the work in which the rocking curves of a silicon layer on sapphire obtained by thermal decomposition of monosilane were measured [1]. According to published data, the FWHM value for a silicon layer on a sapphire with a thickness of 3000
Figure 00000006
amounted to 0.98 °, and for a layer with a thickness of 7800-8000
Figure 00000007
- of the order of 0.5-0.4 °.

На фиг. 3 изображена контурная диаграмма зависимости структурного качества гетероэпитаксиального слоя КНС от температуры термообработки начального слоя. Оценка структурного качества слоя была произведена с помощью рефлектометрического метода рассеяния УФ-излучения с длиной волны светового пучка 375 нм от границы раздела «кремний-воздух». Согласно современным требованиям к структурному качеству гетероэпитаксиальных слоев КНС, при значении рассеяния УФ-излучения от границы раздела «кремний-воздух» более 0,5 ppm слой считается некачественным. При значении рассеяния УФ-излучения от границы раздела «кремний-воздух» более 1 ppm слой считается поликристаллическим. Представленная контурная диаграмма наглядно демонстрирует возможность получения структурно качественного слоя КНС со значением рассеяния УФ-излучения меньше 0,4 ppm при термообработке сплошного начального слоя в интервале 945-975°C и последующего роста слоя требуемой толщины при температуре не менее 960°C.In FIG. Figure 3 shows a contour diagram of the dependence of the structural quality of the heteroepitaxial layer of the SSS on the heat treatment temperature of the initial layer. The structural quality of the layer was estimated using the reflectometric method of scattering of UV radiation with a light beam wavelength of 375 nm from the silicon-air interface. According to modern requirements for the structural quality of heteroepitaxial layers of the SSC, with a value of UV radiation scattering from the silicon-air interface greater than 0.5 ppm, the layer is considered to be of poor quality. When the value of the scattering of UV radiation from the interface “silicon-air” more than 1 ppm, the layer is considered polycrystalline. The presented contour diagram clearly demonstrates the possibility of obtaining a structurally high-quality SSS layer with a UV radiation scattering value of less than 0.4 ppm by heat treatment of a continuous initial layer in the range of 945-975 ° C and subsequent growth of the layer of the required thickness at a temperature of at least 960 ° C.

На фиг. 4 представлены профили распределения удельного сопротивления по толщине слаболегированных фосфором (n-тип) гетероэпитаксиальных слоев кремния на алюмомагниевой шпинели, полученных по предлагаемому способу, где А - профиль слоя кремния толщиной 6000

Figure 00000008
, Б - профиль слоя кремния толщиной 3000
Figure 00000009
. Профили распределения удельного сопротивления по толщине слоя получены зондовым методом сопротивления растекания. Приведенные профили демонстрируют высокую однородностью распределения удельного сопротивления по толщине слоя кремния, которая обеспечит высокие надежность и выход годных приборов на данных эпитаксиальных структурах.In FIG. 4 shows the profiles of the distribution of resistivity over the thickness of lightly doped phosphorus (n-type) heteroepitaxial layers of silicon on magnesium-aluminum spinel obtained by the proposed method, where A is the profile of a silicon layer with a thickness of 6000
Figure 00000008
, B - profile of a silicon layer with a thickness of 3000
Figure 00000009
. The profiles of the distribution of resistivity over the thickness of the layer were obtained by the probe method of spreading resistance. The above profiles demonstrate a high uniformity of the distribution of resistivity over the thickness of the silicon layer, which will provide high reliability and suitable devices on these epitaxial structures.

Способ изготовления гетероэпитаксиального слоя кремния на диэлектрике реализуется следующим образом.A method of manufacturing a heteroepitaxial layer of silicon on a dielectric is implemented as follows.

Диэлектрическую подложку, например из алюмомагниевой шпинели, располагают в камере эпитаксиального реактора на подложкодержателе. Реактор наполняют осушенным водородом или инертным газом. Подложку нагревают до температуры 930-945°C, подают в реактор моносилан. Наращивают слой кремния, за счет термического разложения моносилана над рабочей поверхностью подложки, до момента слияния ростовых островков кремния и образования сплошного начального слоя, после чего подачу моносилана перекрывают, прекращая рост кремния. Подложку с начальным слоем выдерживают в течение времени, достаточного для отжига структурных дефектов, при температуре 945-975°C. Нагревают подложку с начальным слоем до температуры не менее 960°C, подают моносилан в реактор и продолжают рост слоя до требуемых значений толщины.A dielectric substrate, for example of aluminum-magnesium spinel, is placed in an epitaxial reactor chamber on a substrate holder. The reactor is filled with dried hydrogen or inert gas. The substrate is heated to a temperature of 930-945 ° C, served in the reactor monosilane. They increase the silicon layer due to thermal decomposition of monosilane over the working surface of the substrate, until the growth islands of silicon merge and form a continuous initial layer, after which the monosilane supply is shut off, stopping the growth of silicon. The substrate with the initial layer is incubated for a time sufficient to anneal structural defects at a temperature of 945-975 ° C. The substrate with the initial layer is heated to a temperature of at least 960 ° C, monosilane is fed into the reactor, and the layer continues to grow to the desired thickness values.

Пример конкретного выполненияConcrete example

Подложку из монокристаллического сапфира с ориентацией рабочей поверхности

Figure 00000010
помещают на графитовый подложкодержатель вертикального эпитаксиального реактора с площадью поперечного сечения 0,4 м2. Реактор герметизируют, продувают азотом и наполняют осушенным водородом (Н2) с содержанием паров воды менее 5 ppb. Давление в реакторе атмосферное. Подложку нагревают до 940°C. В реактор подают поток газовой смеси моносилана и водорода (5% SiH4 - 95% Н2) с заданным расходом 300 л/мин, а также поток легирующей примеси с требуемым расходом, например 25 см3/мин фосфина (РН3). Наращивают сплошной начальный слой кремния в течение 15 с. Затем поток газовой смеси перекрывают, рост слоя прекращается. Подложку с начальным слоем нагревают до 950°C. Выдерживают данный слой при заданной температуре в течение 12 мин. Подложку с начальным слоем нагревают до 970°C. Подают в реактор поток газовой смеси моносилана и водорода. Продолжают рост гетероэпитаксиального слоя кремния на сапфире до толщины 4500
Figure 00000011
.Single crystal sapphire substrate with work surface orientation
Figure 00000010
placed on a graphite substrate holder of a vertical epitaxial reactor with a cross-sectional area of 0.4 m 2 . The reactor is sealed, purged with nitrogen and filled with dried hydrogen (H 2 ) with a water vapor content of less than 5 ppb. The pressure in the reactor is atmospheric. The substrate is heated to 940 ° C. The reactor is fed with a stream of a gas mixture of monosilane and hydrogen (5% SiH 4 - 95% H 2 ) with a given flow rate of 300 l / min, as well as a flow of dopants with the required flow rate, for example 25 cm 3 / min of phosphine (PH 3 ). Extend a continuous initial silicon layer for 15 s. Then the flow of the gas mixture is blocked, the layer growth stops. The substrate with the initial layer is heated to 950 ° C. Maintain this layer at a given temperature for 12 minutes. The substrate with the initial layer is heated to 970 ° C. A gas mixture of monosilane and hydrogen is fed into the reactor. The heteroepitaxial silicon layer on sapphire continues to grow to a thickness of 4500
Figure 00000011
.

Предлагаемый способ в сравнении с прототипом обеспечивает следующие преимущества: подавление эффекта автолегирования кремния химическими элементами подложки на протяжении процессов формирования начального сплошного слоя, его термообработки и роста слоя требуемой толщины, вследствие чего повышается однородность распределения удельного сопротивления по толщине слоя; устранение структурных дефектов в слое, образовавшихся в результате пластической релаксации кристаллической решетки кремния, с помощью термообработки сплошного начального слоя, благодаря чему увеличивается структурное качество слоя КНД.The proposed method in comparison with the prototype provides the following advantages: suppression of the effect of silicon self-alloying with chemical elements of the substrate during the processes of formation of the initial continuous layer, its heat treatment and layer growth of the required thickness, thereby increasing the uniformity of the distribution of resistivity across the layer thickness; elimination of structural defects in the layer formed as a result of plastic relaxation of the silicon crystal lattice by heat treatment of a continuous initial layer, thereby increasing the structural quality of the low-pressure layer.

ИСТОЧНИКИ ИНФОРМАЦИИINFORMATION SOURCES

1. Moyzykh М., Samoilenkov S., Amelichev V., Vasiliev A., Kaul A. Large thickness-dependent improvement of crystallographic texture of CVD silicon films on r-sapphire // Journal of Crystal Growth. - 2013. - Vol. 383. - P. 145-150.1. Moyzykh M., Samoilenkov S., Amelichev V., Vasiliev A., Kaul A. Large thickness-dependent improvement of crystallographic texture of CVD silicon films on r-sapphire // Journal of Crystal Growth. - 2013 .-- Vol. 383. - P. 145-150.

Claims (1)

Способ изготовления гетероэпитаксиального слоя кремния на диэлектрике, включающий формирование ростовых кремниевых островков на поверхности диэлектрической подложки с последующим наращиванием начального слоя кремния путем термического разложения моносилана, его термообработку в течение времени, достаточного для устранения структурных дефектов, образовавшихся в результате релаксации напряжений кристаллической решетки кремния, и продолжение наращивания слоя кремния до требуемых значений толщины, отличающийся тем, что наращивание начального слоя кремния осуществляют при температуре 930-945°C до момента слияния ростовых кремниевых островков и образования сплошного слоя, температуру термообработки устанавливают в пределах 945-975°C, а температуру роста слоя требуемой толщины задают не менее 960°C.A method of manufacturing a heteroepitaxial silicon layer on a dielectric, including the formation of silicon growth islands on the surface of the dielectric substrate, followed by the growth of the initial silicon layer by thermal decomposition of monosilane, its heat treatment for a time sufficient to eliminate structural defects formed as a result of stress relaxation of the silicon crystal lattice, and continuing to build up the silicon layer to the desired thickness values, characterized in that initial silicon layer is carried out at a temperature of 930-945 ° C until confluence growth of silicon islands and the formation of a continuous layer, the heat treatment temperature is set in the range 945-975 ° C, and the desired thickness of the layer growth temperature is set not less than 960 ° C.
RU2016148451A 2016-12-09 2016-12-09 Method for producing heteroepitaxial silicon layer on dielectric RU2646070C1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
RU2016148451A RU2646070C1 (en) 2016-12-09 2016-12-09 Method for producing heteroepitaxial silicon layer on dielectric

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
RU2016148451A RU2646070C1 (en) 2016-12-09 2016-12-09 Method for producing heteroepitaxial silicon layer on dielectric

Publications (1)

Publication Number Publication Date
RU2646070C1 true RU2646070C1 (en) 2018-03-01

Family

ID=61568771

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2016148451A RU2646070C1 (en) 2016-12-09 2016-12-09 Method for producing heteroepitaxial silicon layer on dielectric

Country Status (1)

Country Link
RU (1) RU2646070C1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2788507C1 (en) * 2021-12-09 2023-01-20 Леонид Владимирович Горохов Quartz-on-silicon plate for producing backlit photodetector semiconductor apparatus, photodetector semiconductor apparatus and method for manufacture thereof

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4279688A (en) * 1980-03-17 1981-07-21 Rca Corporation Method of improving silicon crystal perfection in silicon on sapphire devices
US5363799A (en) * 1987-08-08 1994-11-15 Canon Kabushiki Kaisha Method for growth of crystal

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4279688A (en) * 1980-03-17 1981-07-21 Rca Corporation Method of improving silicon crystal perfection in silicon on sapphire devices
US5363799A (en) * 1987-08-08 1994-11-15 Canon Kabushiki Kaisha Method for growth of crystal

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2802796C1 (en) * 2020-07-24 2023-09-04 Общество С Ограниченной Ответственностью "Вандер Технолоджис" Heteroepitaxial structure with a diamond heat sink for semiconductor devices and method for its manufacture
RU2788507C1 (en) * 2021-12-09 2023-01-20 Леонид Владимирович Горохов Quartz-on-silicon plate for producing backlit photodetector semiconductor apparatus, photodetector semiconductor apparatus and method for manufacture thereof

Similar Documents

Publication Publication Date Title
Sasaki et al. Growth temperature dependences of structural and electrical properties of Ga2O3 epitaxial films grown on β-Ga2O3 (010) substrates by molecular beam epitaxy
US7329593B2 (en) Germanium deposition
JP5144002B2 (en) Semiconductor heterostructures with reduced dislocation pileup and related methods
KR102138334B1 (en) MANUFACTURING METHOD OF α-Ga2O3 THIN FILM USING STEP-UP PRI-TREATMENT MODE
Hartono et al. Reduction of threading dislocation density in GaN grown on strain relaxed nanoporous GaN template
EP3026693B1 (en) Pretreatment method for base substrate, and method for manufacturing laminate using pretreated base substrate
CN112242459B (en) AlGaN film with in-situ SiN dislocation annihilation layer and epitaxial growth method thereof
Bakin et al. MBE growth of ZnO layers on sapphire employing hydrogen peroxide as an oxidant
Olubuyide et al. Impact of seed layer on material quality of epitaxial germanium on silicon deposited by low pressure chemical vapor deposition
KR20200103578A (en) Manufacturing method of gallium oxide thin film for power semiconductor using dopant activation technoloty
JP2004111848A (en) Sapphire substrate, epitaxial substrate using it, and its manufacturing method
KR102201924B1 (en) Manufacturing method of gallium oxide thin film for power semiconductor using dopant activation technoloty
RU2646070C1 (en) Method for producing heteroepitaxial silicon layer on dielectric
Kubo et al. Epitaxial growth of 3C-SiC on Si (111) using hexamethyldisilane and tetraethylsilane
Morozov et al. Thin film GaP for solar cell application
EP3435407A1 (en) Method for producing group iii nitride laminate
Chen et al. Growth of InN films by RF plasma-assisted MBE and cluster beam epitaxy
RU2618279C1 (en) Method of manufacturing the epitaxial layer of silicon on a dielectric substrate
Pfeifer et al. Si Ge heteroepitaxial structures evaporated in ultra-high vacuum
RU2775812C1 (en) Method for manufacturing an epitaxial thin-film structure of germanium doped with boron
Wang et al. Effect of nanoporous GaN templates with different pore diameters on the subsequent thick GaN layers by HVPE
Chubenko et al. Porous silicon as substrate for epitaxial films growth
JP7259906B2 (en) Manufacturing method of heteroepitaxial wafer
Kim et al. Surface roughening of undoped and in situ B-doped SiGe epitaxial layers deposited by using reduced pressure chemical vapor deposition
EA046447B1 (en) METHOD FOR MANUFACTURING EPITAXIAL THIN-FILM STRUCTURE OF GERMANIUM DOPED WITH BORON