RU2636801C1

RU2636801C1 - Device for protection of four parallel lines

Info

Publication number: RU2636801C1
Application number: RU2016136591A
Authority: RU
Inventors: Марк Яковлевич Клецель; Ризагуль Мегданиятовна Машрапова; Ирина Игоревна Шолохова
Priority date: 2016-09-12
Filing date: 2016-09-12
Publication date: 2017-12-01

Abstract

FIELD: electricity.

SUBSTANCE: device contains a current sensor for each phase of lines, reed switches (1, 2, 3, 4, 5, 6, 7, 8, 9, 10, 11, 12) are used as these phases of lines. For the four homogeneous phases A, B and C, the first (13), second (14) and third (15) identically made units for determining the damaged line, respectively. The inverse input of the first AND element (20) with the inverse input, the first (21) and the second (22) NOT-OR elements are connected to the output of the fifth OR element (16). The direct input of the first AND element (20) with the inverse input, the first (21) and the second (22) NOT-OR elements are connected to the output of the sixth OR element (17). The second NOT-OR element (22) and the sixth AND element (23), the other input of which is connected to the output of the first NOT-OR element (21), are connected to the output of the seventh OR element (18). The input of the seventh AND element (24), the other input of which is connected to the second NOT-OR element (21), is connected to the output of the eighth OR element (19). Outputs of the fifth OR element (16), the first AND element (20) with the inverse input, the sixth (23) and the seventh (24) AND elements are respectively connected to the breaker tripping coils of the first, second, third and fourth lines.

EFFECT: decreased metal capacity of the device.

2 dwg

Description

Изобретение относится к электротехнике, а именно к технике релейной защиты, и может быть использовано для защиты четырех параллельных линий.The invention relates to electrical engineering, in particular to a relay protection technique, and can be used to protect four parallel lines.

Известно устройство для защиты четырех параллельных линий [Поляков В.Е., Клецель М.Я. Централизованная токовая направленная защита. - Изв. вузов. Энергетика, 1977, №3], содержащее токовые реле, подключенные к трансформаторам тока всех линий, реле направления мощности, подключенные к этим трансформаторам и трансформаторам напряжения, логическую часть, подключенную к выходам реле тока и направления мощности.A device for protecting four parallel lines [Polyakov V.E., Kletsel M.Ya. Centralized current directional protection. - Izv. universities. Energetics, 1977, No. 3], containing current relays connected to current transformers of all lines, power direction relays connected to these transformers and voltage transformers, a logic part connected to the outputs of the current relay and power direction.

Недостатками данного устройства являются использование цепей напряжения и наличие мертвой зоны.The disadvantages of this device are the use of voltage circuits and the presence of a dead zone.

Известно устройство для защиты четырех параллельных линий [KZ 28011, МПК Н02Н 7/26, опубл. 25.12.2013], содержащее для каждой фазы линий измерительный трансформатор тока, для четырех одноименных фаз А, В и С соответственно первый, второй и третий блоки определения поврежденной линии, выполненные одинаково. Каждый блок определения поврежденной линии содержит первое, второе, третье, четвертое реле тока, подключенное к измерительным трансформаторам тока одноименных фаз соответственно первой, второй, третьей, четвертой линий. Выход первого реле тока подключен к первому, второму и третьему элементам ИЛИ. Выход второго реле тока подключен к второму, третьему и четвертому элементам ИЛИ. Выход третьего реле тока подключен к первому, третьему и четвертому элементам ИЛИ. Выход четвертого реле тока подключен к первому, второму и четвертому элементам ИЛИ. Выходы первого, второго, третьего и четвертого элементов ИЛИ подключены к первому элементу И, выход которого подключен к второму, третьему, четвертому и пятому элементам И. Первый, второй, третий, четвертый трансреакторы, подключенные к измерительным трансформаторам тока одноименных фаз соответственно первой, второй, третьей, четвертой линий. К выходам первого, второго, третьего и четвертого трансреакторов подключен максиселектор, к выходу которого подключен один из входов первого, второго, третьего и четвертого элементов сравнения. Другой вход первого, второго, третьего и четвертого элементов сравнения подключен соответственно к первому, второму, третьему и четвертому трансреакторам. Выход первого элемента сравнения подключен к третьему, четвертому, пятому элементам И. Выход второго элемента сравнения подключен к второму, четвертому и пятому элементам И. Выход третьего элемента сравнения подключен к второму, третьему и пятому элементам И. Выход четвертого элемента сравнения подключен к второму, третьему и четвертому элементам И. К выходам второго, третьего, четвертого и пятого элементов И первого, второго и третьего блоков определения поврежденной линии подключены соответственно пятый, шестой, седьмой и восьмой элементы ИЛИ. К выходу пятого элемента ИЛИ подключены инверсный вход первого элемента И с инверсным входом, первый и второй элементы ИЛИ-НЕ. К выходу шестого элемента ИЛИ подключены прямой вход первого элемента И с инверсным входом, первый и второй элементы ИЛИ-НЕ. К выходу седьмого элемента ИЛИ подключены первый и второй элементы ИЛИ-НЕ, шестой элемент И, другой вход которого подключен к выходу первого элемента ИЛИ-НЕ. К выходу восьмого элемента И подключен вход седьмого элемента И, другой вход которого подключен к второму элементу ИЛИ-НЕ. Выходы пятого элемента ИЛИ, первого элемента И с инверсным входом, шестого и седьмого элементов И подключены соответственно к катушкам отключения выключателей первой, второй, третьей и четвертой линий.A device is known for protecting four parallel lines [KZ 28011, IPC Н02Н 7/26, publ. 12/25/2013], containing for each phase of the lines a measuring current transformer, for the four phases of the same name A, B and C, respectively, the first, second and third blocks for determining the damaged line, made the same. Each unit for determining a damaged line contains a first, second, third, fourth current relay connected to measuring current transformers of the same phases, respectively, of the first, second, third, fourth lines. The output of the first current relay is connected to the first, second and third elements OR. The output of the second current relay is connected to the second, third and fourth OR elements. The output of the third current relay is connected to the first, third and fourth OR elements. The output of the fourth current relay is connected to the first, second, and fourth OR elements. The outputs of the first, second, third and fourth elements OR are connected to the first element AND, the output of which is connected to the second, third, fourth and fifth elements I. The first, second, third, fourth transreactors connected to measuring current transformers of the same phases, respectively, of the first, second , third, fourth lines. A max selector is connected to the outputs of the first, second, third, and fourth transreactors, to the output of which one of the inputs of the first, second, third, and fourth comparison elements is connected. Another input of the first, second, third and fourth comparison elements is connected respectively to the first, second, third and fourth transreactors. The output of the first comparison element is connected to the third, fourth, fifth elements I. The output of the second comparison element is connected to the second, fourth and fifth elements I. The output of the third comparison element is connected to the second, third and fifth elements I. The output of the fourth comparison element is connected to the second, the third and fourth elements I. The outputs of the second, third, fourth and fifth elements And the first, second and third blocks for determining the damaged line are connected, respectively, the fifth, sixth, seventh and eighth elements Options OR. The output of the fifth OR element is connected to the inverse input of the first AND element with an inverse input, the first and second elements OR NOT. The output of the sixth OR element is connected to the direct input of the first AND element with an inverse input, the first and second elements OR NOT. The output of the seventh OR element is connected to the first and second OR-NOT elements, the sixth AND element, the other input of which is connected to the output of the first OR-NOT element. The output of the eighth AND element is connected to the input of the seventh AND element, the other input of which is connected to the second element OR NOT. The outputs of the fifth OR element, the first AND element with an inverse input, the sixth and seventh AND elements are connected respectively to the trip coils of the circuit breakers of the first, second, third and fourth lines.

Недостатком данного устройства является получение информации о токе в фазах линий с помощью металлоемких датчиков тока - измерительных трансформаторов тока.The disadvantage of this device is to obtain information about the current in the phases of the lines using metal-intensive current sensors - measuring current transformers.

Задачей изобретения является расширение арсенала технических средств.The objective of the invention is to expand the arsenal of technical means.

Это достигается за счет того, что устройство для защиты четырех параллельных линий, как и в прототипе, содержит для каждой фазы линий датчик тока. Для четырех одноименных фаз А, В и С - соответственно первый (13), второй (14) и третий (15) блоки определения поврежденной линии, выполненные одинаково. Каждый блок определения поврежденной линии содержит первый (57), второй (59), третий (60) и четвертый (61) элементы ИЛИ, к выходам которых подключен первый элемент И (58), и второй (41), третий (42), четвертый (43) и пятый (44) элементы И, подключенные соответственно к первому (57), второму (59), третьему (60) и четвертому (61) элементам ИЛИ. При этом пятый (16), шестой (17), седьмой (18) и восьмой (18) элементы ИЛИ общие для трех фаз первой, второй, третьей и четвертой линий подключены соответственно к второму (41), третьему (42), четвертому (43) и пятому (44) элементам И каждого блока определения поврежденной линии. К выходу пятого элемента ИЛИ (16) подключены инверсный вход первого элемента И (20) с инверсным входом, первый (21) и второй (22) элементы ИЛИ-НЕ. К выходу шестого элемента ИЛИ (17) подключены прямой вход первого элемента И (20) с инверсным входом, первый (21) и второй (22) элементы ИЛИ-НЕ. К выходу седьмого элемента ИЛИ (18) подключены второй элемент ИЛИ-НЕ (22) и шестой элемент И (23), другой вход которого подключен к выходу первого элемента ИЛИ-НЕ (21). К выходу восьмого элемента ИЛИ (19) подключен вход седьмого элемента И (24), другой вход которого подключен к второму элементу ИЛИ-НЕ (21). Выходы пятого элемента ИЛИ (16), первого элемента И (20) с инверсным входом, шестого (23) и седьмого (24) элементов И подключены соответственно к катушкам отключения выключателей первой, второй, третьей и четвертой линий.This is achieved due to the fact that the device for protecting four parallel lines, as in the prototype, contains a current sensor for each phase of the lines. For the four phases of the same name A, B and C, respectively, the first (13), second (14) and third (15) blocks for determining the damaged line are made in the same way. Each damaged line determination unit contains the first (57), second (59), third (60) and fourth (61) OR elements, to the outputs of which the first AND element (58) is connected, and the second (41), third (42), the fourth (43) and fifth (44) AND elements connected respectively to the first (57), second (59), third (60) and fourth (61) OR elements. Moreover, the fifth (16), sixth (17), seventh (18) and eighth (18) OR elements common to the three phases of the first, second, third and fourth lines are connected respectively to the second (41), third (42), fourth ( 43) and the fifth (44) elements AND of each block for determining a damaged line. The inverse input of the first AND element (20) with an inverse input, the first (21) and second (22) OR-NOT elements are connected to the output of the fifth OR element (16). The direct input of the first AND element (20) with an inverse input, the first (21) and second (22) OR-NOT elements are connected to the output of the sixth OR element (17). The second OR-NOT element (22) and the sixth AND element (23) are connected to the output of the seventh OR element (18), the other input of which is connected to the output of the first OR-NOT element (21). The output of the eighth OR element (19) is connected to the input of the seventh AND element (24), the other input of which is connected to the second OR-NOT element (21). The outputs of the fifth OR element (16), the first AND element (20) with an inverse input, the sixth (23) and the seventh (24) AND elements are connected respectively to the trip coils of the switches of the first, second, third and fourth lines.

Согласно изобретению в качестве датчиков тока использованы герконы (1, 2, 3, 4, 5, 6, 7, 8, 9, 10, 11, 12). В каждом блоке определения поврежденной линии первый (25), второй (26), третий (27) и четвертый (28) элементы ПАМЯТЬ входами подключены к контактам герконов, установленных вблизи токопроводов одноименных фаз соответственно первой, второй, третьей и четвертой линии, а выходами - соответственно к прямому входу второго (29), третьего (30), четвертого (31) и пятого (32) элементов И с инверсным входом. При этом входы первого (33), второго (34), третьего (35) и четвертого (36) реле времени подключены к второму (29), третьему (30), четвертому (31) и пятому (32) элементам И с инверсным входом, а выходы этих реле - соответственно к пятому (37), шестому (38), седьмому (39) и восьмому (40) элементам ПАМЯТЬ, выходы которых подключены к входу второго (41), третьего (42), четвертого (43) и пятого (44) элементов И. Девятый элемент ИЛИ (45) подключен к третьему (42), четвертому (43) и пятому (44) элементам И. Десятый элемент ИЛИ (46) подключен к второму (41), четвертому (43) и пятому (44) элементам И. Одиннадцатый элемент ИЛИ (47) подключен к второму (41), третьему (42) и пятому (44) элементам И. Двенадцатый элемент ИЛИ (48) подключен к второму (41), третьему (42) и четвертому (43) элементам И. Десятый (49), одиннадцатый (50), двенадцатый (51) и тринадцатый (52) элементы ПАМЯТЬ подключены соответственно к девятому (45), десятому (46), одиннадцатому (47) и двенадцатому (48) элементам ИЛИ. Первый элемент ИЛИ (57) подключен к второму (26), третьему (27) и четвертому (28) элементам ПАМЯТЬ. Второй элемент ИЛИ (59) подключен к первому (25), третьему (27) и четвертому (28) элементам ПАМЯТЬ. Третий элемент ИЛИ (60) подключен к первому (25), второму (26) и четвертому (28) элементам ПАМЯТЬ. Четвертый элемент ИЛИ (61) подключен к первому (25), второму (26) и третьему (27) элементам ПАМЯТЬ. Выходы первого (57), второго (59), третьего (60) и четвертого (61) элементов ИЛИ подключены соответственно к инверсному входу второго (29), третьего (30), четвертого (31) и пятого (32) элементов И с инверсным входом. Вход девятого элемента ПАМЯТЬ (62) подключен к выходу первого элемента И (58), а выход - к пятому реле времени (63). Шестой (53), седьмой (54), восьмой (55) и девятый (56)элементы И с инверсным входом одним прямым входом подключены к пятому реле времени (63), другим прямым входом - соответственно к второму (29), третьему (30), четвертому (31) и пятому (32) элементам И с инверсным входом, а инверсным входом - к десятому (49), одиннадцатому (50), двенадцатому (51) и тринадцатому (52) элементам ПАМЯТЬ, а выходами - соответственно к пятому (13), шестому (14), седьмому (15) и восьмому (16) элементам ИЛИ.According to the invention, reed switches are used as current sensors (1, 2, 3, 4, 5, 6, 7, 8, 9, 10, 11, 12). In each block for determining a damaged line, the first (25), second (26), third (27) and fourth (28) memory elements are connected to the contacts of the reed switches installed near the conductors of the same phases, respectively, of the first, second, third and fourth lines, and the outputs - respectively, to the direct input of the second (29), third (30), fourth (31) and fifth (32) AND elements with an inverse input. The inputs of the first (33), second (34), third (35) and fourth (36) time relays are connected to the second (29), third (30), fourth (31) and fifth (32) AND elements with an inverse input , and the outputs of these relays are respectively to the fifth (37), sixth (38), seventh (39) and eighth (40) MEMORY elements, the outputs of which are connected to the input of the second (41), third (42), fourth (43) and the fifth (44) elements I. The ninth OR element (45) is connected to the third (42), fourth (43) and the fifth (44) elements I. The tenth OR element (46) is connected to the second (41), fourth (43) and the fifth (44) elements of I. Odi the eleventh OR element (47) is connected to the second (41), third (42) and fifth (44) elements I. The twelfth OR element (48) is connected to the second (41), third (42) and fourth (43) elements I. The tenth (49), eleventh (50), twelfth (51) and thirteenth (52) MEMORY elements are connected to the ninth (45), tenth (46), eleventh (47), and twelfth (48) OR elements, respectively. The first OR element (57) is connected to the second (26), third (27) and fourth (28) MEMORY elements. The second OR element (59) is connected to the first (25), third (27) and fourth (28) MEMORY elements. The third OR element (60) is connected to the first (25), second (26) and fourth (28) MEMORY elements. The fourth OR element (61) is connected to the first (25), second (26) and third (27) MEMORY elements. The outputs of the first (57), second (59), third (60) and fourth (61) OR elements are connected respectively to the inverse input of the second (29), third (30), fourth (31) and fifth (32) AND elements the entrance. The input of the ninth MEMORY element (62) is connected to the output of the first AND element (58), and the output is connected to the fifth time relay (63). The sixth (53), seventh (54), eighth (55) and ninth (56) AND elements with an inverse input with one direct input are connected to the fifth time relay (63), the other direct input respectively to the second (29), third (30 ), the fourth (31) and fifth (32) AND elements with an inverse input, and the inverse input to the tenth (49), eleventh (50), twelfth (51) and thirteenth (52) MEMORY elements, and outputs, respectively, to the fifth (13), sixth (14), seventh (15) and eighth (16) OR elements.

В заявляемом устройстве защиты четырех параллельных линий, в отличие от прототипа, в качестве датчиков тока используются не металлоемкие измерительные трансформаторы тока, а герконы.In the inventive device for protecting four parallel lines, unlike the prototype, not metal-intensive current measuring transformers, but reed switches are used as current sensors.

На фиг. 1 представлена структурная схема устройства.In FIG. 1 shows a block diagram of a device.

На фиг. 2 представлена структурная схема блока определения поврежденной линии.In FIG. 2 is a structural diagram of a damaged line determination unit.

Устройство для защиты четырех параллельных линий содержит герконы 1, 2, 3, установленные под токопроводами фаз А, В, С первой линии, герконы 4, 5, 6, установленные под токопроводами фаз А, В, С второй линии, герконы 7, 8, 9, установленные под токопроводами фаз А, В, С третьей линии, герконы 10, 11, 12, установленные под токопроводами фаз А, В, С четвертой линии. К контактам герконов 1, 4, 7, 10 подключен первый блок определения поврежденной линии 13 (ОПЛ1). К контактам герконов 2, 5, 8, 11 подключен второй блок определения поврежденной линии 14 (ОПЛ2). К контактам герконов 3, 6, 9, 12 подключен третий блок определения поврежденной линии 15 (ОПЛ3). Выходы первого 13 (ОПЛ1), второго 14 (ОПЛ2), третьего 15 (ОПЛ3) блоков определения поврежденной линии подключены к элементам ИЛИ 16 (ИЛИ1), ИЛИ 17 (ИЛИ2), 18 (ИЛИ3), 19 (ИЛИ4). К выходу элемента ИЛИ 16 (ИЛИ1) подключены инверсный вход элемента И 20 (И1) с одним инверсным входом, элементы ИЛИ-НЕ 21 (ИЛИ-НЕ 1), 22 (ИЛИ-НЕ2). К выходу элемента ИЛИ 17 (ИЛИ2) подключены прямой вход элемента И 20 (И1) с одним инверсным входом, элементы ИЛИ-НЕ 21 (ИЛИ-НЕ 1), 22 (ИЛИ-НЕ2). К выходу элемента ИЛИ 18 (ИЛИ3) подключены элемент 22 (ИЛИ-НЕ2), элемент И 23 (И2), другой вход которого подключен к выходу элемента ИЛИ-НЕ 21 (ИЛИ-НЕ 1). К выходу элемента ИЛИ 19 (ИЛИ4) подключен элемент И 24 (И3), другой вход которого подключен к выходу элемента ИЛИ-НЕ 22 (ИЛИ-НЕ2). Выходы элементов ИЛИ 16 (ИЛИ1), И 20 (И1), 23 (И2), 24 (И3) подключены к катушкам отключения выключателей соответственно первой, второй, третьей, четвертой линий. Блоки 13 (ОПЛ1), 14 (ОПЛ2) и 15 (ОПЛ3) определения поврежденной линии выполнены одинаково. Например, блок 13 (ОПЛ1) определения поврежденной линии содержит элементы ПАМЯТЬ 25 (П1), 26 (П2), 27 (П3) и 28 (П4), выходы которых являются входами блока 13 (ОПЛ1) определения поврежденной линии подключены к контактам герконов 1, 4, 7, 10. Элементы И 29 (И4), 30 (И5), 31 (И6), 32 (И7) с одним инверсным входом подключены прямым входом к элементам ПАМЯТЬ 25 (П1), 26 (П2), 27 (П3), 28 (П4), а выходом - к реле времени 33 (РВ1), 34 (РВ2), 35 (РВ3), 36 (РВ4). Элементы ПАМЯТЬ 37 (П5), 38 (П6), 39 (П7), 40 (П8) подключены соответственно к реле времени 33 (РВ1), 34 (РВ2), 35 (РВ3), 36 (РВ4), а выходами - к элементам И 41 (И8), 42 (И9), 43 (И10), 44 (И11). Элемент ИЛИ 45 (ИЛИ5) подключен к элементам И 42 (И9), 43 (И10), 44 (И11). Элемент ИЛИ 46 (ИЛИ6) подключен к элементам И 41 (И8), 43 (И10), 44 (И11). Элемент ИЛИ 47 (ИЛИ7) подключен к элементам И 41 (И8), 42 (И9), 44 (И11). Элемент ИЛИ 48 (ИЛИ8) подключен к элементам И 41 (И8), 42 (И9), 43 (И10). Выходы элементов ИЛИ 45 (ИЛИ5), 46 (ИЛИ6), 47 (ИЛИ7), 48 (ИЛИ8) подключены соответственно к элементам ПАМЯТЬ 49 (П9), 50 (П10), 51 (П11), 52 (П12), выходы которых подключены к инверсным входам элементов И 53 (И12), 54 (И13), 55 (И14), 56 (И15). Элемент ИЛИ 57 (ИЛИ9) подключен к элементам ПАМЯТЬ 26 (П2), 27 (П3), 28 (П4), а выходом - к инверсному входу элемента И 29 (И4) и входам элементов И 41 (И8), 58 (И 16). Элемент ИЛИ 59 (ИЛИ10) подключен к элементам ПАМЯТЬ 25 (П1), 27 (П3), 28 (П4), а выходом - к инверсному входу элемента И 30 (И5) и входам элементов И 42 (И9), 58 (И16). Элемент ИЛИ 60 (ИЛИ11) подключен к элементам ПАМЯТЬ 25 (П1), 26 (П2), 28 (П4), а выходом - к инверсному входу элемента И 31 (И6) и входам элементов И 43 (И10), 58 (И16). Элемент ИЛИ 61 (ИЛИ12) подключен к элементам ПАМЯТЬ 25 (П1), 26 (П2), 27 (П3), а выходом - к инверсному входу элемента И 32 (И7) и входам элементов И 44 (И11), 58 (И16). Элемент ПАМЯТЬ 62 (П13) подключен к элементу И 58 (И16), а выходом - к реле времени 63 (РВ5), выход которого подключен к прямому входу каждого из элементов И 53 (И12), 54 (И13), 55 (И14), 56 (И15) с инверсным входом, к другим прямым входам элементов И 53 (И12), 54 (И13), 55 (И14), 56 (И15) подключены выходы элементов И 29 (И4), 30 (И5), 31 (И6), 32 (И7). Выходы элементов И 53 (И12), 54 (И13), 55 (И14), 56 (И15), как и выходы элементов И 41 (И8), 42 (И9), 43 (И10), 44 (И11), являясь выходами блока 13 (ОПЛ1), подключены соответственно к элементам ИЛИ 16 (ИЛИ1), ИЛИ 17 (ИЛИ2), 18 (ИЛИ2), 19 (ИЛИ4).The device for protecting four parallel lines contains reed switches 1, 2, 3 installed under the conductors of phases A, B, C of the first line, reed switches 4, 5, 6 installed under the conductors of phases A, B, C of the second line, reed switches 7, 8, 9, installed under the conductors of phases A, B, C of the third line, reed switches 10, 11, 12, installed under the conductors of phases A, B, C of the fourth line. The contacts of the reed switches 1, 4, 7, 10 are connected to the first unit for determining the damaged line 13 (OPL1). The contacts of the reed switches 2, 5, 8, 11 are connected to the second block for determining the damaged line 14 (OPL2). The contacts of the reed switches 3, 6, 9, 12 are connected to the third block for determining the damaged line 15 (OPL3). The outputs of the first 13 (OPL1), second 14 (OPL2), third 15 (OPL3) of the damaged line definition blocks are connected to the elements OR 16 (OR1), OR 17 (OR2), 18 (OR3), 19 (OR4). The output of the element OR 16 (OR1) is connected to the inverse input of the element And 20 (AND1) with one inverse input, the elements OR-NOT 21 (OR-NOT 1), 22 (OR-NOT2). The output of the OR 17 (OR2) element is connected to the direct input of the AND 20 (AND1) element with one inverse input, the OR-NOT 21 (OR-NOT 1), 22 (OR-NOT2) elements. To the output of the element OR 18 (OR3) connected element 22 (OR-NOT2), element AND 23 (AND2), the other input of which is connected to the output of the element OR-NOT 21 (OR-NOT 1). The output of the element OR 19 (OR4) is connected to the element AND 24 (AND3), the other input of which is connected to the output of the element OR-NOT 22 (OR-NOT2). The outputs of the elements OR 16 (OR1), 20 (I1), 23 (I2), 24 (I3) are connected to the trip coils of the switches of the first, second, third, fourth lines, respectively. Blocks 13 (OPL1), 14 (OPL2) and 15 (OPL3) for determining the damaged line are the same. For example, block 13 (OPL1) for determining a damaged line contains MEMORY elements 25 (П1), 26 (П2), 27 (П3) and 28 (П4), the outputs of which are inputs of block 13 (ОПЛ1) for determining the damaged line are connected to the contacts of the reed switches 1 , 4, 7, 10. Elements I 29 (I4), 30 (I5), 31 (I6), 32 (I7) with one inverse input are connected by a direct input to the elements MEMORY 25 (П1), 26 (П2), 27 ( P3), 28 (P4), and the output to the time relay 33 (PB1), 34 (PB2), 35 (PB3), 36 (PB4). The MEMORY elements 37 (П5), 38 (П6), 39 (П7), 40 (П8) are connected respectively to the time relay 33 (РВ1), 34 (РВ2), 35 (РВ3), 36 (РВ4), and the outputs - to elements I 41 (I8), 42 (I9), 43 (I10), 44 (I11). The OR element 45 (OR5) is connected to the elements AND 42 (I9), 43 (I10), 44 (I11). The OR element 46 (OR6) is connected to the elements AND 41 (AND8), 43 (AND10), 44 (AND11). The element OR 47 (OR7) is connected to the elements AND 41 (I8), 42 (I9), 44 (I11). The OR 48 (OR8) element is connected to the AND 41 (I8), 42 (I9), 43 (AND10) elements. The outputs of the elements OR 45 (OR5), 46 (OR6), 47 (OR7), 48 (OR8) are connected respectively to the MEMORY elements 49 (P9), 50 (P10), 51 (P11), 52 (P12), the outputs of which are connected to the inverse inputs of the elements And 53 (I12), 54 (I13), 55 (I14), 56 (I15). The OR element 57 (OR9) is connected to the MEMORY elements 26 (P2), 27 (P3), 28 (P4), and the output to the inverse input of the And 29 (I4) element and the inputs of the And 41 (I8), 58 (And 16) elements ) The OR element 59 (OR10) is connected to the MEMORY elements 25 (P1), 27 (P3), 28 (P4), and the output to the inverse input of the And 30 (I5) element and the inputs of the And 42 (I9), 58 (I16) elements . The OR 60 (OR11) element is connected to the MEMORY elements 25 (P1), 26 (P2), 28 (P4), and the output is connected to the inverse input of the And 31 (I6) element and the inputs of the And 43 (I10), 58 (I16) elements . The OR 61 (OR12) element is connected to the MEMORY elements 25 (P1), 26 (P2), 27 (P3), and the output is connected to the inverse input of the And 32 (I7) element and the inputs of the And 44 (I11), 58 (I16) elements . The MEMORY element 62 (P13) is connected to the And 58 (I16) element, and the output to the time relay 63 (PB5), the output of which is connected to the direct input of each of the And 53 (I12), 54 (I13), 55 (I14) elements , 56 (I15) with an inverse input, to the other direct inputs of the elements And 53 (I12), 54 (I13), 55 (I14), 56 (I15) the outputs of the elements And 29 (I4), 30 (I5), 31 ( I6), 32 (I7). The outputs of the elements I 53 (I12), 54 (I13), 55 (I14), 56 (I15), as well as the outputs of the elements I 41 (I8), 42 (I9), 43 (I10), 44 (I11), being outputs block 13 (OPL1), respectively connected to the elements OR 16 (OR1), OR 17 (OR2), 18 (OR2), 19 (OR4).

Аналогично соответствующие элементы ПАМЯТЬ блока 14 (ОПЛ2) определения поврежденной линии подключены к герконам 2, 5, 8, 11, а элементы И - к элементам ИЛИ 16 (ИЛИ1), ИЛИ 17 (ИЛИ2), 18 (ИЛИ3), 19 (ИЛИ4), соответствующие элементы ПАМЯТЬ блока 15 (ОПЛ3) определения повреждения подключены к герконам 3, 6, 9, 12, а элементы И - к элементам ИЛИ 16 (ИЛИ1), ИЛИ 17 (ИЛИ2), 18 (ИЛИ3), 19 (ИЛИ4).Similarly, the corresponding MEMORY elements of block 14 (OPL2) for determining the damaged line are connected to the reed switches 2, 5, 8, 11, and the And elements - to the elements OR 16 (OR1), OR 17 (OR2), 18 (OR3), 19 (OR4) , the corresponding MEMORY elements of block 15 (OPL3) of the damage determination are connected to the reed switches 3, 6, 9, 12, and the AND elements are connected to the elements OR 16 (OR1), OR 17 (OR2), 18 (OR3), 19 (OR4).

В качестве герконов 1, 2, 3, 4, 5, 6, 7, 8, 9, 10, 11, 12 могут быть использованы герконы типа КЭМ-2. Первый 13 (ОПЛ1), второй 14 (ОПЛ2), третий 15 (ОПЛ3) блоки определения поврежденной линии, элементы ИЛИ 16 (ИЛИ1), 17 (ИЛИ2), 18 (ИЛИ3), 19 (ИЛИ4), 45 (ИЛИ5), 46 (ИЛИ6), 47 (ИЛИ7), 48 (ИЛИ8), 57 (ИЛИ9), 59 (ИЛИ10), 60 (ИЛИ11), 61 (ИЛИ12), элементы И 20 (И1), 23 (И2), 24 (И3), 29 (И4), 30 (И5), 31 (И6), 32 (И7), 41 (И8), 42 (И9), 43 (И10), 44 (И11), 53 (И12), 54 (И13), 55 (И14), 56 (И15), 58 (И16), элементы ИЛИ-НЕ 21 (ИЛИ-НЕ1), 22 (ИЛИ-НЕ2), элементы ПАМЯТЬ 25 (П1), 26 (П2), 27 (П3), 28 (П4), 37 (П5), 38 (П6), 39 (П7), 40 (П8), 49 (П9), 50 (П10), 51 (П11), 52 (П12), 62 (П13), реле времени 33 (РВ1), 34 (РВ2), 35 (РВ3), 36 (РВ4), 63 (РВ5) могут быть выполнены на микроконтроллере серии 51 производителя atmel AT89S53.As reed switches 1, 2, 3, 4, 5, 6, 7, 8, 9, 10, 11, 12, reed switches of the KEM-2 type can be used. The first 13 (OPL1), the second 14 (OPL2), the third 15 (OPL3) blocks for determining the damaged line, elements OR 16 (OR1), 17 (OR2), 18 (OR3), 19 (OR4), 45 (OR5), 46 (OR6), 47 (OR7), 48 (OR8), 57 (OR9), 59 (OR10), 60 (OR11), 61 (OR12), elements AND 20 (И1), 23 (И2), 24 (И3) , 29 (I4), 30 (I5), 31 (I6), 32 (I7), 41 (I8), 42 (I9), 43 (I10), 44 (I11), 53 (I12), 54 (I13) , 55 (И14), 56 (И15), 58 (И16), elements OR-NOT 21 (OR-NOT1), 22 (OR-NOT2), elements MEMORY 25 (П1), 26 (П2), 27 (П3) , 28 (P4), 37 (P5), 38 (P6), 39 (P7), 40 (P8), 49 (P9), 50 (P10), 51 (P11), 52 (P12), 62 (P13) The time relay 33 (PB1), 34 (PB2), 35 (PB3), 36 (PB4), 63 (PB5) can be performed on a series 51 microcontroller manufactured by atmel AT89S53.

Устройство работает следующим образом. В режиме нагрузки токи в фазах линий недостаточны для срабатывания герконов 1-12, поэтому на выходах блоков 22 (ОПЛ1), 23 (ОПЛ2), 24 (ОПЛ3) определения поврежденной линии и элементов ИЛИ 13 (ИЛИ1), И 20 (И1), 23 (И2), 24 (И3) сигналов нет. Защита не срабатывает. При однофазном КЗ на одной из линий, например на первой на фазе А, герконы 1, 4, 7, 10 срабатывают, а 2, 3, 5, 6, 8, 9, 11, 12 - нет, так как они отстроены от токов в неповрежденных фазах. Поэтому на входы блока 22 (ОПЛ1) сигналы поступают и он срабатывает, выдавая сигнал на вход элемента ИЛИ 13 (ИЛИ1), а на входы блоков 23 (ОПЛ2) и 24 (ОПЛ3) - нет, и они не срабатывают. Рассмотрим работу блока 22 (ОПЛ1). Геркон 1 срабатывает раньше герконов 4, 7, 10, так ток в фазе А первой линии больше токов в одноименных фазах остальных линий, и выдает сигнал. Элемент ПАМЯТЬ 25 (П1) запоминает сигнал, поступивший от геркона 1, например на 0,01 с (позволяет исключить ложное срабатывание защиты на отключение неповрежденной линии при отпадании контактов герконов), и выдает его на входы элементов ИЛИ 55 (ИЛИ10), 56 (ИЛИ11), 57 (ИЛИ12) и элемента И 29 (И4), на инверсный вход которого сигнал от элемента ИЛИ 53 (ИЛИ9) не поступает, так как герконы 4, 7 или 10 еще не сработали. Элемент И 29 (И4) запускает реле времени 33 (РВ1), а элементы ИЛИ 55 (ИЛИ10), 56 (ИЛИ11), 57 (ИЛИ 12) запускают элемент И 58 (И16) и блокируют работу элементов И 30 (И5), 31 (И6), 32 (И7), поэтому нет сигналов и на выходах реле времени 34 (РВ2), 35 (РВ3), 36 (РВ4), элементов ПАМЯТЬ 38 (П6), 39 (П7), 40 (П8), И 42 (И9), 43 (И10), 44 (И11), 54 (И13), 55 (И14), 56 (И15). Реле времени 33 (РВ1) срабатывает и выдает сигнал на вход элемента ПАМЯТЬ 37 (П5), так как время до замыкания контактов одного из герконов 4, 7 или 10 больше заданного значения t_эт1, отстроенного от t_нб (t_нб - время между срабатываниями герконов, возникающее из-за влияния погрешностей, вызванных неточностью установки, расчетов и т.д. при внешних трехфазных КЗ). Элемент ПАМЯТЬ 37 (П5) записывает его, сохраняет в течение времени действия защиты, например 0,1 с, и выдает его на один из входов элемента И 41 (И8). После срабатывания герконов 4, 7 или 10 элемент ИЛИ 57 (ИЛИ9) выдает сигнал на инверсный вход элемента И 29 (И4) и входы элементов И 41 (И8) и 58 (И16). Поэтому реле времени 33 (РВ1) возвращается в исходное состояние, а элементы И 41 (И8), 58 (И16) выдают сигналы. С выхода элемента И 41 (И8) сигнал поступает на входы элементов ИЛИ 46 (ИЛИ6), 47 (ИЛИ7), 48 (ИЛИ8), через которые он подается на входы элементов ПАМЯТЬ 50 (П10), 51 (П11), 52 (П12) (запоминают сигнал, например, на 0,3 с, что позволяет выдавать сигнал на инверсные входы элементов И 54 (И13), 55 (И14), 56 (И15), пока не сработает защита с противоположной стороны и отключится соответствующий выключатель и пока не сработает предлагаемая защита, что обеспечивает надежное срабатывание защиты при каскадном отключении повреждений), и на вход элемента ИЛИ 13 (ИЛИ1). Элементы ПАМЯТЬ 50 (П10), 51 (П11), 52 (П12) выдают сигнал на инверсный вход элементов И 54 (И13), 55 (И14), 56 (И15), блокируя их работу. Элемент ИЛИ 13 (ИЛИ1) выдает сигнал на отключение выключателя первой линии и блокирует работу элементов И 20 (И1), ИЛИ-НЕ 21 (ИЛИ-НЕ1), 22 (ИЛИ-НЕ2). При возникновении однофазного КЗ на фазе В срабатывает только блок 23 (ОПЛ2), а при КЗ на фазе С - блок 24 (ОПЛ3). При двухфазном или трех фазном КЗ, например на первой линии, срабатывают соответственно два из трех блоков 22 (ОПЛ1), 23 (ОПЛ2), 24 (ОПЛ3) (в зависимости от того между какими фазами КЗ) или все три блока 22 (ОПЛ1), 23 (ОПЛ2), 24 (ОПЛ3), запуская элемент ИЛИ 13 (ИЛИ1), который выдает сигнал на отключение выключателя первой линии и блокирует работу элементов И 20 (И1), ИЛИ-НЕ 21 (ИЛИ-НЕ1), 22 (ИЛИ-НЕ2). При однофазном КЗ в зоне каскадного действия, например на первой линии, срабатывают только герконы 1, 4, 7, 10, при этом элементы И 41 (И8), 42 (И9), 43 (И10), 44 (И11) сигналов не выдают, так как время между срабатываниями герконов не превышает заданной величины t_эт1, а элементы И 58 (И16) и ПАМЯТЬ 58 (П13) выдают, так как сработали герконы 1, 4, 7, 10, и запускают реле времени 59 (РВ5). После отключения выключателя первой линии с противоположной стороны геркон 1 продолжает срабатывать, а герконы 4, 7, 10 - нет, так как токи в фазах остальных линий уменьшаются. При этом элемент И 53 (И12) выдает сигнал, так как на его прямые входы поступили сигналы от элемента И 29 (И4) и реле времени 59 (РВ5) (истекло время выдержки t_эт2, например 0,3 с, отстраивается от времени, необходимого для срабатывания защиты с противоположной стороны и отключения соответствующего выключателя), а на инверсный вход от элемента ПАМЯТЬ 49 (П9) - нет. Срабатывает элемент ИЛИ 13 (ИЛИ1) и подает сигнал на отключение первой линии.The device operates as follows. In the load mode, the currents in the phases of the lines are insufficient for the operation of the reed switches 1-12, therefore, at the outputs of blocks 22 (OPL1), 23 (OPL2), 24 (OPL3) determine the damaged line and elements OR 13 (OR1), AND 20 (И1), 23 (I2), 24 (I3) no signals. Protection does not work. With a single-phase short circuit on one of the lines, for example, on the first in phase A, the reed switches 1, 4, 7, 10 are triggered, but 2, 3, 5, 6, 8, 9, 11, 12 are not, since they are disconnected from the currents in intact phases. Therefore, the signals are received at the inputs of block 22 (OPL1) and it is triggered, giving a signal to the input of the OR 13 (OR1) element, but not at the inputs of blocks 23 (OPL2) and 24 (OPL3), and they do not work. Consider the operation of block 22 (OPL1). Reed switch 1 is triggered earlier than reed switches 4, 7, 10, so the current in phase A of the first line is greater than the currents in the same phases of the remaining lines, and gives a signal. The MEMORY 25 element (P1) remembers the signal received from the reed switch 1, for example, for 0.01 s (eliminates the false protection operation by disconnecting the undamaged line when the reed contacts fall off), and gives it to the inputs of the OR 55 (OR10), 56 ( OR11), 57 (OR12) and the AND 29 (AND4) element, whose inverse input does not receive a signal from the OR 53 (OR9) element, since the reed switches 4, 7 or 10 have not yet triggered. The AND 29 (I4) element starts the time relay 33 (PB1), and the OR 55 (OR10), 56 (OR11), 57 (OR 12) elements start the And 58 (I16) element and block the operation of the And 30 (I5), 31 elements (И6), 32 (И7), therefore there are no signals at the outputs of the time relay 34 (РВ2), 35 (РВ3), 36 (РВ4), MEMORY elements 38 (П6), 39 (П7), 40 (П8), И 42 (I9), 43 (I10), 44 (I11), 54 (I13), 55 (I14), 56 (I15). Time relay 33 (PB1) is activated and gives a signal to the input of the MEMORY element 37 (P5), since the time until the contacts of one of the reed switches 4, 7 or 10 are _{closed is} greater than the set value t _et1 , _detached from t _nb (t _nb is the time between operations reed switches, arising due to the influence of errors caused by inaccuracies in installation, calculations, etc. with external three-phase faults). The MEMORY element 37 (A5) records it, saves it for the duration of the protection, for example 0.1 s, and issues it to one of the inputs of the And 41 (I8) element. After the reed switches 4, 7 or 10 are triggered, the OR 57 (OR9) element gives a signal to the inverse input of the And 29 (And4) element and the inputs of the And 41 (And8) and 58 (And16) elements. Therefore, the time relay 33 (PB1) returns to its original state, and the elements And 41 (I8), 58 (I16) give signals. From the output of the AND 41 (AND8) element, the signal goes to the inputs of the OR 46 (OR6), 47 (OR7), 48 (OR8) elements, through which it is fed to the inputs of the MEMORY 50 (П10), 51 (П11), 52 (П12 ) (remember the signal, for example, for 0.3 s, which allows you to issue a signal to the inverse inputs of the elements And 54 (I13), 55 (I14), 56 (I15), until the protection on the opposite side works and the corresponding switch is turned off and until the proposed protection will not work, which ensures reliable operation of the protection when the damage is cascaded), and to the input of the OR 13 element (OR1). The MEMORY elements 50 (P10), 51 (P11), 52 (P12) give a signal to the inverse input of the elements I 54 (I13), 55 (I14), 56 (I15), blocking their operation. The OR 13 (OR1) element gives a signal to turn off the first line circuit breaker and blocks the operation of the AND 20 (AND1), OR-NOT 21 (OR-NOT1), 22 (OR-NOT2) elements. When a single-phase short circuit occurs in phase B, only block 23 (OPL2) is triggered, and in case of short circuit in phase C, block 24 (OPL3) is triggered. When a two-phase or three-phase fault, for example on the first line, two of the three blocks 22 (OPL1), 23 (OPL2), 24 (OPL3) respectively (depending on which phases of the KZ) or all three blocks 22 (OPL1) are activated respectively , 23 (OPL2), 24 (OPL3), starting the OR 13 (OR1) element, which gives a signal to turn off the first line switch and blocks the operation of the And 20 (AND1), OR-NOT 21 (OR-NOT1), 22 (OR -NE2). With a single-phase short circuit in the cascade zone, for example, on the first line, only reed switches 1, 4, 7, 10 are triggered, while the elements I 41 (I8), 42 (I9), 43 (I10), 44 (I11) do not give signals , since the time between the operation of the reed switches does not exceed the specified value t _et1 , and the elements And 58 (I16) and MEMORY 58 (P13) issue, since the reed switches 1, 4, 7, 10 have worked, and the time relay 59 (PB5) is activated. After the first line switch is turned off, the reed switch 1 continues to operate on the opposite side, but the reed switches 4, 7, 10 do not, since the currents in the phases of the remaining lines decrease. At the same time, the I 53 (I12) element gives out a signal, since signals from the I 29 (I4) element and the time relay 59 (PB5) arrived at its direct inputs (the exposure time t _et2 , for example, 0.3 s, is set off from the time, necessary for the protection to operate on the opposite side and to turn off the corresponding switch), but to the inverse input from the MEMORY 49 (P9) element, no. The element OR 13 (OR1) is activated and gives a signal to turn off the first line.

При отключенном состоянии одной из линий, например первой, герконы 1, 2, 3 не срабатывают во всех режимах. Поэтому элементы ПАМЯТЬ 25 (П1), 37 (П5), И 29 (И4), 41 (И8), 53 (И12), реле времени 33 (РВ1) и элемент ИЛИ 13 (ИЛИ1) сигналов не выдают. В режиме нагрузки герконы 4-12 не срабатывают. Защита не приходит в действие. При однофазном КЗ, например на второй линии на фазе А, герконы 4, 7, 10 срабатывают, а 5, 6, 8, 9, 11, 12 - нет, причем геркон 4 срабатывает раньше герконов 7, 10, так ток в фазе А второй линии больше токов в одноименных фазах остальных линий, и выдает сигнал. Элемент ПАМЯТЬ 26 (Ш) запоминает сигнал, поступивший от геркона 4 и выдает его на входы элементов ИЛИ 57 (ИЛИ9), 60 (ИЛИ11), 61 (ИЛИ12) и элемента И 30 (И5), на инверсный вход которого сигнал от элемента ИЛИ 59 (ИЛИ10) не поступает, так как герконы 7 или 10 еще не сработали. Элемент И 30 (И5) запускает реле времени 34 (РВ2), а элементы ИЛИ 57 (ИЛИ9), 60 (ИЛИ11), 61 (ИЛИ12) блокируют работу элементов И 29 (И4), 31 (И6), 32 (И7) и запускают элемент И 58 (И16). Реле времени 34 (РВ2) срабатывает и выдает сигнал на вход элемента ПАМЯТЬ 38 (П6), так как время до замыкания контактов одного из герконов 7 или 10 больше заданного значения t_эт1. Элемент ПАМЯТЬ 38 (П6) записывает его и выдает на один из входов элемента И 42 (И9). После срабатывания герконов 7 или 10 элемент ИЛИ 59 (ИЛИ10) выдает сигнал на инверсный вход элемента И 30 (И5) и входы элементов И 42 (И9), 58 (И16). Поэтому реле времени 34 (РВ2) возвращается в исходное состояние, а элементы И 42 (И9), 58 (И 16) выдают сигналы. С выхода элемента И 42 (И9) сигнал поступает на входы элементов ИЛИ 45 (ИЛИ5), 47 (ИЛИ7), 48 (ИЛИ8), через которые он подается на входы элементов ПАМЯТЬ 49 (П9), 51 (ПИ), 52 (П12), и на вход элемента ИЛИ 14 (ИЛИ2). Элементы ПАМЯТЬ 49 (П9), 51 (П11), 52 (П12) выдают сигнал на инверсные входы элементов И 53 (И12), 55 (И14), 56 (И15), блокируя их. Элемент ИЛИ 14 (ИЛИ2) выдает сигнал на прямой вход элемента И 20 (И1) и элементов ИЛИ-НЕ 21 (ИЛИ-НЕ 1), 22 (ИЛИ-НЕ2). При этом элемент И 20 (И1) выдает сигнал на отключение выключателя второй линии, так как на его инверсный вход сигнал от элемента ИЛИ 13 (ИЛИ1) не поступает. При двухфазном или трехфазном КЗ на второй линии срабатывают соответственно два из трех блоков 22 (ОПЛ1), 23 (ОПЛ2), 24 (ОПЛ3) (в зависимости от того между какими фазами КЗ) или все три блока 22 (ОПЛ1), 23 (ОПЛ2), 24 (ОПЛ3), запуская через элемент ИЛИ 14 (ИЛИ2) элемент И 20 (И1), который выдает сигнал на отключение выключателя второй линии. При однофазном КЗ в зоне каскадного действия, например на второй линии на фазе А, срабатывают только герконы 4, 7, 10, при этом элементы И 42 (И9), 43 (И10), 44 (И11) сигналов не выдают, так как время между срабатываниями герконов не превышает заданной величины t_эт1, а элементы И 58 (И16) и ПАМЯТЬ 58 (П13) выдают, так как сработали герконы 4, 7, 10, и запускают реле времени 59 (РВ5). После отключения выключателя второй линии с противоположной стороны геркон 4 продолжает срабатывать, а герконы 7, 10 - нет, так как токи в фазах остальных линий уменьшаются. При этом элемент И 54 (И13) выдает сигнал, так как на его прямые входы поступили сигналы от элемента И 30 (И5) и реле времени 59 (РВ5) (истекло время выдержки t_эт2), а на инверсный вход от элемента ПАМЯТЬ 50 (П10) - нет. Срабатывает элемент ИЛИ 14 (ИЛИ2) и подает сигнал на прямой вход элемента И 20 (И1), на инверсный вход которого сигнал от элемента ИЛИ 13 (ИЛИ1) не поступает. Поэтому элемент И 20 (И1) выдает сигнал на отключение второй линии.When one of the lines is disconnected, for example, the first, reed switches 1, 2, 3 do not work in all modes. Therefore, the elements MEMORY 25 (П1), 37 (П5), И 29 (И4), 41 (И8), 53 (И12), time relay 33 (РВ1) and the element OR 13 (OR1) do not give signals. In load mode, reed switches 4-12 do not work. Protection does not come into effect. With a single-phase short circuit, for example on the second line in phase A, the reed switches 4, 7, 10 are triggered, but 5, 6, 8, 9, 11, 12 do not, and reed switch 4 is triggered before the reed switches 7, 10, so the current is in phase A the second line has more currents in the same phases of the remaining lines, and gives a signal. The MEMORY element 26 (W) remembers the signal received from the reed switch 4 and gives it to the inputs of the elements OR 57 (OR9), 60 (OR11), 61 (OR12) and the element And 30 (AND5), to the inverse input of which the signal from the OR element 59 (OR10) is not received, as reed switches 7 or 10 have not yet worked. The And 30 (I5) element starts the time relay 34 (PB2), and the OR 57 (OR9), 60 (OR11), 61 (OR12) elements block the operation of the And 29 (I4), 31 (I6), 32 (I7) and trigger the element And 58 (And16). The time relay 34 (PB2) is activated and gives a signal to the input of the element MEMORY 38 (P6), since the time until the contacts of one of the reed switches 7 or 10 are _{closed is} greater than the set value t _et1 . The element MEMORY 38 (P6) writes it and gives it to one of the inputs of the element And 42 (And9). After the operation of the reed switches 7 or 10, the OR 59 (OR 10) element gives a signal to the inverse input of the And 30 (I5) element and the inputs of the And 42 (And 9), 58 (And 16) elements. Therefore, the time relay 34 (RV2) returns to its original state, and the elements And 42 (And 9), 58 (And 16) give signals. From the output of the AND 42 (AND9) element, the signal goes to the inputs of the OR 45 (OR5), 47 (OR7), 48 (OR8) elements, through which it is fed to the inputs of the MEMORY 49 (P9), 51 (PI), 52 (P12 ), and to the input of the element OR 14 (OR2). The MEMORY elements 49 (P9), 51 (P11), 52 (P12) give a signal to the inverse inputs of the elements I 53 (I12), 55 (I14), 56 (I15), blocking them. The OR element 14 (OR2) gives a signal to the direct input of the AND element 20 (AND1) and the elements OR-NOT 21 (OR-NOT 1), 22 (OR-NOT2). In this case, the And 20 (I1) element gives a signal to turn off the second line circuit breaker, since the signal from the OR 13 (OR1) element does not arrive at its inverse input. When a two-phase or three-phase fault on the second line, respectively, two of the three blocks 22 (OPL1), 23 (OPL2), 24 (OPL3) are triggered (depending on which phases of the KZ) or all three blocks 22 (OPL1), 23 (OPL2 ), 24 (OPL3), starting through the element OR 14 (OR2) element AND 20 (AND1), which gives a signal to turn off the switch of the second line. With a single-phase short circuit in the cascade zone, for example, on the second line in phase A, only reed switches 4, 7, 10 are triggered, while the elements I 42 (I9), 43 (I10), 44 (I11) do not give signals, since the time between the operation of the reed switches does not exceed the specified value t _et1 , and the elements And 58 (I16) and MEMORY 58 (P13) issue, since the reed switches 4, 7, 10 have worked, and the time relay 59 (PB5) is activated. After the second line switch is turned off, the reed switch 4 continues to operate on the opposite side, but the reed switch 7, 10 does not, since the currents in the phases of the remaining lines decrease. In this case, the I 54 (I13) element gives a signal, since signals from the I 30 (I5) element and the time relay 59 (PB5) (the exposure time t _et2 ) has expired to its direct inputs, and the inverse input from the MEMORY element 50 ( A10) - no. The OR 14 (OR2) element is triggered and sends a signal to the direct input of the And 20 (AND1) element, to the inverse input of which the signal from the OR 13 (OR1) element does not arrive. Therefore, the element And 20 (And) gives a signal to turn off the second line.

При отключенном состоянии двух линий, например первой и второй, герконы 1-6 не срабатывают во всех режимах. Поэтому элементы И 29 (И4), 30 (И5), 41 (И8), 42 (И9), 53 (И12), 54 (И13), ПАМЯТЬ 25 (П1), 26 (П2), 37 (П5), 38 (П6), реле времени 33 (РВ1), 34 (РВ2) и элементы ИЛИ 13 (ИЛИ1), 14 (ИЛИ2) сигналов не выдают, а элемент ИЛИ-НЕ 21 (ИЛИ-НЕ 1) - выдает. В режиме нагрузки герконы 7-12 не срабатывают. Защита не приходит в действие. При однофазном КЗ, например на третьей линии на фазе А, герконы 7, 10 срабатывают, а 8, 9, 11, 12 - нет, причем геркон 7 срабатывает раньше геркона 10, так ток в фазе А третьей линии больше тока в одноименной фазе четвертой линии, и выдает сигнал. Элемент ПАМЯТЬ 27 (П3) запоминает сигнал, поступивший от геркона 7, и выдает его на вход элементов ИЛИ 57 (ИЛИ9), 59 (ИЛИ10), 61 (ИЛИ12) и элемента И 31 (И6), на инверсный вход которого сигнал от элемента ИЛИ 60 (ИЛИ11) не поступает, так как геркон 10 еще не сработал. Элемент И 31 (И6) запускает реле времени 35 (РВ3), а элемент ИЛИ 61 (ИЛИ12) блокирует работу элемента И 32 (И7). Реле времени 35 (РВ3) срабатывает и выдает сигнал на вход элемента ПАМЯТЬ 39 (П7), так как время до замыкания контактов геркона 10 больше заданного значения t_эт1. Элемент ПАМЯТЬ 39 (П7) записывает его и выдает на один из входов элемента И 43 (И10). После срабатывания геркона 10 элемент ИЛИ 60 (ИЛИ11) выдает сигнал на инверсный вход элемента И 31 (И6) и входы элементов И 43 (И10), 58 (И16). Поэтому реле времени 35 (РВ3) возвращается в исходное состояние, а элементы И 43 (И10), 58 (И16) выдают сигналы. Причем с выхода элемента И 43 (И10) сигнал поступает на входы элементов ИЛИ 45 (ИЛИ5), 46 (ИЛИ6), 48 (ИЛИ8), через которые он подается на входы элементов ПАМЯТЬ 49 (П9), 50 (П10), 52 (П12), и на вход элемента ИЛИ 15 (ИЛИ3). При этом элементы ПАМЯТЬ 49 (П9), 50 (П10), 52 (П12) выдают сигналы на инверсные входы элементов И 53 (И12), 54 (И13), 56 (И15), блокируя их работу, а элемент ИЛИ 15 (ИЛИ3) выдает сигнал на один из входов элемента И 23 (И2) и элемента ИЛИ-НЕ 22 (ИЛИ-НЕ2), причем на другой вход элемента И 23 (И2) подается сигнал от элемента ИЛИ-НЕ 21 (ИЛИ-НЕ 1), поэтому он выдает сигнал на отключение выключателя третьей линии. При двухфазном или трехфазном КЗ, например на второй линии, срабатывают соответственно два из трех блоков 22 (ОПЛ1), 23 (ОПЛ2), 24 (ОПЛ3) (в зависимости от того между какими фазами КЗ) или все три блока 22 (ОПЛ1), 23 (ОПЛ2), 24 (ОПЛ3), запуская через элемент ИЛИ 15 (ИЛИ3) элемент И 23 (И2), на другой вход которого поступает сигнал от элемента ИЛИ-НЕ 21 (ИЛИ-НЕ 1). В результате элемент И 23 (И2) выдает сигнал на отключение выключателя третьей линии. При однофазном КЗ в зоне каскадного действия, например на третьей линии на фазе А, срабатывают только герконы 7, 10, при этом элементы И 43 (И10), 44 (И11) сигналов не выдают, так как время между срабатываниями герконов не превышает заданной величины t_эт1, а элементы И 58 (И16) и ПАМЯТЬ 58 (П13) выдают, так как сработали герконы 7, 10, и запускают реле времени 59 (РВ5). После отключения выключателя третьей линии с противоположной стороны геркон 7 продолжает срабатывать, а геркон 10 - нет, так как ток в фазе А четвертой линий уменьшается. При этом элемент И 55 (И14) выдает сигнал, так как на его прямые входы поступили сигналы от элемента И 31 (И6) и реле времени 59 (РВ5) (истекло время выдержки t_эт2), а на инверсный вход от элемента ПАМЯТЬ 51 (П11) - нет. Срабатывает элемент ИЛИ 15 (ИЛИ3) и подает сигнал на вход элемента И 23 (И2), на другой вход которого поступает сигнал от элемента ИЛИ-НЕ 21 (ИЛИ-НЕ1). Поэтому элемент И 23 (И2) выдает сигнал на отключение третьей линии.When two lines are disconnected, for example, the first and second, reed switches 1-6 do not work in all modes. Therefore, the elements I 29 (I4), 30 (I5), 41 (I8), 42 (I9), 53 (I12), 54 (I13), MEMORY 25 (P1), 26 (P2), 37 (P5), 38 (П6), time relay 33 (РВ1), 34 (РВ2) and the elements OR 13 (OR1), 14 (OR2) do not give signals, and the element OR-NOT 21 (OR-NOT 1) - gives out. In load mode, reed switches 7-12 do not work. Protection does not come into effect. With a single-phase short circuit, for example on the third line in phase A, the reed switches 7, 10 are triggered, but the reed switches 7, 9, 11, 12 do not, and the reed switch 7 is triggered before the reed switch 10, so the current in phase A of the third line is greater than the current in the same phase of the fourth line, and gives a signal. The MEMORY element 27 (P3) remembers the signal received from the reed switch 7 and provides it to the input of the elements OR 57 (OR9), 59 (OR10), 61 (OR12) and the element And 31 (I6), to the inverse input of which the signal from the element OR 60 (OR11) is not received, since the reed switch 10 has not yet worked. Element And 31 (I6) starts the time relay 35 (PB3), and the element OR 61 (OR12) blocks the operation of the element And 32 (I7). The time relay 35 (PB3) is activated and gives a signal to the input of the element MEMORY 39 (P7), since the time until the contacts of the reed switch 10 are closed is greater than the set value t _et1 . The element MEMORY 39 (P7) writes it and gives it to one of the inputs of the element And 43 (I10). After the reed switch 10 is activated, the OR 60 (OR11) element gives a signal to the inverse input of the And 31 (And6) element and the inputs of the And 43 (And10), 58 (And16) elements. Therefore, the time relay 35 (PB3) returns to its original state, and the elements And 43 (I10), 58 (I16) give signals. Moreover, from the output of the AND 43 (AND10) element, the signal goes to the inputs of the OR 45 (OR5), 46 (OR6), 48 (OR8) elements, through which it is fed to the inputs of the MEMORY 49 (P9), 50 (P10), 52 ( A12), and to the input of the OR element 15 (OR3). In this case, the MEMORY elements 49 (P9), 50 (P10), 52 (P12) give signals to the inverse inputs of the elements And 53 (I12), 54 (I13), 56 (I15), blocking their operation, and the element OR 15 (OR3 ) gives a signal to one of the inputs of the AND 23 (AND2) element and the OR-NOT 22 (OR-NOT2) element, and the signal from the OR-NOT 21 (OR-NOT 1) element is supplied to the other input of the AND 23 (AND2) element, therefore, it gives a signal to trip the third line circuit breaker. With a two-phase or three-phase short circuit, for example on the second line, two of the three blocks 22 (OPL1), 23 (OPL2), 24 (OPL3), respectively, depending on which phases of the KZ) or all three blocks 22 (OPL1) are activated, respectively 23 (OPL2), 24 (OPL3), running through the element OR 15 (OR3) element AND 23 (AND2), to the other input of which the signal from the element OR-NOT 21 (OR-NOT 1). As a result, the element And 23 (And 2) gives a signal to turn off the switch of the third line. With a single-phase fault in the cascade zone, for example, on the third line in phase A, only reed switches 7, 10 are triggered, while the elements I 43 (I10), 44 (I11) do not give out signals, since the time between the operation of the reed switches does not exceed a specified value t _et1 , and the elements And 58 (I16) and MEMORY 58 (P13) issue, since the reed switches 7, 10 have worked, and the time relay 59 (PB5) is activated. After the third-line switch is turned off on the opposite side, the reed switch 7 continues to operate, and the reed switch 10 does not, since the current in phase A of the fourth line decreases. In this case, the And 55 (I14) element gives a signal, since its direct inputs received signals from the And 31 (I6) element and the time relay 59 (PB5) (the exposure time t _{et2 expired} ), and to the inverse input from the MEMORY 51 element ( A11) - no. The element OR 15 (OR3) is triggered and supplies a signal to the input of the element AND 23 (AND2), the other input of which receives a signal from the element OR-NOT 21 (OR-NOT1). Therefore, the element And 23 (And) gives a signal to turn off the third line.

При двойных замыканиях на землю, например на первой линии на фазе А и на второй на фазе С, герконы 1 и 6 срабатывают раньше герконов 4, 7, 10 и 3, 9, 12 соответственно, так как токи в указанных фазах линий больше, чем в одноименных. Поэтому блок 22 (ОПЛ1) выдает сигнал на вход элемента ИЛИ 13 (ИЛИ1), а блок 24 (ОПЛ3) - на вход элемента ИЛИ 14 (ИЛИ2). При этом элемент ИЛИ 13 (ИЛИ1) выдает сигнал на отключение выключателя первой линии и на инверсный вход элемента И 20 (И1), блокируя работу защиты на отключение выключателя второй линии.With double earth faults, for example, on the first line in phase A and on the second in phase C, reed switches 1 and 6 are triggered earlier than reed switches 4, 7, 10 and 3, 9, 12, respectively, since the currents in the indicated phases of the lines are greater than in the same name. Therefore, block 22 (OPL1) gives a signal to the input of the OR 13 (OR1) element, and block 24 (OPL3) - to the input of the OR 14 (OR2) element. In this case, the OR 13 (OR1) element gives a signal to turn off the first line circuit breaker and to the inverse input of the And 20 (I1) element, blocking the protection operation to turn off the second line circuit breaker.

При повреждениях на четвертой линии и на других фазах первой, второй и третьей линий предложенное устройство работает аналогично.In case of damage on the fourth line and on other phases of the first, second and third lines, the proposed device works similarly.

Claims

A device for protecting four parallel lines, containing a current sensor for each phase of the lines, and for the four phases of the same name A, B and C, respectively, the first (13), second (14) and third (15) damaged line detection blocks, made equally, each the damaged line determination unit contains the first (57), second (59), third (60) and fourth (61) OR elements, the outputs of which are connected to the first AND element (58), the second (41), the third (42), and the fourth ( 43) and fifth (44) AND elements connected respectively to the first (57), second (59), third (60) and fourth (61) electronic cops, OR; the fifth (16), sixth (17), seventh (18) and eighth (18) OR elements common to the three phases of the first, second, third and fourth lines are connected respectively to the second (41), third (42), fourth ( 43) and the fifth (44) AND elements of each block for determining a damaged line, and the inverse input of the first AND element (20) with an inverse input, the first (21) and second (22) OR-NOT elements are connected to the output of the fifth OR element (16) , the direct input of the first AND element (20) with an inverse input, the first (21) and second (22) OR-NOT elements to the output are connected to the output of the sixth OR element (17) the seventh OR element (18) the second OR-NOT element (22) and the sixth AND element (23) are connected, the other input of which is connected to the output of the first OR-NOT element (21), the seventh element input is connected to the output of the eighth OR element (19) AND (24), the other input of which is connected to the second OR-NOT element (21), the outputs of the fifth OR element (16), the first AND element (20) with an inverse input, the sixth (23) and the seventh (24) AND elements are connected respectively to the trip coils of the switches of the first, second, third and fourth lines, characterized in that as current sensors and reed switches (1, 2, 3, 4, 5, 6, 7, 8, 9, 10, 11, 12) were used, in each block for determining the damaged line the first (25), second (26), third (27) and fourth (28) MEMORY elements are connected by inputs to the contacts of reed switches installed near the conductors of the same phases, respectively, of the first, second, third and fourth lines, and by outputs, respectively, to the direct input of the second (29), third (30), fourth (31) and fifth ( 32) AND elements with an inverse input, while the inputs of the first (33), second (34), third (35) and fourth (36) time relays are connected to the second (29), third (30), the fourth (31) and fifth (32) AND elements with an inverse input, and the outputs of these relays are respectively to the fifth (37), sixth (38), seventh (39) and eighth (40) MEMORY elements, the outputs of which are connected to the input of the second (41), third (42), fourth (43) and fifth (44) AND elements, the ninth OR element (45) is connected to the third (42), fourth (43) and fifth (44) AND elements, the tenth OR element ( 46) is connected to the second (41), fourth (43) and fifth (44) AND elements, the eleventh OR element (47) is connected to the second (41), third (42) and fifth (44) AND elements, the twelfth OR element ( 48) connect is associated with the second (41), third (42) and fourth (43) AND elements, with the tenth (49), eleventh (50), twelfth (51) and thirteenth (52) MEMORY elements connected to the ninth (45), tenth (46), eleventh (47) and twelfth (48) OR elements, and the first OR element (57) is connected to the second (26), third (27) and fourth (28) MEMORY elements, the second OR element (59) is connected to the first (25), third (27) and fourth (28) MEMORY elements, the third OR element (60) is connected to the first (25), second (26) and fourth (28) MEMORY elements, the fourth OR element (61) It is connected to the first (25), second (26) and third (27) elements of MEMORY, the outputs of the first (57), second (59), third (60) and fourth (61) elements OR are connected respectively to the inverse input of the second (29) , the third (30), fourth (31) and fifth (32) AND elements with an inverse input, the input of the ninth MEMORY element (62) is connected to the output of the first And element (58), and the output to the fifth time relay (63); the sixth (53), seventh (54), eighth (55) and ninth (56) AND elements with an inverse input with one direct input are connected to the fifth time relay (63), the other direct input respectively to the second (29), third (30 ), the fourth (31) and fifth (32) AND elements with an inverse input, and the inverse input to the tenth (49), eleventh (50), twelfth (51) and thirteenth (52) MEMORY elements, and outputs, respectively, to the fifth (13), sixth (14), seventh (15) and eighth (16) OR elements.