RU2614156C2 - Printed circuit boards with reserve circuits arrangement method - Google Patents

Printed circuit boards with reserve circuits arrangement method Download PDF

Info

Publication number
RU2614156C2
RU2614156C2 RU2015137532A RU2015137532A RU2614156C2 RU 2614156 C2 RU2614156 C2 RU 2614156C2 RU 2015137532 A RU2015137532 A RU 2015137532A RU 2015137532 A RU2015137532 A RU 2015137532A RU 2614156 C2 RU2614156 C2 RU 2614156C2
Authority
RU
Russia
Prior art keywords
redundant
backup
boards
circuit boards
circuit
Prior art date
Application number
RU2015137532A
Other languages
Russian (ru)
Other versions
RU2015137532A (en
Inventor
Тальгат Рашитович Газизов
Павел Евгеньевич Орлов
Виталий Расимович Шарафутдинов
Ольга Михайловна Кузнецова-Таджибаева
Александр Михайлович Заболоцкий
Сергей Петрович Куксенко
Евгений Николаевич Буичкин
Original Assignee
Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Томский государственный университет систем управления и радиоэлектроники" (ТУСУР)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Томский государственный университет систем управления и радиоэлектроники" (ТУСУР) filed Critical Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Томский государственный университет систем управления и радиоэлектроники" (ТУСУР)
Priority to RU2015137532A priority Critical patent/RU2614156C2/en
Publication of RU2015137532A publication Critical patent/RU2015137532A/en
Application granted granted Critical
Publication of RU2614156C2 publication Critical patent/RU2614156C2/en

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B15/00Suppression or limitation of noise or interference

Landscapes

  • Combinations Of Printed Boards (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

FIELD: printing industry.
SUBSTANCE: in the printed circuit boards arrangement method, comprising a mutual arrangement of redundant and backup boards, redundant and backup boards arrangement and trace, the reference conductor is in the form of separate layers on the redundant and backup boards; the redundant and backup boards are glued with a dielectric layer having a relative dielectric capacity higher than that of the dielectric substrates of the redundant and backup boards; corresponding to each other routes of the redundant and backup circuits are arranged parallel to and under each other in the gluing dielectric layer; redundant and backup radio-electronic components are placed on the opposite glued sides of the redundant and backup printed circuit boards. In case of failure of a redundant circuit, the same technical result will be achieved in the backup circuit.
EFFECT: reduction of redundant circuit sensitivity to external conductive emissions and reduction of the conducted emissions level from the redundant circuit.
5 dwg

Description

Изобретение относится к конструированию печатных плат, конкретно к способам их компоновки.The invention relates to the design of printed circuit boards, specifically to methods for their layout.

Наиболее близким по техническому решению является выбранный за прототип способ компоновки с резервированием, когда резервируемая схема размещается на одной печатной плате (резервируемой), а резервирующая - на другой (резервной), причем платы располагаются произвольно относительно друг друга [Комнатное М.Е., Газизов Т.Р., Дементьев А.С. Эффективность экранирования унифицированных электронных модулей. Известия вузов. Физика - 2012, - Том 55. №7/2. С. 89-92].The closest to the technical solution is the redundant layout method selected for the prototype, when the redundant circuit is placed on one printed circuit board (redundant), and the redundant circuit is placed on the other (redundant) circuit, and the circuit boards are arranged arbitrarily relative to each other [Room M.E., Gazizov T.R., Dementiev A.S. Shielding efficiency of unified electronic modules. University News. Physics - 2012, - Volume 55. No. 7/2. S. 89-92].

Недостатком этого способа является отсутствие полезных взаимных влияний, в частности за счет электромагнитных связей между резервируемым и резервным проводниками резервируемой и резервной цепей во время работы одной их них.The disadvantage of this method is the lack of useful mutual influences, in particular due to electromagnetic links between the redundant and backup conductors of the redundant and backup circuits during operation of one of them.

Предлагается способ компоновки печатных плат, включающий взаимное расположение резервируемой и резервной плат, компоновку и трассировку резервируемой и резервной плат. Способ отличается тем, что опорный проводник выполнен в виде отдельных слоев на резервируемой и резервной платах, резервируемая и резервная платы склеиваются слоем диэлектрика с относительной диэлектрической проницаемостью большей, чем у диэлектрических подложек резервируемой и резервной плат, соответствующие друг другу трассы резервируемой и резервной цепей расположены параллельно и друг под другом в склеивающем слое диэлектрика, резервируемые и резервные радиоэлектронные компоненты размещаются на противоположных склеиваемым сторонах резервируемой и резервной печатных плат.A method of arranging printed circuit boards is proposed, including the relative positions of the redundant and redundant boards, the layout and tracing of the redundant and redundant boards. The method is characterized in that the reference conductor is made in the form of separate layers on the redundant and redundant boards, the redundant and redundant boards are glued together with a dielectric layer with a relative permittivity greater than that of the dielectric substrates of the redundant and redundant boards, the paths of the redundant and redundant circuits corresponding to each other are parallel and one under the other in the bonding dielectric layer, the redundant and redundant electronic components are placed on the opposite sides of the bonded Defense of redundant and redundant printed circuit boards.

Техническим результатом является уменьшение восприимчивости резервируемой цепи к внешним кондуктивным эмиссиям и уменьшение уровня кондуктивных эмиссий от резервируемой цепи. В случае выхода из строя резервируемой цепи в резервной цепи будет достигаться аналогичный технический результат.The technical result is a decrease in the susceptibility of the reserved circuit to external conducted emissions and a decrease in the level of conducted emissions from the reserved circuit. In case of failure of the redundant circuit in the backup circuit, a similar technical result will be achieved.

Технический результат достигается за счет того, что помеховый импульс, длительность которого меньше разности задержек четной и нечетной мод в структуре связанной линии, образованной парой проводников резервируемой и резервной цепей и опорными проводниками, выполненными в виде плоскости, подвергается разложению на импульсы меньшей амплитуды, а помеха на заданной частоте может значительно ослабляться за счет резонансов.The technical result is achieved due to the fact that the interference pulse, the duration of which is less than the delay difference between the even and odd modes in the structure of the connected line formed by a pair of conductors of the reserved and backup circuits and reference conductors made in the form of a plane, is decomposed into pulses of smaller amplitude, and the interference at a given frequency can be significantly attenuated due to resonances.

Достижимость технического результата продемонстрирована на примере распространения импульсной помехи с ЭДС 2 B и длительностями фронтов и плоской вершины по 100 пс в структуре связанных линий длиной 1 м (фиг. 1). Геометрические параметры проводников структуры: w=300 мкм, t=65 мкм. Толщина слоя диэлектрика h=510 мкм, толщина подложки h1=200 мкм, относительная диэлектрическая проницаемость слоя диэлектрика εr2=29, относительная диэлектрическая проницаемость подложки плат εr1=5. Разность значений относительного диэлектрического заполнения подложек плат и слоя диэлектрика влияет на разность погонных задержек нечетной и четной мод структуры (Δτ), которая для данной структуры составляет 6,5 нс/м (фиг. 2). Номинал всех резисторов выбран равным среднему геометрическому волновых сопротивлений четной и нечетной мод связанной линии.Achievability of the technical result is demonstrated by the example of the propagation of impulse noise with 2 B EMF and front and flat peak durations of 100 ps in the structure of connected lines 1 m long (Fig. 1). Geometric parameters of the structure conductors: w = 300 μm, t = 65 μm. The thickness of the dielectric layer h = 510 μm, the thickness of the substrate h 1 = 200 μm, the relative dielectric constant of the dielectric layer ε r2 = 29, the relative dielectric constant of the substrate of the boards ε r1 = 5. The difference in the relative dielectric filling of the substrate of the boards and the dielectric layer affects the difference in the running delays of the odd and even modes of the structure (Δτ), which for this structure is 6.5 ns / m (Fig. 2). The nominal value of all resistors is chosen equal to the geometric mean of the wave resistances of the even and odd modes of the coupled line.

Импульсная помеха подавалась между резервируемой трассой (активный проводник) и опорным проводником, функцию резервной трассы выполняет пассивный проводник. Результаты квазистатического моделирования временного отклика на ближнем и дальнем концах резервируемой трассы (точки V2 и V4 на фиг. 1б) показывают два импульса разложения с амплитудами 0,4 B (фиг. 3), что в 2,5 раза меньше уровня импульсной помехи (1 B) в начале линии. Разложение импульсной помехи на два импульса меньшей амплитуды (и, как следствие, уменьшение восприимчивости резервируемой цепи к внешним кондуктивным эмиссиям) обусловлено разностью задержек четной и нечетной мод в структуры, образованной данным способом компоновки печатных плат. В случае подачи импульсной помехи между пассивным и опорным проводниками на дальнем конце активного проводника будет наблюдаться аналогичный временной отклик. Сравнение частотных откликов (фиг. 4) одиночной и связанной линий показывает наличие резонансных частот (спектральных составляющих с нулевой амплитудой), что позволяет значительное ослабление спектральных составляющих вблизи этих частот.The impulse noise was supplied between the redundant path (active conductor) and the reference conductor, the passive conductor performs the function of the backup path. The results of quasistatic simulation of the time response at the near and far ends of the reserved path (points V2 and V4 in Fig. 1b) show two decomposition pulses with amplitudes of 0.4 V (Fig. 3), which is 2.5 times less than the level of impulse noise (1 B) at the beginning of the line. The decomposition of impulse noise into two pulses of smaller amplitude (and, as a result, a decrease in the susceptibility of the reserved circuit to external conducted emissions) is due to the difference in the delays of the even and odd modes in the structure formed by this method of layout of printed circuit boards. In the case of impulse noise between the passive and reference conductors at the far end of the active conductor, a similar time response will be observed. A comparison of the frequency responses (Fig. 4) of a single and coupled lines shows the presence of resonant frequencies (spectral components with zero amplitude), which allows a significant attenuation of the spectral components near these frequencies.

Таким образом, результаты моделирования показывают, что предложенный способ компоновки позволяет уменьшить восприимчивость резервируемой цепи к внешним кондуктивным эмиссиям и уменьшить уровень генерируемых кондуктивных эмиссий резервируемой цепью.Thus, the simulation results show that the proposed arrangement method allows to reduce the susceptibility of the reserved circuit to external conducted emissions and to reduce the level of generated conducted emissions by the reserved circuit.

Claims (1)

Способ компоновки печатных плат, включающий взаимное расположение резервируемой и резервной плат, компоновку и трассировку резервируемой и резервной плат, отличающийся тем, что опорный проводник выполнен в виде отдельных слоев на резервируемой и резервной платах, резервируемая и резервная платы склеиваются слоем диэлектрика с относительной диэлектрической проницаемостью большей, чем у диэлектрических подложек резервируемой и резервной плат, соответствующие друг другу трассы резервируемой и резервной цепей расположены параллельно и друг под другом в склеивающем слое диэлектрика, резервируемые и резервные радиоэлектронные компоненты размещаются на противоположных склеиваемым сторонах резервируемой и резервной печатных плат.A method of arranging printed circuit boards, including the relative position of the redundant and redundant circuit boards, the layout and tracing of the redundant and redundant circuit boards, characterized in that the reference conductor is made in the form of separate layers on the redundant and redundant circuit boards, the redundant and redundant circuit boards are glued together with a dielectric layer with a relative dielectric constant greater than the dielectric substrates of the redundant and redundant circuit boards, the corresponding paths of the redundant and redundant circuits are parallel and one below the other in the bonding dielectric layer, the redundant and redundant electronic components are placed on the opposite sides of the redundant and redundant printed circuit boards.
RU2015137532A 2015-09-02 2015-09-02 Printed circuit boards with reserve circuits arrangement method RU2614156C2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
RU2015137532A RU2614156C2 (en) 2015-09-02 2015-09-02 Printed circuit boards with reserve circuits arrangement method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
RU2015137532A RU2614156C2 (en) 2015-09-02 2015-09-02 Printed circuit boards with reserve circuits arrangement method

Publications (2)

Publication Number Publication Date
RU2015137532A RU2015137532A (en) 2017-03-06
RU2614156C2 true RU2614156C2 (en) 2017-03-23

Family

ID=58453089

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2015137532A RU2614156C2 (en) 2015-09-02 2015-09-02 Printed circuit boards with reserve circuits arrangement method

Country Status (1)

Country Link
RU (1) RU2614156C2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2693838C1 (en) * 2018-07-06 2019-07-05 Федеральное государственное бюджетное образовательное учреждение высшего образования "Томский государственный университет систем управления и радиоэлектроники" Method of assembling non-molded radioelectronic components on printed circuit boards for circuits with redundancy
RU2754078C1 (en) * 2020-07-06 2021-08-26 федеральное государственное бюджетное образовательное учреждение высшего образования «Томский государственный университет систем управления и радиоэлектроники» Method for arranging multilayer pcb for redundant circuits
RU2798471C1 (en) * 2022-10-07 2023-06-23 Федеральное государственное бюджетное образовательное учреждение высшего образования "Томский государственный университет систем управления и радиоэлектроники" Layout method of printed conductors with magnetodielectric coating for circuits with triple modal redundancy

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5289044A (en) * 1991-08-20 1994-02-22 Fujitsu Limited Electronic system switchable between its primary circuit and standby circuit
US20050156615A1 (en) * 2004-01-20 2005-07-21 Fujitsu Limited Semiconductor integrated circuit device
RU79213U1 (en) * 2008-07-07 2008-12-20 Тальгат Рашитович Газизов DEVICE FOR INFLUENCE ON EQUIPMENT
RU2431912C1 (en) * 2010-03-09 2011-10-20 Общество с ограниченной ответственностью "Твердь" Device for protection from pulsed signals
RU2556438C1 (en) * 2013-12-30 2015-07-10 Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Томский государственный университет систем управления и радиоэлектроники" Non-jamming delay line

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5289044A (en) * 1991-08-20 1994-02-22 Fujitsu Limited Electronic system switchable between its primary circuit and standby circuit
US20050156615A1 (en) * 2004-01-20 2005-07-21 Fujitsu Limited Semiconductor integrated circuit device
RU79213U1 (en) * 2008-07-07 2008-12-20 Тальгат Рашитович Газизов DEVICE FOR INFLUENCE ON EQUIPMENT
RU2431912C1 (en) * 2010-03-09 2011-10-20 Общество с ограниченной ответственностью "Твердь" Device for protection from pulsed signals
RU2556438C1 (en) * 2013-12-30 2015-07-10 Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Томский государственный университет систем управления и радиоэлектроники" Non-jamming delay line

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2693838C1 (en) * 2018-07-06 2019-07-05 Федеральное государственное бюджетное образовательное учреждение высшего образования "Томский государственный университет систем управления и радиоэлектроники" Method of assembling non-molded radioelectronic components on printed circuit boards for circuits with redundancy
RU2754078C1 (en) * 2020-07-06 2021-08-26 федеральное государственное бюджетное образовательное учреждение высшего образования «Томский государственный университет систем управления и радиоэлектроники» Method for arranging multilayer pcb for redundant circuits
RU2798471C1 (en) * 2022-10-07 2023-06-23 Федеральное государственное бюджетное образовательное учреждение высшего образования "Томский государственный университет систем управления и радиоэлектроники" Layout method of printed conductors with magnetodielectric coating for circuits with triple modal redundancy

Also Published As

Publication number Publication date
RU2015137532A (en) 2017-03-06

Similar Documents

Publication Publication Date Title
RU2603850C1 (en) Method of routing printed conductors of circuits with redundancy
RU2603843C1 (en) Reservation method for printed circuit boards
JP2008130976A (en) Printed wiring board
JP6125274B2 (en) Electronic circuits and electronic equipment
RU2614156C2 (en) Printed circuit boards with reserve circuits arrangement method
RU2663230C1 (en) Method of circuit triple reservation in multilayered printed circuit boards
RU2624637C2 (en) Printed circuit boards with reserve circuits arrangement method
RU2603851C1 (en) Method of routing printed conductors with additional dielectric for circuits with redundancy
KR20090079428A (en) Substrate having structures for suppressing power and ground plane noise, and electronic system including the substrate
RU2732607C1 (en) Method of single modal backup of interconnections
RU2693838C1 (en) Method of assembling non-molded radioelectronic components on printed circuit boards for circuits with redundancy
JP2011249412A (en) Multilayer wiring board
US10111317B2 (en) Printed circuit board for transmitting digital signals
JP2017201680A (en) Impedance matching structure of transmission line
US20080053687A1 (en) Printed circuit board able to suppress simultaneous switching noise
Orlov et al. Quasistatic simulation of ultrashort pulse propagation in the spacecraft autonomous navigation system circuit with modal reservation
RU2754078C1 (en) Method for arranging multilayer pcb for redundant circuits
RU2751672C1 (en) Method for arranging printed conductors for circuits with modal redundancy
RU2779536C1 (en) Method for routing conductor strips of redundant power circuits
RU2754077C1 (en) Method for routing printed conductors of circuits with redundancy on opposite sides of printed circuit board
RU2784710C1 (en) Method for routing a double-sided pcb with modal reservation and a reduced number of conductors
TW201417525A (en) Equalizer
RU2801830C1 (en) Method for remote layout of printed conductors of circuits with three-time modal reservation
JP2014078589A (en) Printed board and design method of the same
TWI653828B (en) Noise suppression device and its equivalent circuit

Legal Events

Date Code Title Description
MM4A The patent is invalid due to non-payment of fees

Effective date: 20180903