RU2571916C2 - Method for cascade-pipeline analogue-to-digital conversion - Google Patents
Method for cascade-pipeline analogue-to-digital conversion Download PDFInfo
- Publication number
- RU2571916C2 RU2571916C2 RU2014119059/08A RU2014119059A RU2571916C2 RU 2571916 C2 RU2571916 C2 RU 2571916C2 RU 2014119059/08 A RU2014119059/08 A RU 2014119059/08A RU 2014119059 A RU2014119059 A RU 2014119059A RU 2571916 C2 RU2571916 C2 RU 2571916C2
- Authority
- RU
- Russia
- Prior art keywords
- analog
- digital conversion
- analogue
- input
- value
- Prior art date
Links
Images
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
Description
Изобретение относится к способам аналого-цифрового преобразования и может быть использовано при построении аналого-цифровых преобразователей для высокоточных исследований быстропротекающих процессов.The invention relates to methods for analog-to-digital conversion and can be used in the construction of analog-to-digital converters for high-precision studies of fast processes.
Известен способ аналого-цифрового преобразования путем последовательного приближения. Данный способ основан на последовательной оценке значения каждого разряда выходного кода [Применение высокоточных систем. Под ред. Уолта Кестера / Москва: Техносфера, 2009. - 368 с. ISBN 978-5-94836-199-4].A known method of analog-to-digital conversion by sequential approximation. This method is based on a sequential evaluation of the value of each bit of the output code [Application of high-precision systems. Ed. Walt Kester / Moscow: Technosphere, 2009 .-- 368 p. ISBN 978-5-94836-199-4].
Недостатком известного способа является недостаточная точность преобразования, определяемая нелинейностью внутреннего цифроаналогового преобразования.The disadvantage of this method is the lack of accuracy of the conversion, determined by the nonlinearity of the internal digital-to-analog conversion.
За прототип принят способ конвейерного аналого-цифрового преобразования [Rudy van Plassche, CMOS Integrated Analog-to-Digital and Digital-to-Analog Converters, Second Edition, Kluwer Academic Publishers, 2003, ISBN 1-40-20-7500-6]. Он основан на поэтапном аналого-цифровом преобразовании входного сигнала и объединении результатов всех преобразований в выходной двоичный код, при этом на первом этапе сохраняется значение входного аналогового сигнала, осуществляется его аналого-цифровое и цифроаналоговое преобразование, а во втором и последующих этапах преобразования аналого-цифровое и цифроаналоговое преобразование осуществляется над усиленной ошибкой квантования предыдущего этапа аналого-цифрового преобразования. Ошибку квантования на каждом этапе аналого-цифрового преобразования формируют как разность входного аналогового сигнала текущего этапа аналого-цифрового преобразования и значения выходного аналогового сигнала с цифроаналогового преобразователя текущего этапа.The prototype adopted a method of pipelined analog-to-digital conversion [Rudy van Plassche, CMOS Integrated Analog-to-Digital and Digital-to-Analog Converters, Second Edition, Kluwer Academic Publishers, 2003, ISBN 1-40-20-7500-6]. It is based on a phased analog-to-digital conversion of the input signal and combining the results of all conversions into an output binary code, while at the first stage the value of the input analog signal is stored, its analog-to-digital and digital-to-analog conversion is performed, and in the second and subsequent stages of the analog-to-digital conversion and digital-to-analog conversion is performed on the amplified quantization error of the previous stage of the analog-to-digital conversion. A quantization error at each stage of the analog-to-digital conversion is generated as the difference of the input analog signal of the current stage of the analog-to-digital conversion and the value of the output analog signal from the digital-to-analog converter of the current stage.
Аналого-цифровое преобразование, основанное на конвейерной архитектуре, обеспечивает недостаточную точность и быстродействие для его использования в высокоточных исследованиях быстропротекающих импульсных процессов, что обусловлено наличием на каждом этапе цифроаналогового преобразования двоичного кода.The analog-to-digital conversion, based on the pipelined architecture, provides insufficient accuracy and speed for its use in high-precision studies of fast-flowing pulse processes, which is due to the presence of digital-to-analog conversion of binary code at each stage.
Техническим результатом изобретения является повышение точности и сокращение времени аналого-цифрового преобразования за счет применения одних и тех же значений уровней квантования на всех этапах аналого-цифрового преобразования, использующихся для определения ошибки квантования на каждом, кроме оконечного, этапах аналого-цифрового преобразования.The technical result of the invention is to increase the accuracy and reduce the time of analog-to-digital conversion due to the use of the same values of quantization levels at all stages of the analog-to-digital conversion, used to determine the quantization error at each, except the final, stages of the analog-to-digital conversion.
Указанный технический результат достигается тем, что в предлагаемом способе каскадно-конвейерного аналого-цифрового преобразования, основанного на поэтапном аналого-цифровом преобразовании входного сигнала, при котором на первом этапе сохраняется значение входного аналогового сигнала, и осуществляется его аналого-цифровое преобразование, а во втором и последующих этапах аналого-цифрового преобразования преобразуется усиленная ошибка квантования предыдущего этапа аналого-цифрового преобразования, и объединении результатов преобразований со всех этапов в выходной двоичный код, ошибку квантования текущего этапа аналого-цифрового преобразования формируют как разность сохраненного значения входного аналогового сигнала и значения уровня квантования, соответствующего текущему этапу аналого-цифрового преобразования.The specified technical result is achieved by the fact that in the proposed method of cascade-conveyor analog-to-digital conversion, based on a phased analog-to-digital conversion of the input signal, in which at the first stage the value of the input analog signal is stored, and its analog-to-digital conversion is performed, and in the second and the subsequent stages of analog-to-digital conversion, the amplified error of quantization of the previous stage of analog-to-digital conversion is converted, and azovany from all stages in the output binary code, the quantization error of the current phase of the analog-digital converter is formed as the difference between the stored value of the analog input signal and the quantization level value corresponding to the current stage of the analog-digital conversion.
Сущность поясняется следующими рассуждениями.The essence is illustrated by the following reasoning.
В известном способе аналого-цифрового преобразования, взятого за прототип, на первом этапе сохраняется значение входного аналогового сигнала, а на втором и последующих этапах сохраняется значение усиленной ошибки квантования предыдущего этапа, которое сравнивается с формируемыми на каждом этапе значениями уровней квантования. Результат сравнения на каждом этапе выражается в виде «единичного» кода, который преобразуется в двоичный, и используется для формирования общего результата аналого-цифрового преобразования в виде К-разрядного двоичного кода, где К=n·(k+1); n - разрядность двоичного кода формируемого на каждом этапе аналого-цифрового преобразования; k - количество этапов преобразования, учитывающих формирование ошибки квантования. Ошибка квантования определяется на всех этапах аналого-цифрового преобразования, кроме оконечного. На первом этапе аналого-цифрового преобразования ошибка квантования формируется как разность значения полученного после цифроаналогового преобразования двоичного кода текущего этапа и сохраненного значения входного аналогового сигнала, а на втором и последующих этапах аналого-цифрового преобразования, кроме оконечного, ошибка квантования текущего этапа формируется как разность значения полученного после цифро-аналогового преобразования двоичного кода текущего этапа и значения усиленной ошибки квантования предыдущего этапа аналого-цифрового преобразования.In the known method of analog-to-digital conversion, taken as a prototype, the value of the input analog signal is stored at the first stage, and the value of the amplified quantization error of the previous stage, which is compared with the quantization values generated at each stage, is stored at the second and subsequent stages. The comparison result at each stage is expressed as a “single” code, which is converted to binary, and is used to generate the general result of the analog-to-digital conversion in the form of a K-bit binary code, where K = n · (k + 1); n is the bit depth of the binary code generated at each stage of the analog-to-digital conversion; k is the number of transformation steps that take into account the formation of a quantization error. The quantization error is determined at all stages of the analog-to-digital conversion, except for the final one. At the first stage of the analog-to-digital conversion, a quantization error is generated as the difference of the value obtained after the digital-analog conversion of the binary code of the current stage and the stored value of the input analog signal, and at the second and subsequent stages of the analog-to-digital conversion, except the final one, the quantization error of the current stage is formed as the difference of the value obtained after digital-to-analog conversion of the binary code of the current stage and the value of the amplified quantization error of the previous stage digital conversion.
Применение цифроаналогового преобразования характеризуется нелинейностью преобразования (Цифровые устройства и микропроцессоры/ Д.А. Безуглов, И.В. Калиенко. - Изд. 2-е - Ростов н/Д: Феникс, 2008. - 468 с.: ил.), т.е. разностью реального напряжения, соответствующего полученному значению двоичного кода, и напряжения, которое должно соответствовать этому коду в идеальном случае (опорному напряжению, формирующемуся резистивной линейкой). Одновременно с усилением полезного сигнала усиливается и значение нелинейности, вносимой цифроаналоговым преобразователем. При увеличении этапов аналого-цифрового преобразования, нелинейность, вносимая цифроаналоговыми преобразованиями, на каждом этапе усиливается и накладывается на нелинейность цифроаналогового преобразования последующего этапа, и общая погрешность преобразования увеличивается. На фиг. 1 представлена последовательность действий, необходимых для осуществления первого этапа аналого-цифрового преобразования входного аналогового сигнала в прототипе, где: 1 - сохранение значения входного аналогового сигнала; 2 - формирование N значений уровней квантования, где N=2n; 3 - формирование N-разрядного «единичного» кода путем сравнения значения сохраненного входного на данном этапе аналогового сигнала с N значениями уровней квантования; 4 - формирование n-разрядного двоичного кода из N-разрядного «единичного» кода; 5 - цифроаналоговое преобразование сформированного двоичного кода; 6 - сохранение значения двоичного кода; 7 - определение и усиление ошибки квантования текущего этапа аналого-цифрового преобразования.The use of digital-to-analog conversion is characterized by non-linearity of conversion (Digital devices and microprocessors / D.A. Bezuglov, I.V. Kalienko. - 2nd ed. - Rostov n / D: Feniks, 2008. - 468 pp., Ill.), T .e. the difference between the real voltage corresponding to the obtained value of the binary code, and the voltage that should correspond to this code in the ideal case (the reference voltage formed by the resistive ruler). Simultaneously with the amplification of the useful signal, the value of the nonlinearity introduced by the digital-to-analog converter is also amplified. With an increase in the stages of analog-to-digital conversion, the nonlinearity introduced by digital-to-analog conversions at each stage is amplified and superimposed on the non-linearity of the digital-analog conversion of the subsequent stage, and the total conversion error increases. In FIG. 1 shows the sequence of actions necessary for the implementation of the first stage of analog-to-digital conversion of the input analog signal in the prototype, where: 1 - saving the value of the input analog signal; 2 - formation of N values of quantization levels, where N = 2 n ; 3 - formation of an N-bit “single” code by comparing the values of the stored analog input signal at this stage with N values of quantization levels; 4 - generation of an n-bit binary code from an N-bit “single” code; 5 - digital-to-analog conversion of the generated binary code; 6 - saving the value of the binary code; 7 - determination and amplification of quantization errors of the current stage of analog-to-digital conversion.
Момент формирования значения усиленной ошибки квантования текущего этапа аналого-цифрового преобразования по отношению к моменту сохранения входного аналогового сигнала на данном этапе характеризуется задержкой:The moment of formation of the value of the amplified quantization error of the current stage of the analog-to-digital conversion with respect to the moment of saving the input analog signal at this stage is characterized by a delay:
tзад.=tком.+tшиф.+ts+tву,t ass = t com. + t cipher. + t s + t woo
где tком. - интервал времени, необходимый для осуществления формирования N-разрядного «единичного» кода путем сравнения значения сохраненного входного аналогового сигнала с N значениями уровней квантования; tшиф. - интервал времени, в течение которого N-разрядный «единичный» код преобразуется в n-разрядный двоичный; ts - интервал времени, необходимый для осуществления цифроаналогового преобразования, т.е. от момента изменения двоичного кода до момента, при котором выходной аналоговый сигнал окончательно войдет в зону заданной ширины квантования; tву - время определения и усиления ошибки квантования на текущем этапе аналого-цифрового преобразования. При увеличении на каждом этапе разрядности аналого-цифрового преобразования, tшиф. будет увеличиваться соответственно, следовательно, время аналого-цифрового преобразования будет увеличиваться.where t com. - the time interval necessary for the implementation of the formation of the N-bit "single" code by comparing the value of the stored input analog signal with N values of quantization levels; t cipher. - the time interval during which the N-bit "unit" code is converted to n-bit binary; t s is the time interval necessary for digital-to-analog conversion, i.e. from the moment the binary code changes to the moment when the analog output signal finally enters the zone of the specified quantization width; t wu is the time of determination and amplification of the quantization error at the current stage of analog-to-digital conversion. With an increase in the bit depth of the analog-to-digital conversion, t cipher . will increase accordingly, therefore, the analog-to-digital conversion time will increase.
Реализация предлагаемого способа заключается в следующем. На фиг. 2 - структурная схема устройства, реализующего предлагаемый способ каскадно-конвейерного аналого-цифрового преобразования, где: 8 - устройство сохранения отсчета входного аналогового сигнала; 9 - устройство формирования N значений уровней квантования; 10 - формирователь N-разрядного «единичного» кода первого блока аналого-цифрового преобразования; 11 - формирователь n-разрядного двоичного кода первого блока аналого-цифрового преобразования; 12 - коммутатор значения уровня квантования первого блока аналого-цифрового преобразования; 13 - устройство определения ошибки квантования первого блока аналого-цифрового преобразования; 14 - усилитель значения ошибки квантования первого блока аналого-цифрового преобразования; 15 - формирователь N-разрядного «единичного» кода k-го блока аналого-цифрового преобразования; 16 - формирователь n-разрядного двоичного кода k-го блока аналого-цифрового преобразования; 17 - коммутатор значения уровня квантования k-го блока аналого-цифрового преобразования; 18 - устройство определения ошибки квантования k-го блока аналого-цифрового преобразования; 19 - усилитель значения ошибки квантования k-го блока аналого-цифрового преобразования; 20 - формирователь N-разрядного «единичного» кода оконечного блока аналого-цифрового преобразования; 21 - формирователь n-разрядного двоичного кода оконечного блока аналого-цифрового преобразования; 22 - устройство формирования выходного К-разрядного двоичного кода. При этом входной аналоговый сигнал подается на вход устройства сохранения отсчета входного аналогового сигнала 8, выход которого соединен с первым входом формирователя N-разрядного «единичного» кода первого блока аналого-цифрового преобразования 10 и с первым входом устройств определения ошибки квантования аналого-цифрового преобразования во всех блоках аналого-цифрового преобразования кроме оконечного 13 и 18, соответственно, выход устройства формирования N значений уровней квантования 9 соединен со вторым входом формирователя N-разрядного «единичного» кода во всех блоках аналого-цифрового преобразования 10, 15, и 20, соответственно, и с первым входом коммутатора значений уровней квантования во всех блоках аналого-цифрового преобразования. кроме оконечного 12 и 17, соответственно, выход формирователя N-разрядного «единичного» кода во всех блоках аналого-цифрового преобразования 10, 15 и 20 соединен с первым входом формирователя n-разрядного двоичного кода во всех блоках аналого-цифрового преобразования 11, 16 и 21, соответственно, а также со вторым входом коммутатора значений уровней квантования 12 и 17 во всех блоках аналого-цифрового преобразования, кроме оконечного, соответственно, выход коммутатора значений уровней квантования 12 и 17 во всех блоках аналого-цифрового преобразования, кроме оконечного, соответственно, соединен со вторым входом устройства определения ошибки квантования 13 и 18 во всех блоках аналого-цифрового преобразования, кроме оконечного соответственно, выход устройства определения ошибки квантования 13 и 18 во всех блоках аналого-цифрового преобразования, кроме оконечного, соединен с входом усилителя значения ошибки квантования 14 и 19 во всех блоках аналого-цифрового преобразования, соответственно, выход которого соединен с первым входом формирователя N-разрядного «единичного» кода очередного блока аналого-цифрового преобразования 15 и 20, а выход формирователя n-разрядного двоичного кода 11, 16 и 21 во всех блока аналого-цифрового преобразования соединен с входом устройства формирования выходного К-разрядного двоичного кода 22, соответственно, на выходе которого формируется выходной К-разрядный двоичный код.The implementation of the proposed method is as follows. In FIG. 2 is a structural diagram of a device that implements the proposed method of cascade-conveyor analog-to-digital conversion, where: 8 is a device for storing the reference signal of the input analog signal; 9 - a device for generating N values of quantization levels; 10 - shaper N-bit "single" code of the first block of analog-to-digital conversion; 11 - shaper n-bit binary code of the first block of analog-to-digital conversion; 12 - switch values of the quantization level of the first block of analog-to-digital conversion; 13 - a device for determining the quantization error of the first block of analog-to-digital conversion; 14 - amplifier quantization error value of the first block of analog-to-digital conversion; 15 - shaper N-bit "single" code of the k-th block of analog-to-digital conversion; 16 - shaper n-bit binary code of the k-th block of analog-to-digital conversion; 17 - switch values of the quantization level of the k-th block of analog-to-digital conversion; 18 is a device for determining the quantization error of the k-th block of analog-to-digital conversion; 19 is an amplifier of the quantization error value of the k-th block of analog-to-digital conversion; 20 - shaper N-bit "single" code terminal block analog-to-digital conversion; 21 - shaper n-bit binary code of the terminal block analog-to-digital conversion; 22 is a device for generating an output K-bit binary code. In this case, the input analog signal is supplied to the input of the input analog
В каждом блоке аналого-цифрового преобразования реализуется этап аналого-цифрового преобразования, где на первом этапе формируется n-разрядный двоичный код, использующийся для формирования общего результата аналого-цифрового преобразования в виде выходного К-разрядного двоичного кода, при этом на всех этапах преобразования используются одни и те же значения уровней квантования, а определение ошибки квантования осуществляется на всех этапах аналого-цифрового преобразования, кроме оконечного. Путем сравнения значения входного аналогового сигнала с формируемыми N значениями уровней квантования формируется N-разрядный «единичный» код, который одновременно используется для формирования n-разрядного двоичного кода, а также выбора значения коммутируемого уровня квантования, использующегося для определения ошибки квантования. Ошибка квантования текущего этапа аналого-цифрового преобразования, определяемая как разность сохраненного значения входного аналогового сигнала и значения коммутируемого уровня квантования, соответствующего «единичному» коду определенному на текущем этапе аналого-цифрового преобразования, усиливается в (N-1) раз и подается на следующий этап аналого-цифрового преобразования.In each block of analog-to-digital conversion, an analog-to-digital conversion stage is implemented, where at the first stage an n-bit binary code is generated, which is used to generate the general result of the analog-to-digital conversion in the form of an output K-bit binary code, while at all stages of the conversion, the same values of quantization levels, and the quantization error is determined at all stages of the analog-to-digital conversion, except for the final one. By comparing the value of the input analog signal with the generated N values of the quantization levels, an N-bit “single” code is generated, which is simultaneously used to generate an n-bit binary code, as well as the choice of the value of the switched quantization level used to determine the quantization error. The quantization error of the current stage of the analog-to-digital conversion, defined as the difference between the stored value of the input analog signal and the value of the switched quantization level corresponding to the “unit” code determined at the current stage of the analog-to-digital conversion, is amplified (N-1) times and fed to the next stage analog to digital conversion.
На фиг. 3 представлена последовательность действий необходимых для осуществления первого этапа предлагаемого каскадно-конвейерного аналого-цифрового преобразования входного аналогового сигнала, где: 23 - сохранение значения входного аналогового сигнала; 24 - формирование N значений уровней квантования; 25 - формирование N-разрядного «единичного» кода путем сравнения значения сохраненного входного аналогового сигнала с N значениями уровней квантования; 26 - коммутация значения уровня квантования, соответствующего сформированному на данном этапе N-разрядному «единичному» коду; 27 - формирование n-разрядного двоичного кода из N-разрядного «единичного» кода; 28 - сохранение значения двоичного кода; 29 - определение и усиление в (N-1) раза ошибки квантования текущего этапа аналого-цифрового преобразования.In FIG. 3 presents a sequence of actions necessary for the implementation of the first stage of the proposed cascade-conveyor analog-to-digital conversion of the input analog signal, where: 23 - saving the value of the input analog signal; 24 - the formation of N values of quantization levels; 25 - formation of an N-bit “single” code by comparing the value of the stored input analog signal with N values of quantization levels; 26 - switching the value of the quantization level corresponding to the N-bit “single” code generated at this stage; 27 — generation of an n-bit binary code from an N-bit “single” code; 28 - saving the value of the binary code; 29 - determination and amplification (N-1) times of the quantization error of the current stage of analog-to-digital conversion.
Момент времени сохранения входного аналогового сигнала по отношению к моменту времени формирования значения усиленной ошибки квантования текущего этапа аналого-цифрового преобразования на одном этапе аналого-цифрового преобразования характеризуется задержкой:The time moment of preservation of the input analog signal with respect to the time of the formation of the value of the amplified quantization error of the current stage of the analog-to-digital conversion at one stage of the analog-to-digital conversion is characterized by the delay:
tзад.=tком.+tкл.+tву,t ass = t com. + t cells + t woo
где tкл. - время коммутации значения уровня квантования, соответствующего сформированному на текущем этапе «единичному» коду. Из данного выражения видно, что при увеличении на каждом этапе разрядности аналого-цифрового преобразования tзад. остается постоянной.where t cells - switching time of the value of the quantization level corresponding to the “single” code generated at the current stage. From this expression it is seen that with increasing at each stage of the capacity of the analog-to-digital conversion t ass. remains constant.
Применение предлагаемого способа каскадно-конвейерного аналого-цифрового преобразования позволяет увеличить точность и уменьшить общее время преобразования входного аналогового сигнала в выходной двоичный код.The application of the proposed method of cascade-conveyor analog-to-digital conversion allows to increase the accuracy and reduce the total conversion time of the input analog signal to output binary code.
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| RU2014119059/08A RU2571916C2 (en) | 2014-05-12 | 2014-05-12 | Method for cascade-pipeline analogue-to-digital conversion |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| RU2014119059/08A RU2571916C2 (en) | 2014-05-12 | 2014-05-12 | Method for cascade-pipeline analogue-to-digital conversion |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| RU2014119059A RU2014119059A (en) | 2015-11-20 |
| RU2571916C2 true RU2571916C2 (en) | 2015-12-27 |
Family
ID=54552972
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| RU2014119059/08A RU2571916C2 (en) | 2014-05-12 | 2014-05-12 | Method for cascade-pipeline analogue-to-digital conversion |
Country Status (1)
| Country | Link |
|---|---|
| RU (1) | RU2571916C2 (en) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SU1381706A1 (en) * | 1986-01-28 | 1988-03-15 | Винницкий политехнический институт | Conveyer analog-to-digital converter |
| US6195032B1 (en) * | 1999-08-12 | 2001-02-27 | Centillium Communications, Inc. | Two-stage pipelined recycling analog-to-digital converter (ADC) |
| EP1441445A1 (en) * | 2003-01-24 | 2004-07-28 | STMicroelectronics S.r.l. | A pipeline analog-to-digital converter with correction of inter-stage gain errors |
| RU2311731C1 (en) * | 2006-05-22 | 2007-11-27 | Федеральное государственное образовательное учреждение высшего профессионального образования Ставропольский государственный аграрный университет | Composite fast-response analog-to-digital converter |
-
2014
- 2014-05-12 RU RU2014119059/08A patent/RU2571916C2/en not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SU1381706A1 (en) * | 1986-01-28 | 1988-03-15 | Винницкий политехнический институт | Conveyer analog-to-digital converter |
| US6195032B1 (en) * | 1999-08-12 | 2001-02-27 | Centillium Communications, Inc. | Two-stage pipelined recycling analog-to-digital converter (ADC) |
| EP1441445A1 (en) * | 2003-01-24 | 2004-07-28 | STMicroelectronics S.r.l. | A pipeline analog-to-digital converter with correction of inter-stage gain errors |
| RU2311731C1 (en) * | 2006-05-22 | 2007-11-27 | Федеральное государственное образовательное учреждение высшего профессионального образования Ставропольский государственный аграрный университет | Composite fast-response analog-to-digital converter |
Also Published As
| Publication number | Publication date |
|---|---|
| RU2014119059A (en) | 2015-11-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107070455B (en) | Mixed successive approximation register analog-to-digital converter and method for executing analog-to-digital conversion | |
| US10135455B2 (en) | Digitally calibrated successive approximation register analog-to-digital converter | |
| KR102637630B1 (en) | Redundancy scheme for flash assisted successive approximation register(sar) analog-to-digital converter(adc) | |
| US11018683B2 (en) | Analog to digital converter | |
| US10505562B2 (en) | Circuit and method for generating reference signals for hybrid analog-to-digital convertors | |
| JPH02223227A (en) | Self-calibrating pipe-lining range dividing analog/digital converter | |
| KR20100073009A (en) | Multi-stage dual successive approximation register analog-digtal converter and analog-digtal converting method theerof | |
| US9467161B1 (en) | Low-power, high-speed successive approximation register analog-to-digital converter and conversion method using the same | |
| JP2016531532A (en) | Pipeline successive approximation analog / digital converter | |
| TWI779351B (en) | Analog-to-digital converter circuit and method of operating analog-to-digital converter circuit | |
| EP2706666A1 (en) | Circuit for digitizing a sum of signals | |
| CN104040896A (en) | Reducing The Effect Of Non-linear Kick-back In Switched Capacitor Networks | |
| JPWO2014207870A1 (en) | Analog to digital converter | |
| KR101644999B1 (en) | Low-Power Analog Digital Converter By Using Time-Domain Multi-Stage Interpolation | |
| RU2571916C2 (en) | Method for cascade-pipeline analogue-to-digital conversion | |
| Sengupta et al. | A widely reconfigurable piecewise-linear ADC for information-aware quantization | |
| Ravi et al. | At speed digital gain error calibration of pipelined ADCs | |
| JP5094916B2 (en) | Pipeline / AD converter circuit | |
| US9509330B2 (en) | Analog-to-digital converter probe for medical diagnosis and medical diagnosis system | |
| RU2569809C1 (en) | Device of conveyor analogue-to-digital conversion | |
| US9154150B1 (en) | Interleaved multiple-stage capacitor and amplifier sharing in an ADC | |
| RU2696557C1 (en) | Analogue-to-digital conversion method and device for its implementation | |
| RU2352060C1 (en) | Method and device of correction of analog-digital transformation errors | |
| Ju et al. | Digital calibration technique for subrange ADC based on SAR architecture | |
| Amaravati et al. | A time interleaved DAC sharing SAR Pipeline ADC for ultra-low power camera front ends |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | The patent is invalid due to non-payment of fees |
Effective date: 20170513 |