RU2393586C1 - Method of field cmos transistor formation using dielectrics based on metal oxides with high inductive capacity rate and metal gates (versions) - Google Patents
Method of field cmos transistor formation using dielectrics based on metal oxides with high inductive capacity rate and metal gates (versions) Download PDFInfo
- Publication number
- RU2393586C1 RU2393586C1 RU2008139703/28A RU2008139703A RU2393586C1 RU 2393586 C1 RU2393586 C1 RU 2393586C1 RU 2008139703/28 A RU2008139703/28 A RU 2008139703/28A RU 2008139703 A RU2008139703 A RU 2008139703A RU 2393586 C1 RU2393586 C1 RU 2393586C1
- Authority
- RU
- Russia
- Prior art keywords
- metal
- dielectric constant
- deposited
- high coefficient
- dielectric layer
- Prior art date
Links
Images
Abstract
Description
Изобретение относится к области микроэлектроники, а именно к технологии изготовления КМОП-транзисторов, в частности к способам управления напряжением срабатывания полевого КМОП транзистора, созданного с использованием диэлектриков на основе оксидов металлов с высоким коэффициентом диэлектрической проницаемости и металлических затворов.The invention relates to the field of microelectronics, and in particular to the manufacturing technology of CMOS transistors, in particular to methods for controlling the operating voltage of a field CMOS transistor created using dielectrics based on metal oxides with a high dielectric constant and metal gates.
Известно изобретение «Полупроводниковые устройства и способ их производства» (Патент №US 7238996, опубл. 2005-12-01), в котором полупроводниковое устройство содержит кремневую подложку, n-типа транзистор, сформированный на кремневой подложке и содержащий пленку с высоким коэффициентом диэлектрической проницаемости и поликристаллическую кремниевую пленку, а также p-типа транзистор на кремневой подложке и содержащий пленку диэлектрика низкой концентрации с большим коэффициентом диэлектрической проницаемости. Обе пленки содержат один или два металлических элемента Hf или Zr. Задачей данного изобретения является уменьшение порогового напряжения и улучшения прочих характеристик полевого транзистора. Улучшение характеристик достигается использованием таких материалов для диэлектрической (изолирующей) пленки затвора, позволяющих увеличить общую емкость МОП-структуры, сокращая ток утечки затвора Но пороговое напряжение для транзистора Р-типа, использующего пленку, содержащую элементы Hf, Zr и т.п. увеличено по сравнению с транзистором на основе пленки SiO2, из-за так называемого «пиннинга» уровня Ферми, т.е. взаимного смещения зон из-за образования встроенного и поверхностного заряда в пленках оксидов и в конечном счете в увеличении предлагается использовать различную стехиометрию пленки, т.е. изменять соотношение НfO2 и SiO2 The invention is known "Semiconductor devices and a method for their production" (Patent No. US 7238996, publ. 2005-12-01), in which the semiconductor device contains a silicon substrate, an n-type transistor formed on a silicon substrate and containing a film with a high dielectric constant and a polycrystalline silicon film, as well as a p-type transistor on a silicon substrate and containing a low concentration dielectric film with a high dielectric constant. Both films contain one or two metal elements Hf or Zr. The objective of the invention is to reduce the threshold voltage and improve other characteristics of the field effect transistor. Improving the performance is achieved by using such materials for the dielectric (insulating) gate film, which allows increasing the total capacitance of the MOS structure, reducing the gate leakage current But the threshold voltage for a P-type transistor using a film containing Hf, Zr elements, etc. increased compared to a transistor based on a SiO 2 film, due to the so-called “pinning” of the Fermi level, i.e. the mutual displacement of the zones due to the formation of an integrated and surface charge in the oxide films and, ultimately, it is proposed to use different stoichiometry of the film in the increase, i.e. change the ratio of HfO 2 and SiO 2
Недостатком данного способа является невозможность управления напряжением переключения и уменьшения напряжения переключения полевого транзистора n-типа.The disadvantage of this method is the inability to control the switching voltage and reduce the switching voltage of the n-type field effect transistor.
Известно изобретение «Выборочное внедрение барьерных слоев в КМОП устройства с диэлектриками, обладающими высоким коэффициентом диэлектрической проницаемости с целью контроля порогового напряжения» (Заявка № WO 2005122286, опубл. 2005-12-22), в котором описан способ формирования КМОП-структуры и устройства, в основе которого она лежит, с улучшенным пороговым напряжением и стабильностью напряжения плоских зон. Способ включает стадии, на которых происходит образование на полупроводниковой подложке областей n- и p-полевого транзистора; образование диэлектрической слоистой структуры поверх полупроводниковой подложки, включающей изолирующий слой на диэлектрике с высоким коэффициентом диэлектрической проницаемости; удаление изолирующего слоя с области n-типа, не удаляя при этом изолирующий слой с области p-типа; и образование по крайней мере одного затвора в p-области и хотя бы одного в n-области. Изолирующим слоем может быть AlN или AlOxNy, толщина которого приблизительно от 1 до 25 Å. Изолирующий слой может быть сформирован различными процессами осаждения, например, осаждением из химической паровой фазы (CVD), послойного атомного осаждения (ALD), используя нитриды и оксинитриды Al, Ga, In. Диэлектриком с высоким коэффициентом диэлектрической проницаемости может быть НfO2, силикат гафния или оксинитрид гафния с кремнием. Изолирующий слой можно удалить с n-области используя жидкостное травление раствором пероксида HC1/H2O2. Изолирующий слой в данном изобретении применяется только для p-типа транзистора.The invention is known "Selective implementation of barrier layers in a CMOS device with dielectrics having a high coefficient of dielectric constant in order to control the threshold voltage" (Application No. WO 2005122286, publ. 2005-12-22), which describes a method of forming a CMOS structure and device, which it is based on, with improved threshold voltage and voltage stability of flat zones. The method includes the steps of forming regions of an n- and p-field-effect transistor on a semiconductor substrate; the formation of a dielectric layered structure on top of the semiconductor substrate, including an insulating layer on a dielectric with a high coefficient of dielectric constant; removing the insulating layer from the n-type region without removing the insulating layer from the p-type region; and the formation of at least one gate in the p-region and at least one in the n-region. The insulating layer may be AlN or AlO x N y , the thickness of which is from about 1 to 25 Å. The insulating layer can be formed by various deposition processes, for example, chemical vapor deposition (CVD), atomic layer deposition (ALD) using nitrides and oxynitrides Al, Ga, In. The dielectric with a high dielectric constant can be HfO 2 , hafnium silicate or hafnium oxynitride with silicon. The insulating layer can be removed from the n-region using liquid etching with a solution of HC 1 / H 2 O 2 peroxide. The insulating layer in this invention applies only to a p-type transistor.
Недостатком данного изобретения является невозможность управления напряжением переключения и уменьшения напряжения переключения полевого транзистора n-типа.The disadvantage of this invention is the inability to control the switching voltage and reduce the switching voltage of the n-type field effect transistor.
Задачей данного изобретения является обеспечение управления напряжением переключения полевого транзистора n-типа и p-типа, используя для этого предварительную подготовку поверхности подзатворного диэлектрика перед осаждением на нее металлического затвора.The objective of the invention is to provide control of the switching voltage of the n-type and p-type field effect transistor using preliminary preparation of the gate dielectric surface before depositing a metal gate on it.
Данная задача по варианту 1 решается созданием способа формирования полевого КМОП транзистора, созданного с использованием диэлектриков на основе оксидов металлов с высоким коэффициентом диэлектрической проницаемости. и металлических затворов, включающего осаждение на полупроводниковой подложке слоя диэлектрика с высоким коэффициентом диэлектрической проницаемости, на поверхность которого наносят изолирующий слой, на который осаждают металлический затвор, при этом поверхность осажденного слоя диэлектрика с высоким коэффициентом диэлектрической проницаемости подвергают отжигу в вакууме при температуре 500-800°С, с давлением остаточных газов менее 10-5 mbar, при продолжительности отжига 3-10 мин, после отжига осуществляют остывание в вакууме.This task according to
Кроме того, формируют слой диэлектрика с высоким коэффициентом диэлектрической проницаемости толщиной от 1-10 нм.In addition, a dielectric layer with a high coefficient of dielectric constant from 1-10 nm thick is formed.
Кроме того, осаждают металлический затвор толщиной от 300-3000 нм.In addition, a metal gate is deposited with a thickness of 300-3000 nm.
Кроме того, металлический затвор выполнен из никеля (Ni).In addition, the metal shutter is made of nickel (Ni).
Кроме того, полупроводниковая подложка выполнена из кремния (Si).In addition, the semiconductor substrate is made of silicon (Si).
Кроме того, на подложке формируют подслой SiO2.In addition, a SiO 2 sublayer is formed on the substrate.
Кроме того, формируют подслой SiO2 химическим способом толщиной 0.1-1 нм.In addition, a SiO 2 sublayer is formed by a chemical method with a thickness of 0.1-1 nm.
Данная задача также по варианту 2 решается созданием способа формирования полевого КМОП транзистора, созданного с использованием диэлектриков на основе оксидов металлов с высоким коэффициентом диэлектрической проницаемости и металлических затворов, включающего осаждение на полупроводниковой подложке слоя диэлектрика с высоким коэффициентом диэлектрической проницаемости, на поверхность которого наносят изолирующий слой, на который осаждают металлический затвор, при этом поверхность осажденного слоя диэлектрика с высоким коэффициентом диэлектрической проницаемости подвергают отжигу в вакууме при температуре 500-800°С, с давлением остаточных газов менее 10-5 mbar, при продолжительности отжига 3-10 мин, после отжига осуществляют остывание в вакууме, после чего на 1-10 мин выносят на атмосферу воздуха.This task according to
Кроме того, формируют слой диэлектрика с высоким коэффициентом диэлектрической проницаемости толщиной от 1-10 нм.In addition, a dielectric layer with a high coefficient of dielectric constant from 1-10 nm thick is formed.
Кроме того, металлический затвор толщиной от 300-3000 нм.In addition, a metal shutter with a thickness of 300-3000 nm.
Кроме того, металлический затвор выполнен из никеля (Ni).In addition, the metal shutter is made of nickel (Ni).
Кроме того, полупроводниковая подложка выполнена из кремния (Si).In addition, the semiconductor substrate is made of silicon (Si).
Кроме того, на подложке формируют подслой SiO2.In addition, a SiO 2 sublayer is formed on the substrate.
Кроме того, формируют подслой SiO2 химическим способом толщиной 0.1-1 нм.In addition, a SiO 2 sublayer is formed by a chemical method with a thickness of 0.1-1 nm.
Данная задача также по варианту 3 решается созданием способа формирования полевого КМОП транзистора, созданного с использованием диэлектриков на основе оксидов металлов с высоким коэффициентом диэлектрической проницаемости и металлических затворов, включающего осаждение на полупроводниковой подложке слоя диэлектрика с высоким коэффициентом диэлектрической проницаемости, на поверхность которого наносят изолирующий слой, на который осаждают металлический затвор, при этом подложку с осажденным слоем диэлектрика с высоким коэффициентом диэлектрической проницаемости нагревают в вакууме до температуры 500-800°С, при давлении остаточных газов менее 10-5 mbar, в течение времени не менее 5 минут, и далее производят осаждение металлического затвора на нагретую подложку.This task according to option 3 is also solved by creating a method for forming a field CMOS transistor created using dielectrics based on metal oxides with a high coefficient of dielectric constant and metal gates, including the deposition on a semiconductor substrate of a dielectric layer with a high coefficient of dielectric constant, on the surface of which an insulating layer is applied , on which a metal gate is deposited, while the substrate with a deposited dielectric layer with a high coefficient is the dielectric constant in vacuum is heated to a temperature of 500-800 ° C, at a residual gas pressure of less than 10 -5 mbar, of not less than 5 minutes for a time and produce further precipitation of the metal seal onto a heated substrate.
Кроме того, формируют слой диэлектрика с высоким коэффициентом диэлектрической проницаемости толщиной от 1-10 нм.In addition, a dielectric layer with a high coefficient of dielectric constant from 1-10 nm thick is formed.
Кроме того, металлический затвор толщиной от 300-3000 нм.In addition, a metal shutter with a thickness of 300-3000 nm.
Кроме того, металлический затвор выполнен из никеля (Ni).In addition, the metal shutter is made of nickel (Ni).
Кроме того, полупроводниковая подложка выполнена из кремния (Si).In addition, the semiconductor substrate is made of silicon (Si).
Кроме того, на подложке формируют подслой SiO2.In addition, a SiO 2 sublayer is formed on the substrate.
Кроме того, формируют подслой SiO2 химическим способом толщиной 0.1-1 нм.In addition, a SiO 2 sublayer is formed by a chemical method with a thickness of 0.1-1 nm.
Изобретение поясняется чертежами.The invention is illustrated by drawings.
На фиг.1 изображена схема этапов формирования КМОП-транзистора.Figure 1 shows a diagram of the steps of forming a CMOS transistor.
В таблице приведены значения измеренных энергий связи уровня Hf4f и относительных изменений «эффективной» работы выхода Ni при различных подготовительных операциях.The table shows the values of the measured binding energies of the Hf4f level and the relative changes in the "effective" work function of the Ni yield during various preparatory operations.
Способ по вариантам 1, 2, 3 осуществлялся следующим образом.The method according to
Экспериментальные результаты были получены на спектрометре XSAM-800 (Kratos), совмещенным с двумя сверхвысоковакуумными (СВВ) камерами. Камера препарирования (давление 10-7 Па) используется для контролируемого роста с помощью импульсного лазерного осаждения (ИЛО) ультратонких слоев Ni и Si.Experimental results were obtained on an XSAM-800 spectrometer (Kratos), combined with two ultra-high vacuum (UHV) cameras. The preparation chamber (pressure 10 -7 Pa) is used for controlled growth using pulsed laser deposition (PLD) of ultrathin layers of Ni and Si.
Осаждение осуществляется с использованием второй гармоники иттрий-алюминиевого гранатового (YAG):Nd лазера (λ=532 нм), работающего в режиме модулированной добротности (т=15 нс) с различной выходной энергией Е=50-150 мДж и частотой импульсов U=30 Гц. Скорость осаждения, непосредственно откалиброванная измерениями Резерфордовского обратного рассеяния (POP), составляет ~0.01-0.1 монослой/импульс. Эта технология позволяет выращивать сверхтонкие слои с точным составом и толщиной.Deposition is carried out using the second harmonic of a yttrium-aluminum garnet (YAG): Nd laser (λ = 532 nm) operating in a modulated Q-factor (t = 15 ns) with different output energies E = 50-150 mJ and pulse frequency U = 30 Hz The deposition rate directly calibrated by Rutherford backscatter (POP) measurements is ~ 0.01-0.1 monolayer / pulse. This technology allows you to grow ultra-thin layers with the exact composition and thickness.
Рентгеновское фотоэлектронные (Мg Кα источник с энергией фотона Е=1253.6 eV) спектры остовных уровней Si 2p, Ni 2p, Hf 4f, О 1s записывались после каждого шага нанесения и формирования силицида. Фотоэлектронный пик Аu 4f c энергией связи 84 eV использовался как опорный для калибровки спектрометра. Толщина слоев Ni, вычисляемая из числа импульсов осаждения, калибровалась с помощью резерфордовского обратного рассеяния (POP).X-ray photoelectron (Mg Kα source with photon energy E = 1253.6 eV) spectra of core levels of Si 2p, Ni 2p, Hf 4f, O 1s were recorded after each step of deposition and formation of silicide. The Au 4f photoelectron peak with a binding energy of 84 eV was used as a reference peak for calibrating the spectrometer. The thickness of the Ni layers, calculated from the number of deposition pulses, was calibrated using Rutherford backscattering (POP).
Способ формирования полевого КМОП транзистора (фиг.1), созданного с использованием диэлектриков на основе оксидов металлов с высоким коэффициентом диэлектрической проницаемости и металлических затворов, включающий осаждение слоя диэлектрика с высоким коэффициентом диэлектрической проницаемости, например HfO2, на полупроводниковой подложке, например кремния Si, (фиг.1-1) стандартным методом ALD (atomic layer deposition - послойного атомного осаждения), на поверхность которого наносят изолирующий слой, на который осаждают металлический затвор, при этом поверхность осажденного слоя диэлектрика с высоким коэффициентом диэлектрической проницаемости подвергают отжигу в вакууме при температуре 500-800°С, с давлением остаточных газов менее 10-5 mbar, при продолжительности отжига 3-10 мин, после отжига осуществляют остывание в вакууме, продолжительность остывания в вакууме не менее 5 минут (фиг.1-2). Слой диэлектрика с высоким коэффициентом диэлектрической проницаемости формируют толщиной от 1-10 нм, металлический затвор толщиной от 300-3000 нм из никеля (Ni).A method of forming a CMOS field-effect transistor (Fig. 1) created using dielectrics based on metal oxides with a high dielectric constant and metal gates, including depositing a dielectric layer with a high dielectric constant, for example HfO 2 , on a semiconductor substrate, for example silicon Si, (Fig. 1-1) by the standard ALD method (atomic layer deposition), on the surface of which an insulating layer is deposited, on which a metal shutter is deposited, the surface of the deposited dielectric layer with a high coefficient of dielectric constant is annealed in vacuum at a temperature of 500-800 ° C, with a residual gas pressure of less than 10 -5 mbar, with an annealing time of 3-10 minutes, after annealing, cooling is carried out in vacuum, the duration of cooling in vacuum not less than 5 minutes (Fig.1-2). A dielectric layer with a high dielectric constant is formed with a thickness of 1-10 nm, a metal gate with a thickness of 300-3000 nm of nickel (Ni).
Кроме того, полупроводниковая подложка может быть выполнена из кремния (Si), на подложке формируют химическим способом подслой SiO2 толщиной 0.1-1 нм.In addition, the semiconductor substrate can be made of silicon (Si), and a SiO 2 sublayer 0.1-1 nm thick is formed on the substrate chemically.
По варианту 2 поверхность осажденного слоя диэлектрика с высоким коэффициентом диэлектрической проницаемости подвергают отжигу в вакууме при температуре 500-800°С, с давлением остаточных газов менее 10-5 mbar, при продолжительности отжига 3-10 мин, после отжига осуществляют остывание в вакууме, продолжительность остывания не менее 5 минут, после чего выносят на атмосферу воздуха на время 1-10 мин (фиг.1). Слой диэлектрика с высоким коэффициентом диэлектрической проницаемости формируют толщиной от 1-10 нм, металлический затвор толщиной от 300-3000 нм из никеля (Ni).According to
По варианту 3 подложку с осажденным слоем диэлектрика с высоким коэффициентом диэлектрической проницаемости нагревают в вакууме при температуре 500-800°С, при давлении остаточных газов менее 10-5 mbar, в течение времени не менее 5 минут и далее производят осаждение металлического затвора на нагретую подложку (фиг.1-2). Слой диэлектрика с высоким коэффициентом диэлектрической проницаемости формируют толщиной от 1-10 нм, металлический затвор толщиной от 300-3000 нм из никеля (Ni).In option 3, a substrate with a deposited dielectric layer with a high coefficient of dielectric constant is heated in vacuum at a temperature of 500-800 ° C, with a residual gas pressure of less than 10 -5 mbar, for at least 5 minutes, and then a metal shutter is deposited on the heated substrate (Fig.1-2). A dielectric layer with a high dielectric constant is formed with a thickness of 1-10 nm, a metal gate with a thickness of 300-3000 nm of nickel (Ni).
Металлический затвор (Ni) осаждают на сформированную структуру любым методом, например импульсным лазерным осаждением, осаждением из химической паровой фазы, испарением или любым другим способом во всех вариантах.A metal gate (Ni) is deposited onto the formed structure by any method, for example, by pulsed laser deposition, chemical vapor deposition, evaporation, or any other method in all cases.
Примеры осуществления способа.Examples of the method.
На поверхность НfO2, выращенного методом послойного атомного осаждения, толщиной 30 Å была нанесена пленка никеля номинальной толщины 15 Å, методом импульсного лазерного осаждения. Предварительно поверхность оксида была очищена от органического загрязнения прогревом в вакууме до температуры 300°С. Спектры были откалиброваны по спектральной линии никеля Ni2p с известным значением энергии связи ЭСNi2p=852.5 эВ.On the surface of HfO 2 grown by the method of layered atomic deposition, a thickness of 30 Å was deposited a nickel film of a nominal thickness of 15 Å by pulsed laser deposition. Previously, the oxide surface was cleaned of organic pollution by heating in vacuum to a temperature of 300 ° C. The spectra were calibrated over the spectral line of nickel Ni2p with a known ES binding energy of Ni2p = 852.5 eV.
Были изготовлены 3 типа образцов и измерены «эффективные» работы выхода никеля. Результаты измерений приведены в таблице.Three types of samples were made and the “effective” nickel work functions were measured. The measurement results are shown in the table.
Результаты измерений значений энергий связи и соответствующего изменения поверхностного диполя на границе раздела полностью совпадают с ожидаемыми. Наибольшее значение энергии связи остовного уровня Hf4f, a следственно, и наименьшей «эффективной» работой выхода Ni обладает образец, где осаждение металлического слоя происходило на нагретую подложку, то есть на подложку, обладающую максимальным числом вакансий по кислороду, которые, как уже описывалось ранее, должны уменьшать значение «эффективной» работы выхода. Наименьшее значение энергии связи, отвечающее случаю наибольшей «эффективной» работы выхода, наблюдается в случае, когда осаждение производилось на образце, проэкспонированном в атмосфере воздуха, то есть насыщенным кислородом и с минимальным числом вакансий. Промежуточное значение «эффективной» работы выхода имеет образец, который был отожжен в вакууме, но осаждение проводилось на остывшую подложку. Это можно объяснить тем, что в процессе остывания остаточный кислород в камере пассивировал часть вакансий, что привело к наблюдаемым изменениям (фиг.1).The results of measurements of the binding energies and the corresponding changes in the surface dipole at the interface completely coincide with the expected ones. The highest value of the binding energy of the core level Hf4f, and, consequently, the smallest “effective” work function of Ni, is possessed by the sample, where the metal layer was deposited on a heated substrate, that is, on a substrate having the maximum number of oxygen vacancies, which, as previously described, should reduce the value of the "effective" work output. The lowest binding energy corresponding to the case of the greatest “effective” work function is observed when deposition was carried out on a sample exposed in the atmosphere of air, that is, saturated oxygen and with a minimum number of vacancies. An intermediate value of the “effective” work function is the sample that was annealed in vacuum, but the deposition was carried out on a cooled substrate. This can be explained by the fact that during cooling, the residual oxygen in the chamber passivated part of the vacancies, which led to the observed changes (Fig. 1).
Во всех вариантах уменьшение толщины диэлектрика приводит к росту токов утечки через затвор, а ее увеличение - к уменьшению удельной емкости структуры, соответственно толщину подбирают из условий, необходимых для конечного устройства.In all cases, a decrease in the thickness of the dielectric leads to an increase in leakage currents through the gate, and its increase leads to a decrease in the specific capacitance of the structure; accordingly, the thickness is selected from the conditions necessary for the final device.
Во всех вариантах температура отжига в вакууме определяется следующими соображениями: при увеличении температуры (вплоть до Т=800°С) происходит частичная кристаллизация оксида гафния, что увеличивает токи утечки сквозь оксид по границам зерен. При Т>800°С, по мере укрупнения кристаллитов в пленке НfO2 образуются нанопоры. Одновременно происходит разложение SiO2 на границе раздела с подложкой, при применении Si, с образованием летучего оксида SiO, который покидает поверхность через образованные нанопоры. В результате разрушения буферного слоя (SiO2) кремний оказывается в непосредственном контакте с кристаллическим НfO2, и ничто не препятствует его диффузии по поверхности оксида. Кроме того, при повышении температуры происходит интенсивное образование вакансий по кислороду в объеме НfO2, а в случае отжига в сверхвысоком вакууме - диффузия кислорода к поверхности образца и при достаточно низком парциальном давлении HfO2 - его уход в вакуум. При этом в поверхностной (~1 монослоя) области НfO2 происходит эффективная «металлизация» НfO2. что приводит к неработоспособности транзистора. При уменьшении температуры ниже Т=500°С уменьшается количество вакансий по кислороду в объеме диэлектрика и изменения напряжения переключения становятся меньше.In all cases, the temperature of annealing in vacuum is determined by the following considerations: with increasing temperature (up to T = 800 ° C), partial crystallization of hafnium oxide occurs, which increases the leakage currents through the oxide along the grain boundaries. At T> 800 ° C, as crystallites become larger, nanopores are formed in the HfO 2 film. Simultaneously, the decomposition of SiO 2 occurs at the interface with the substrate, when using Si, with the formation of volatile oxide SiO, which leaves the surface through the formed nanopores. As a result of the destruction of the buffer layer (SiO 2 ), silicon is in direct contact with crystalline HfO 2 , and nothing prevents its diffusion over the oxide surface. In addition, with increasing temperature, oxygen vacancies intensively form in the volume of HfO 2 , and in the case of annealing in ultrahigh vacuum, oxygen diffuses to the surface of the sample and, at a fairly low partial pressure of HfO 2 , it disappears into vacuum. Moreover, in the surface (~ 1 monolayer) region of HfO 2 , effective “metallization” of HfO 2 occurs. which leads to the inoperability of the transistor. With a decrease in temperature below T = 500 ° C, the number of oxygen vacancies in the dielectric volume decreases and changes in the switching voltage become smaller.
Толщина затвора влияния не оказывает и подбирается из соображений удобства изготовления.The shutter thickness does not affect and is selected for reasons of manufacturing convenience.
В прототипе для управления напряжения переключения используется различная стехиометрия пленки, меняют соотношение НfO2 и SiO2, что уменьшает диэлектрическую проницаемость подзатворного диэлектрика и требует одновременного осаждения НfO2 и SiO2, что в случае атомного послойного осаждения (текущего технологического процесса в современной микроэлектронной промышленности) требует использования 4-х прекурсоров вместо 2-х в случае нанесения только пленки НfO2. В то время как в предлагаемом изобретении изменяют содержание кислорода в пленке оскида гафния - это позволяет сохранить диэлектрическую проницаемость пленки подзатворного диэлектрика на уроне диэлектрической проницаемости НfO2 - это позволяет делать физическую толщину диэлектрика больше, а следовательно, уменьшать уровень утечек через затвор, без потери емкости МОП-структуры - т.е. без потери скорости срабатывания транзистора.In the prototype, different stoichiometry of the film is used to control the switching voltage, the ratio of HfO 2 and SiO 2 is changed, which reduces the dielectric constant of the gate dielectric and requires the simultaneous deposition of HfO 2 and SiO 2 , which in the case of atomic layer-by-layer deposition (current technological process in the modern microelectronic industry) requires the use of 4 precursors instead of 2 in the case of applying only the HfO 2 film. While in the present invention the oxygen content in the hafnium oxide film is changed - this allows you to maintain the dielectric constant of the gate dielectric film at the damage of the permittivity HfO 2 - this allows you to make the physical thickness of the dielectric larger, and therefore, reduce the level of leakage through the gate, without loss of capacity MOS structures - i.e. without loss of the response speed of the transistor.
Таким образом данный способ позволяет управлять напряжением переключения полевого транзистора любого типа с помощью предварительной подготовки поверхности подзатворного диэлектрика перед осаждением на нее металлического затвора, при этом улучшаются параметры транзистора - уменьшается ток утечек и увеличивается скорость срабатывания.Thus, this method allows you to control the switching voltage of a field effect transistor of any type using preliminary preparation of the gate dielectric surface before a metal gate is deposited on it, while the parameters of the transistor are improved - the leakage current decreases and the response speed increases.
Таким образом, данное изобретение позволило управлять напряжением переключения полевого транзистора любого типа, как n-типа, так и p-типа, тогда как в прототипе управляют напряжением переключения полевого транзистора только для p-типа.Thus, this invention made it possible to control the switching voltage of a field effect transistor of any type, both n-type and p-type, while in the prototype, the switching voltage of a field effect transistor is only for p-type.
Предлагаемый способ позволяет уменьшить напряжение переключения полевого транзистора n-типа и p-типа, используя для этого предварительную подготовку поверхности подзатворного диэлектрика перед осаждением на нее металлического затвора.The proposed method allows to reduce the switching voltage of an n-type and p-type field effect transistor, using preliminary preparation of the gate dielectric surface before depositing a metal gate on it.
Claims (21)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| RU2008139703/28A RU2393586C1 (en) | 2008-10-06 | 2008-10-06 | Method of field cmos transistor formation using dielectrics based on metal oxides with high inductive capacity rate and metal gates (versions) |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| RU2008139703/28A RU2393586C1 (en) | 2008-10-06 | 2008-10-06 | Method of field cmos transistor formation using dielectrics based on metal oxides with high inductive capacity rate and metal gates (versions) |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| RU2393586C1 true RU2393586C1 (en) | 2010-06-27 |
Family
ID=42683809
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| RU2008139703/28A RU2393586C1 (en) | 2008-10-06 | 2008-10-06 | Method of field cmos transistor formation using dielectrics based on metal oxides with high inductive capacity rate and metal gates (versions) |
Country Status (1)
| Country | Link |
|---|---|
| RU (1) | RU2393586C1 (en) |
-
2008
- 2008-10-06 RU RU2008139703/28A patent/RU2393586C1/en not_active IP Right Cessation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6982230B2 (en) | Deposition of hafnium oxide and/or zirconium oxide and fabrication of passivated electronic structures | |
| JP5214667B2 (en) | MOS transistor | |
| TWI278918B (en) | High K dielectric film and method for making | |
| TWI392022B (en) | Semiconductor device manufacturing apparatus and method | |
| Kim et al. | Characteristics of ZrO2 gate dielectric deposited using Zr t–butoxide and Zr (NEt2) 4 precursors by plasma enhanced atomic layer deposition method | |
| US20080164581A1 (en) | Electronic device and process for manufacturing the same | |
| KR101206144B1 (en) | Method of making a nitrided gate dielectric | |
| US20090294876A1 (en) | Method for deposition of an ultra-thin electropositive metal-containing cap layer | |
| US8138076B2 (en) | MOSFETs having stacked metal gate electrodes and method | |
| US20030109114A1 (en) | Method for forming insulative film, a semiconductor device and method for manufacturing the same | |
| US6825538B2 (en) | Semiconductor device using an insulating layer having a seed layer | |
| Xie et al. | High mobility high-k/Ge pMOSFETs with 1 nm EOT-new concept on interface engineering and interface characterization | |
| EP2277193A1 (en) | Gate structure for field effect transistor | |
| US7944004B2 (en) | Multiple thickness and/or composition high-K gate dielectrics and methods of making thereof | |
| WO2004107451A1 (en) | Semiconductor device fitted with mis type field-effect transistor, process for producing the same and method of forming metal oxide film | |
| Tan | Control of interface traps in HfO 2 gate dielectric on silicon | |
| US7141857B2 (en) | Semiconductor structures and methods of fabricating semiconductor structures comprising hafnium oxide modified with lanthanum, a lanthanide-series metal, or a combination thereof | |
| US7713826B2 (en) | Method of manufacturing semiconductor device | |
| RU2393586C1 (en) | Method of field cmos transistor formation using dielectrics based on metal oxides with high inductive capacity rate and metal gates (versions) | |
| Jagannathan et al. | Methodology of ALD HfO2 High-κ Gate Dielectric Optimization by Cyclic Depositions and Anneals | |
| CN106531785A (en) | La-base medium material high-K metal gate structure based on Ge substrate, and preparation method | |
| KR100621542B1 (en) | Dielectric multilayer of microelectronic device and fabricating method the same | |
| KR20120089147A (en) | Manufacturing method of semiconductor device | |
| Choi et al. | Dual layer SrTiO3/HfO2 gate dielectric for aggressively scaled band-edge nMOS devices | |
| KR20220164300A (en) | Method of manufacturing Dielectric Film |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | The patent is invalid due to non-payment of fees |
Effective date: 20111007 |
|
| PD4A | Correction of name of patent owner | ||
| NF4A | Reinstatement of patent |
Effective date: 20141120 |
|
| MM4A | The patent is invalid due to non-payment of fees |
Effective date: 20171007 |