RU2382504C1 - Device for encrypting and decrypting formalised messages with hashing function - Google Patents

Device for encrypting and decrypting formalised messages with hashing function Download PDF

Info

Publication number
RU2382504C1
RU2382504C1 RU2008127082/09A RU2008127082A RU2382504C1 RU 2382504 C1 RU2382504 C1 RU 2382504C1 RU 2008127082/09 A RU2008127082/09 A RU 2008127082/09A RU 2008127082 A RU2008127082 A RU 2008127082A RU 2382504 C1 RU2382504 C1 RU 2382504C1
Authority
RU
Russia
Prior art keywords
input
block
output
memory module
cryptogram
Prior art date
Application number
RU2008127082/09A
Other languages
Russian (ru)
Inventor
Виктор Алексеевич Гриднев (RU)
Виктор Алексеевич Гриднев
Original Assignee
Государственное образовательное учреждение Высшего профессионального образования "Тамбовский государственный технический университет" ГОУ ВПО "ТГТУ"
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Государственное образовательное учреждение Высшего профессионального образования "Тамбовский государственный технический университет" ГОУ ВПО "ТГТУ" filed Critical Государственное образовательное учреждение Высшего профессионального образования "Тамбовский государственный технический университет" ГОУ ВПО "ТГТУ"
Priority to RU2008127082/09A priority Critical patent/RU2382504C1/en
Application granted granted Critical
Publication of RU2382504C1 publication Critical patent/RU2382504C1/en

Links

Images

Abstract

FIELD: physics; communication.
SUBSTANCE: invention relates to electrical communication, and more specifically to transmission of encrypted formalised messages. The technical outcome is achieved due to that, in the device for encrypting and decrypting formalised messages with a hashing function, which includes transmission and reception units a digest is obtained in the transmission unit via iterative cryptogram hashing using the Winternitz method, where the digest corresponds to the cryptogram. The digest is linked to the cryptogram in the memory module of the cryptogram. The combination of the digest and the cryptogram is then transmitted over a direct communication channel. Further, in the reception unit the received digest is recorded into a digest selection unit. The digest which corresponds to the received cryptogram is then calculated through iterative hashing of units of the received cryptogram identical to the analogous process in the transmission unit. The obtained digest is then compared with the received digest. If the digests coincide, the received message is sent to the output of the device, otherwise a "query" signal is generated and sent to the transmitting unit over a return channel for repetition of the cryptogram in which an error or modification was detected.
EFFECT: increased reliability of transmitting formalised messages over transmission channels with noise and protection against falsified data entry protection.
3 dwg

Description

Предлагаемое изобретение относится к области электросвязи, а именно к передаче зашифрованных формализованных сообщений, и может найти применение в системах передачи телеграфной, факсимильной, командно-кодовой и других видов конфиденциальной информации, в которых объем сообщения известен до начала его передачи.The present invention relates to the field of telecommunications, namely to the transmission of encrypted formalized messages, and may find application in transmission systems of telegraph, facsimile, command-code and other types of confidential information in which the message volume is known before transmission begins.

Наиболее близким по своей технической сущности к предлагаемому устройству является устройство шифрования и дешифрования сообщений хэширующей функцией, описанное в патенте США 5483598, МПК6 Н04L 9/20 от 09.01.96 г. Устройство-прототип состоит из передающего и приемного узлов. Передающий узел включает модуль памяти сообщения, модуль памяти секретного ключа, модуль памяти стартового блока, модуль памяти предыдущего хэшированного блока, модуль памяти блока криптограмм, блок коммутации, блок хэширования и сумматор по модулю два. Приемный узел включает модуль памяти принятой криптограммы, модуль памяти секретного ключа, модуль памяти стартового блока, модуль памяти предыдущего хэшированного блока, блок коммутации, блок хэширования и сумматор по модулю два. В передающем узле вход модуля памяти сообщения является входом устройства, первый вход блока хэширования подключен к выходу модуля памяти секретного ключа, а второй вход блока хэширования соединен с выходом блока коммутации, первый вход которого подключен к выходу модуля памяти стартового блока, а второй вход подключен к выходу модуля памяти предыдущего хэшированного блока, выход модуля памяти сообщения соединен с первым входом сумматора по модулю два, выход блока хэширования соединен со вторым входом сумматора по модулю два и с входом модуля памяти предыдущего хэшированного блока, выход сумматора по модулю два соединен с входом модуля памяти криптограмм, выход модуля памяти криптограмм соединен с входом канала связи. В приемном узле вход модуля памяти принятой криптограммы соединен с выходом канала связи, выход модуля памяти принятой криптограммы соединен с первым входом сумматора по модулю два, выход модуля памяти стартового блока соединен с первым входом блока коммутации, второй вход блока коммутации соединен с выходом модуля памяти предыдущего хэшированного блока, выход блока коммутации соединен с первым входом блока хэширования, второй вход блока хэширования соединен с выходом модуля памяти секретного ключа, выход блока хэширования соединен со вторым входом сумматора по модулю два и с входом модуля памяти предыдущего хэшированного блока, выход сумматора по модулю два является выходом устройства.The closest in technical essence to the proposed device is a message encryption and decryption device with a hashing function, described in US patent 5483598, IPC6 H04L 9/20 dated 01/09/96. The prototype device consists of transmitting and receiving nodes. The transmitting node includes a message memory module, a secret key memory module, a start block memory module, a previous hashed block memory module, a cryptogram block memory module, a switching block, a hash block, and an adder modulo two. The receiving node includes a received cryptogram memory module, a secret key memory module, a start block memory module, a previous hashed block memory module, a switching block, a hash block, and an adder modulo two. In the transmitting node, the input of the message memory module is the input of the device, the first input of the hash block is connected to the output of the secret key memory module, and the second input of the hash block is connected to the output of the switching block, the first input of which is connected to the output of the start block memory module, and the second input is connected to the output of the memory module of the previous hashed block, the output of the message memory module is connected to the first input of the adder modulo two, the output of the hash block is connected to the second input of the adder modulo two and to the input the memory module of the previous hashed block, the output of the adder modulo two is connected to the input of the cryptogram memory module, the output of the cryptogram memory module is connected to the input of the communication channel. At the receiving node, the input of the received cryptogram memory module is connected to the output of the communication channel, the output of the received cryptogram memory module is connected to the first adder modulo two, the output of the start block memory module is connected to the first input of the switching unit, the second input of the switching unit is connected to the output of the previous memory module the hashed block, the output of the switching block is connected to the first input of the hash block, the second input of the hash block is connected to the output of the secret key memory module, the output of the hash block is connected to second input modulo two adder and to the input of a previous memory module hashed unit, an output modulo two adder is an output device.

Недостатком устройства-прототипа является низкая достоверность передачи по каналам связи с помехами.The disadvantage of the prototype device is the low reliability of transmission over communication channels with interference.

Сущность изобретения заключается в том, что в передающий узел дополнительно введены второй и третий блоки коммутации, второй модуль памяти стартового блока, второй блок хэширования, модуль памяти предыдущего хэшированного блока криптограммы, а в приемный узел дополнительно введены модуль памяти принятого сообщения, блок выделения дайджеста, блок сравнения дайджестов, второй и третий блоки коммутации, второй модуль памяти стартового блока, второй блок хэширования, модуль памяти предыдущего хэшированного блока криптограммы. В передающем узле второй вход модуля памяти криптограммы соединен с выходом обратного канала связи, третий вход модуля памяти криптограммы соединен с выходом третьего блока коммутации, первый вход второго блока хэширования соединен с выходом сумматора по модулю два, второй вход второго блока хэширования соединен с выходом второго блока коммутации, выход модуля памяти криптограммы соединен с входом прямого канала связи, первый вход второго блока коммутации соединен с выходом модуля памяти предыдущего хэшированного блока криптограммы, второй вход второго блока коммутации соединен с выходом второго модуля памяти стартового блока, выход второго блока хэширования соединен с входом третьего блока коммутации и с входом модуля памяти предыдущего хэшированного блока криптограммы.The essence of the invention lies in the fact that the second and third switching blocks, the second memory module of the start block, the second hash block, the memory module of the previous hashed cryptogram block are additionally introduced into the transmitting node, and the memory module of the received message, the digest allocation block are additionally introduced digest comparison block, second and third switching blocks, second memory module of the starting block, second hash block, memory module of the previous hashed cryptogram block. In the transmitting node, the second input of the cryptogram memory module is connected to the output of the reverse communication channel, the third input of the cryptogram memory module is connected to the output of the third switching block, the first input of the second hash block is connected to the output of the adder modulo two, the second input of the second hash block is connected to the output of the second block switching, the output of the cryptogram memory module is connected to the input of the direct communication channel, the first input of the second switching unit is connected to the output of the memory module of the previous hashed cryptogram block, the second input of the second switching unit is connected to the output of the second memory module of the starting block, the output of the second hash block is connected to the input of the third switching unit and to the input of the memory module of the previous hashed cryptogram block.

Структурная схема передающего узла предлагаемого устройства приведена на фиг.1.The structural diagram of the transmitting node of the proposed device is shown in figure 1.

В приемном узле вход блока выделения дайджеста соединен с выходом прямого канала связи, выход блока выделения дайджеста соединен с первым входом блока сравнения дайджестов, второй вход блока сравнения дайджестов соединен с выходом третьего блока коммутации, первый вход модуля памяти принятого сообщения соединен с выходом сумматора по модулю два, первый выход блока сравнения дайджестов соединен с входом обратного канала связи, второй выход блока сравнения дайджестов соединен со вторым входом модуля памяти принятого сообщения, первый вход второго блока коммутации соединен с выходом второго модуля памяти стартового блока, второй вход второго блока коммутации соединен с выходом модуля памяти предыдущего хэшированного блока криптограммы, выход второго блока коммутации соединен с первым входом второго блока хэширования, второй вход второго блока хэширования соединен с выходом модуля памяти принятой криптограммы, выход второго блока хэширования соединен с входом третьего блока коммутации и с входом модуля памяти предыдущего хэшированного блока криптограммы, выход модуля памяти принятого сообщения является выходом устройства. Структурная схема приемного узла приведена на фиг.2.At the receiving node, the input of the digest allocation unit is connected to the output of the direct communication channel, the output of the digest allocation unit is connected to the first input of the digest comparison unit, the second input of the digest comparison unit is connected to the output of the third switching unit, the first input of the received message memory module is connected to the output of the adder modulo two, the first output of the digest comparison unit is connected to the input of the reverse communication channel, the second output of the digest comparison unit is connected to the second input of the received message memory module, the first One of the second switching unit is connected to the output of the second memory module of the starting block, the second input of the second switching unit is connected to the output of the memory module of the previous hashed cryptogram block, the output of the second switching unit is connected to the first input of the second hashing unit, the second input of the second hashing unit is connected to the output of the memory module the received cryptogram, the output of the second hash block is connected to the input of the third switching block and to the input of the memory module of the previous hashed cryptogram block, the mode output A memory of the received message is an output device. The block diagram of the receiving node is shown in figure 2.

Устройство работает следующим образом. Предварительно формируются секретный ключ, который записывается в модули памяти секретного ключа (4, 19), и стартовый блок, который записывается в первые и вторые модули памяти стартовых блоков передающего и приемного узлов (6, 8, 21, 23). Передаваемое сообщение, представленное в виде последовательного двоичного кода, поступает на вход модуля памяти сообщения (1), который разбивает его на N блоков фиксированной длины n, при необходимости дополняя последний блок до требуемой длины n путем добавления нулевых символов. По сигналам управления (на структурной схеме не показаны) информационные блоки последовательно поступают на вход сумматора по модулю два (2). Одновременно секретный ключ и стартовый блок поступают на вход первого блока хэширования (5, 20), который преобразует их по функции хэширования, например, используя функцию хэширования на основе возведения в степень примитивного элемента поля Галуа по модулям простых чисел p и g.The device operates as follows. The secret key is preliminarily formed, which is recorded in the secret key memory modules (4, 19), and the start block, which is written in the first and second memory modules of the start blocks of the transmitting and receiving nodes (6, 8, 21, 23). The transmitted message, presented in the form of a serial binary code, is input to the message memory module (1), which splits it into N blocks of fixed length n, supplementing the last block with the required length n, if necessary, by adding null characters. According to the control signals (not shown in the structural diagram), the information blocks are sequentially fed to the input of the adder modulo two (2). At the same time, the secret key and the start block are input to the first hash block (5, 20), which converts them into a hash function, for example, using a hash function based on raising to a power a primitive element of the Galois field with respect to the moduli of primes p and g.

Математически процесс хэширования можно описать как вычисление функции секретного ключа К и предыдущего хэшированного блока Hi-1 Mathematically, the hashing process can be described as calculating the function of the secret key K and the previous hashed block H i-1

Hi=f(Ki, Hi-1)H i = f (K i , H i-1 )

На первом шаге, при i=1, Н0 является стартовым боком.In the first step, for i = 1, H 0 is the starting side.

Получаемый в результате такого преобразования хэш-код поступает на второй вход сумматора по модулю два, где происходит его поэлементное суммирование с информационным блоком. Зашифрованное таким образом сообщение поступает на вход модуля памяти криптограммы и запоминается. Одновременно блоки криптограммы с выхода сумматора по модулю два поступают на второй блок хэширования (11), где путем их итерационного хэширования получается дайджест криптограммы, равный длине одного блока. Процесс итерационного хэширования методом Уинтерница поясняется фиг.3. Математически этот процесс хэширования можно описать как вычисление функции блока криптограммы Еi и предыдущего хэшированного блока Hi-1.The resulting hash code is fed to the second input of the adder modulo two, where it is element-wise summed with the information block. The message encrypted in this way is fed to the input of the cryptogram memory module and stored. At the same time, the cryptogram blocks from the output of the adder modulo two go to the second hash block (11), where by iteratively hashing the cryptogram digest equal to the length of one block is obtained. The process of iterative hashing by the Winternitz method is illustrated in FIG. Mathematically, this hashing process can be described as calculating the function of the cryptogram block E i and the previous hashed block H i-1 .

Hi=f(Ei, Hi-1).H i = f (E i , H i-1 ).

Первые (9, 24) и вторые (10, 25) блоки коммутации предназначены для подключения на вход соответствующих блоков хэширования стартового блока при первой итерации или предыдущего хэшированного блока при последующих итерациях. Третьи блоки коммутации (7, 22) предназначены для подключения выхода второго блока хэширования к модулю памяти криптограммы или к блоку сравнения дайджестов только на последней итерации хэширования.The first (9, 24) and second (10, 25) switching blocks are designed to connect to the input of the corresponding hash blocks of the start block during the first iteration or the previous hashed block in subsequent iterations. The third switching blocks (7, 22) are designed to connect the output of the second hash block to the cryptogram memory module or to the digest comparison block only at the last hash iteration.

Количество итераций хэширования равно количеству блоков, на которые разбивается сообщение. При выборе хэш-функции, стойкой к образованию коллизий, получается дайджест, соответствующий криптограмме. Любая модификация криптограммы приведет к изменению дайджеста.The number of hash iterations is equal to the number of blocks into which the message is split. When choosing a hash function resistant to the formation of collisions, a digest corresponding to the cryptogram is obtained. Any modification of the cryptogram will lead to a change in the digest.

В модуле памяти криптограммы (3) происходит присоединение дайджеста к криптограмме, запоминание этой комбинации и передача ее по прямому каналу связи.In the cryptogram memory module (3), a digest is attached to the cryptogram, this combination is memorized and transmitted via a direct communication channel.

Принятая комбинация криптограммы и дайджеста поступает на приемный узел, где разделяется. Криптограмма записывается в модуль памяти криптограммы (16), а дайджест - в блок выделения дайджеста (14). Криптограмма последовательным кодом поступает на сумматор по модулю два (17), где путем ее поэлементного суммирования с хэш-кодом, идентичным, синхронным и синфазным с хэш-кодом шифрования, происходит дешифрование. Одновременно блоки криптограммы поступают на вход второго блока хэширования (26), где путем их итерационного хэширования, идентичным аналогичному процессу в передающем узле, получается дайджест криптограммы. Дешифрованное сообщение записывается в модуль памяти принятого сообщения (18) и запоминается, а полученный дайджест поступает на второй вход блока сравнения дайджестов. При совпадении дайджестов принятое сообщение поступает на выход устройства, а при их несовпадении формируется сигнал «запрос», который по обратному каналу связи поступает в передающий узел для повтора криптограммы, в которой обнаружена ошибка или модификация.The accepted combination of cryptogram and digest arrives at the receiving node, where it is split. The cryptogram is written to the cryptogram memory module (16), and the digest is written to the digest allocation unit (14). The cryptogram is transmitted by a sequential code to the adder modulo two (17), where by its element-wise summation with a hash code identical, synchronous and in-phase with the encryption hash code, decryption takes place. At the same time, the blocks of the cryptogram are fed to the input of the second hash block (26), where by iteratively hashing them identical to the similar process in the transmitting node, the digest of the cryptogram is obtained. The decrypted message is recorded in the memory module of the received message (18) and stored, and the received digest is fed to the second input of the digest comparison unit. When the digests match, the received message is sent to the device output, and when they do not match, a “request” signal is generated, which is sent to the transmitting node via the reverse communication channel to repeat the cryptogram in which an error or modification is detected.

Все элементы предлагаемого устройства могут быть реализованы на современной элементной базе,All elements of the proposed device can be implemented on a modern element base,

Технико-экономический эффект от использования данного устройства заключается в повышении достоверности передачи формализованных сообщений по каналам связи с помехами и имитозащита.The technical and economic effect of using this device is to increase the reliability of the transmission of formalized messages through communication channels with interference and imitation protection.

Claims (1)

Устройство шифрования и дешифрования формализованных сообщений хэширующей функцией, включающее передающий и приемный узлы, передающий узел включает модуль памяти сообщения, модуль памяти секретного ключа, модуль памяти стартового блока, модуль памяти предыдущего хэшированного блока, модуль памяти блока криптограмм, блок коммутации, блок хэширования и сумматор по модулю два, приемный узел включает модуль памяти принятой криптограммы, модуль памяти секретного ключа, модуль памяти стартового блока, модуль памяти предыдущего хэшированного блока, блок коммутации, блок хэширования и сумматор по модулю два, причем в передающем узле вход модуля памяти сообщения является входом устройства, первый вход блока хэширования подключен к выходу модуля памяти секретного ключа, а второй вход блока хэширования соединен с выходом блока коммутации, первый вход которого подключен к выходу модуля памяти стартового блока, а второй вход подключен к выходу модуля памяти предыдущего хэшированного блока, выход модуля памяти сообщения соединен с первым входом сумматора по модулю два, выход блока хэширования соединен со вторым входом сумматора по модулю два и с входом модуля памяти предыдущего хэшированного блока, выход сумматора по модулю два соединен с входом модуля памяти криптограмм, выход модуля памяти криптограмм соединен с входом канала связи, в приемном узле вход модуля памяти принятой криптограммы соединен с выходом канала связи, выход модуля памяти принятой криптограммы соединен с первым входом сумматора по модулю два, выход модуля памяти стартового блока соединен с первым входом блока коммутации, второй вход блока коммутации соединен с выходом модуля памяти предыдущего хэшированного блока, выход блока коммутации соединен с первым входом блока хэширования, второй вход блока хэширования соединен с выходом модуля памяти секретного ключа, выход блока хэширования соединен со вторым входом сумматора по модулю два и с входом модуля памяти предыдущего хэшированного блока, выход сумматора по модулю два является выходом устройства, отличающееся тем, что в передающий узел дополнительно введены второй и третий блоки коммутации, второй модуль памяти стартового блока, второй блок хэширования, модуль памяти предыдущего хэшированного блока криптограммы, а в приемный узел дополнительно введены модуль памяти принятого сообщения, блок выделения дайджеста, блок сравнения дайджестов, второй и третий блоки коммутации, второй модуль памяти стартового блока, второй блок хэширования, модуль памяти предыдущего хэшированного блока криптограммы, причем в передающем узле второй вход модуля памяти криптограммы соединен с выходом обратного канала связи, третий вход модуля памяти криптограммы соединен с выходом третьего блока коммутации, первый вход второго блока хэширования соединен с выходом сумматора по модулю два, второй вход второго блока хэширования соединен с выходом второго блока коммутации, выход модуля памяти криптограммы соединен с входом прямого канала связи, первый вход второго блока коммутации соединен с выходом модуля памяти предыдущего хэшированного блока криптограммы, второй вход второго блока коммутации соединен с выходом второго модуля памяти стартового блока, выход второго блока хэширования соединен с входом третьего блока коммутации и с входом модуля памяти предыдущего хэшированного блока криптограммы, в приемном узле вход блока выделения дайджеста соединен с выходом прямого канала связи, выход блока выделения дайджеста соединен с первым входом блока сравнения дайджестов, второй вход блока сравнения дайджестов соединен с выходом третьего блока коммутации, первый вход модуля памяти принятого сообщения соединен с выходом сумматора по модулю два, первый выход блока сравнения дайджестов соединен с входом обратного канала связи, второй выход блока сравнения дайджестов соединен со вторым входом модуля памяти принятого сообщения, первый вход второго блока коммутации соединен с выходом второго модуля памяти стартового блока, второй вход второго блока коммутации соединен с выходом модуля памяти предыдущего хэшированного блока криптограммы, выход второго блока коммутации соединен с первым входом второго блока хэширования, второй вход второго блока хэширования соединен с выходом модуля памяти принятой криптограммы, выход второго блока хэширования соединен с входом третьего блока коммутации и с входом модуля памяти предыдущего хэшированного блока криптограммы, выход модуля памяти принятого сообщения является выходом устройства. A formalized message encryption and decryption device with a hash function, including transmitting and receiving nodes, a transmitting node includes a message memory module, secret key memory module, start block memory module, previous hashed block memory module, cryptogram block memory module, switching block, hash block, and adder modulo two, the receiving node includes a memory module of the received cryptogram, a secret key memory module, a start block memory module, the previous hashed memory module of the first block, the switching block, the hash block and the adder modulo two, moreover, in the transmitting node, the input of the message memory module is the input of the device, the first input of the hash block is connected to the output of the secret key memory module, and the second input of the hash block is connected to the output of the switching block, the first the input of which is connected to the output of the memory module of the start block, and the second input is connected to the output of the memory module of the previous hashed block, the output of the message memory module is connected to the first input of the adder modulo two, the output is bl the hash module is connected to the second input of the adder modulo two and to the input of the memory module of the previous hashed block, the output of the adder modulo two is connected to the input of the cryptogram memory module, the output of the cryptogram memory module is connected to the input of the communication channel, the input of the received cryptogram memory module is connected to the input node with the output of the communication channel, the output of the memory module of the received cryptogram is connected to the first input of the adder modulo two, the output of the memory module of the start block is connected to the first input of the switching unit, the second input of the block switching is connected to the output of the memory module of the previous hashed block, the output of the switching block is connected to the first input of the hash block, the second input of the hash block is connected to the output of the secret key memory module, the output of the hash block is connected to the second input of the adder modulo two and to the input of the previous hashed memory module unit, the output of the adder modulo two is the output of the device, characterized in that the second and third switching units are additionally introduced into the transmitting node, the second memory module is started of the second block, a second hash block, a memory module of the previous hashed cryptogram block, and a received message memory module, a digest allocation block, a digest comparison block, a second and third switching blocks, a second start block memory module, a second hash block, a module are added to the receiving node the memory of the previous hashed cryptogram block, and in the transmitting node, the second input of the cryptogram memory module is connected to the output of the reverse communication channel, the third input of the cryptogram memory module is connected to the output of the third switching unit, the first input of the second hash unit is connected modulo two to the output of the adder, the second input of the second hash unit is connected to the output of the second switching unit, the output of the cryptogram memory module is connected to the input of the direct communication channel, the first input of the second switching unit is connected to the output of the module memory of the previous hashed cryptogram block, the second input of the second switching block is connected to the output of the second memory module of the starting block, the output of the second hash block is connected to the input of the tre of the third switching unit and with the input of the memory module of the previous hashed cryptogram block, in the receiving node the input of the digest allocation unit is connected to the output of the direct communication channel, the output of the digest allocation unit is connected to the first input of the digest comparison unit, the second input of the digest comparison unit is connected to the output of the third switching unit , the first input of the received message memory module is connected modulo two to the adder output, the first output of the digest comparison unit is connected to the input of the reverse communication channel, the second output is bl A digest comparison is connected to the second input of the received message memory module, the first input of the second switching unit is connected to the output of the second memory module of the starting block, the second input of the second switching unit is connected to the output of the memory module of the previous hashed cryptogram block, the output of the second switching unit is connected to the first input of the second hash block, the second input of the second hash block is connected to the output of the received cryptogram memory module, the output of the second hash block is connected to the input of the third block and a switching module to an input of memory hashed previous block cryptogram output memory module received message is an output device.
RU2008127082/09A 2008-07-03 2008-07-03 Device for encrypting and decrypting formalised messages with hashing function RU2382504C1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
RU2008127082/09A RU2382504C1 (en) 2008-07-03 2008-07-03 Device for encrypting and decrypting formalised messages with hashing function

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
RU2008127082/09A RU2382504C1 (en) 2008-07-03 2008-07-03 Device for encrypting and decrypting formalised messages with hashing function

Publications (1)

Publication Number Publication Date
RU2382504C1 true RU2382504C1 (en) 2010-02-20

Family

ID=42127244

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2008127082/09A RU2382504C1 (en) 2008-07-03 2008-07-03 Device for encrypting and decrypting formalised messages with hashing function

Country Status (1)

Country Link
RU (1) RU2382504C1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2459276C1 (en) * 2011-08-12 2012-08-20 Николай Андреевич Молдовян Method for coding of m message represented as multidigit binary number
RU2730397C2 (en) * 2019-01-23 2020-08-21 Федеральное государственное бюджетное образовательное учреждение высшего образования "Тамбовский государственный технический университет" (ФГБОУ ВО "ТГТУ") Device for encrypted transmission of messages with short aging time of information

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2459276C1 (en) * 2011-08-12 2012-08-20 Николай Андреевич Молдовян Method for coding of m message represented as multidigit binary number
RU2730397C2 (en) * 2019-01-23 2020-08-21 Федеральное государственное бюджетное образовательное учреждение высшего образования "Тамбовский государственный технический университет" (ФГБОУ ВО "ТГТУ") Device for encrypted transmission of messages with short aging time of information

Similar Documents

Publication Publication Date Title
US10536269B2 (en) Method and system for authentication and preserving the integrity of communication, secured by secret sharing
US20200259647A1 (en) Quantum-augmentable hybrid encryption system and method
EP3709563A1 (en) Secure key agreement with non-trusted devices
CN109450640B (en) SM 2-based two-party signature method and system
US8213616B2 (en) Systems and methods for providing opportunistic security for physical communication channels
CN104901935A (en) Bilateral authentication and data interaction security protection method based on CPK (Combined Public Key Cryptosystem)
Buchmann et al. Post-quantum cryptography
EP3921971A1 (en) End-to-end double-ratchet encryption with epoch key exchange
Wu et al. Channel-based dynamic key generation for physical layer security in OFDM-PON systems
CA2819211C (en) Data encryption
Clarke et al. Cryptanalysis of the dragonfly key exchange protocol
US20200015078A1 (en) Efficient and secure distributed signing protocol for mobile devices in wireless networks
Kwant et al. Lattice klepto: Turning post-quantum crypto against itself
Dubrova et al. CRC-based message authentication for 5G mobile technology
US11563566B2 (en) Key splitting
RU2295199C1 (en) Method for generation of encryption/decryption key
Mihaljević et al. An approach for stream ciphers design based on joint computing over random and secret data
CN108809996B (en) Integrity auditing method for duplicate deletion stored data with different popularity
RU2382504C1 (en) Device for encrypting and decrypting formalised messages with hashing function
Hwang et al. Robust stream‐cipher mode of authenticated encryption for secure communication in wireless sensor network
CN112948867A (en) Method and device for generating and decrypting encrypted message and electronic equipment
Wang et al. Mutual anonymous communications: a new covert channel based on splitting tree MAC
CN113849831A (en) Two-party collaborative signature and decryption method and system based on SM2 algorithm
RU2314647C2 (en) Device for transmitting and receiving formalized messages
RU2183051C2 (en) Process of formation of encryption/decryption key

Legal Events

Date Code Title Description
MM4A The patent is invalid due to non-payment of fees

Effective date: 20100704