RU2325728C1 - Reading device with time delay and accumulation of multi-element ir photoreceiver signals - Google Patents
Reading device with time delay and accumulation of multi-element ir photoreceiver signals Download PDFInfo
- Publication number
- RU2325728C1 RU2325728C1 RU2006127266/28A RU2006127266A RU2325728C1 RU 2325728 C1 RU2325728 C1 RU 2325728C1 RU 2006127266/28 A RU2006127266/28 A RU 2006127266/28A RU 2006127266 A RU2006127266 A RU 2006127266A RU 2325728 C1 RU2325728 C1 RU 2325728C1
- Authority
- RU
- Russia
- Prior art keywords
- additional
- output
- transistors
- switching
- sources
- Prior art date
Links
Images
Landscapes
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
Description
Изобретение относится к системам приема оптической информации с многоэлементных приемников и ее обработки средствами интегральной микроэлектроники.The invention relates to systems for receiving optical information from multi-element receivers and its processing by means of integrated microelectronics.
Детекторы ИК излучения на материалах с большой квантовой эффективностью отличаются большой темновой и фоновой составляющей фототока (десятки и сотни наноампер), что требует значительных зарядовых емкостей (более 5 пФ) схем считывания. которые могли бы интегрировать фототок детекторов без переполнения в течение заданного времени. В ВЗН схемах емкость должна быть увеличена в n раз, где n - количество каскадов ВЗН, что делает проблематичным топологическое размещение таких емкостей на кристалле микросхемы и, тем самым, ограничивает количество каскадов ВЗН. С другой стороны, например, в низкофоновых ФПУ с малым аппертурным углом или в ФПУ, у которых в устройствах ввода из входного тока удаляется его фоновая и темновая составляющие, и сигнал чрезвычайно мал (менее 0,1 нА), для обнаружения низкоконтрастных объектов требуются большие коэффициенты преобразования заряда в напряжение, а следовательно, использование емкостей малой величины (менее 0,1 пФ). В КМДП ВЗН схемах паразитная емкость межсоединений таких емкостей становится сравнимой с самими емкостями, что ограничивает коэффициент преобразования и предельные обнаружительные параметры ФПУ в целом.IR radiation detectors on materials with high quantum efficiency are distinguished by a large dark and background component of the photocurrent (tens and hundreds of nanoamperes), which requires significant charge capacitances (more than 5 pF) of readout schemes. which could integrate the photocurrent of detectors without overflow for a given time. In VZN schemes, the capacity should be increased n times, where n is the number of VZN cascades, which makes the topological placement of such capacities on the chip chip problematic and, therefore, limits the number of VZN cascades. On the other hand, for example, in low-background FPUs with a small aperture angle or in FPUs where the background and dark components are removed from the input current in the input devices and the signal is extremely small (less than 0.1 nA), large low-contrast objects are required to detect conversion factors of charge into voltage, and therefore, the use of capacitors of small size (less than 0.1 pF). In KMDP VZN schemes, the stray capacitance of the interconnects of such capacities becomes comparable with the capacitances themselves, which limits the conversion coefficient and the limiting detection parameters of the FPU as a whole.
Известно устройство считывания в ВЗН с многоэлементных ИК фотоприемников (Патент RU 2236064 С1, Н01L 27/14). Данное устройство, выполненное на полупроводниковой подложке, содержит n устройств ввода и устройство считывания с ВЗН, каждое устройство ввода содержит первый транзистор, исток которого соединен с выходом фотодетектора, затвор с выходом усилителя, вход которого соединен с истоком первого транзистора, сток которого соединен с первой обкладкой интегрирующей емкости, вторая обкладка которой соединена с полупроводниковой подложкой, первую, вторую,..., n-ю емкости выборок, вторые обкладки которых соединены с полупроводниковой подложкой, а первые обкладки соединены с истоками соответственно первого, второго,..., n-го выходного транзистора, стоки которых объединены и соединены с выходом устройства.A device for reading in WZN with multi-element IR photodetectors (Patent RU 2236064 C1, H01L 27/14) is known. This device, made on a semiconductor substrate, contains n input devices and a reader with VZN, each input device contains a first transistor, the source of which is connected to the output of the photodetector, the gate with the output of the amplifier, the input of which is connected to the source of the first transistor, the drain of which is connected to the first the lining of the integrating capacitance, the second lining of which is connected to the semiconductor substrate, the first, second, ..., nth capacitance of the samples, the second lining of which is connected to the semiconductor substrate, and ne The first plates are connected to the sources of the first, second, ..., n-th output transistors, the drains of which are combined and connected to the output of the device.
Недостаток такого устройства заключается в том, что емкость истоков транзисторов и шин, по которым происходит передача заряда, могут быть значительными, что ограничивает максимальный коэффициент преобразования заряда в напряжение. Кроме того, емкости интегрирования занимают значительную площадь микросхемы, что ограничивает количество каскадов ВЗН, а значит, и чувствительность.The disadvantage of this device is that the capacitance of the sources of transistors and buses through which the charge transfer can be significant, which limits the maximum coefficient of conversion of charge into voltage. In addition, the integration capacities occupy a significant area of the microcircuit, which limits the number of WZN stages, and, therefore, sensitivity.
Известно также устройство считывания с двумерных ИК фотоматриц с режимом ВЗН [B.Kim. at al. Novel concept of TDI readout circuit for LWIR detector, SPIE. Vol.4028, p.166, (2000)].A device for reading from two-dimensional IR photomatrixes with the WZN mode is also known [B.Kim. at al. Novel concept of TDI readout circuit for LWIR detector, SPIE. Vol. 4028, p. 166, (2000)].
Устройство считывания сигналов с ВЗН с многоэлементных ИК фотоприемников, выполненное на полупроводниковой подложке, содержащее n устройств ввода, где n - количество ВЗН каскадов, n устройств коммутации, (n+1) шин управления, (n+1) устройств выборок, каждое устройство ввода содержит первый транзистор, исток которого соединен с выходом фотодетектора, затвор с выходом усилителя, вход которого соединен с истоком первого транзистора, сток которого соединен с первой обкладкой интегрирующей емкости, вторая обкладка которой соединена с полупроводниковой подложкой, каждое устройство коммутации содержит первый, второй,..., (n+1) коммутационные транзисторы, истоки которых объединены и являются входом устройства коммутации, причем стоки i-х коммутационных транзисторов, где i от 1 до (n+1), из каждого устройства коммутации, объединены, а затворы первого, второго,..., (n+1) коммутационных транзисторов j-го устройства коммутации соединены соответственно с 1+(j-1), 2+(j-1),..., n, (n+1), 1, 2,..., (j-1)-й шиной управления, где j от 1 до n, в каждом устройстве выборок первые емкости выборок, одна обкладка которой соединена с подложкой, другая с истоком первого выходного транзистора, сток которого соединен с выходом устройства, затвор первого выходного транзистора первого, второго,..., (n+1) устройств выборок соединен соответственно с (n+1), первой, второй,..., n-й шинами управления.A device for reading signals from a WZN from multi-element IR photodetectors, made on a semiconductor substrate, containing n input devices, where n is the number of WZN cascades, n switching devices, (n + 1) control buses, (n + 1) sampling devices, each input device contains the first transistor, the source of which is connected to the output of the photodetector, the gate with the output of the amplifier, the input of which is connected to the source of the first transistor, the drain of which is connected to the first plate of the integrating capacitance, the second plate of which is connected to the semiconductor With a substrate, each switching device contains the first, second, ..., (n + 1) switching transistors, the sources of which are combined and are the input of the switching device, and the drains of the i-th switching transistors, where i is from 1 to (n + 1) , from each switching device, are combined, and the gates of the first, second, ..., (n + 1) switching transistors of the j-th switching device are connected respectively to 1+ (j-1), 2+ (j-1) ,. .., n, (n + 1), 1, 2, ..., (j-1) -th control bus, where j is from 1 to n, in each device of the samples are the first capacitance of samples, one lining of which is connected to a cross, another with the source of the first output transistor, the drain of which is connected to the output of the device, the gate of the first output transistor of the first, second, ..., (n + 1) sample devices is connected respectively to (n + 1), first, second, .. ., nth control buses.
Данное устройство является ближайшим к предлагаемому техническому решению.This device is the closest to the proposed technical solution.
Устройство работает следующим образом. При подаче последовательных, не пересекающихся во времени, равной длительности импульсов на шины управления, фототок от детекторов накапливается в интегрирующих емкостях, причем в каждой емкости суммирование фототока идет последовательно от первого до последнего детектора, чем и обеспечивается режим ВЗН.The device operates as follows. When applying sequential, not overlapping in time, equal to the duration of the pulses to the control buses, the photocurrent from the detectors is accumulated in the integrating capacities, and in each capacitance the photocurrent is added sequentially from the first to the last detector, which ensures the VZN mode.
Недостаток такого устройства заключается в том, что емкость истоков транзисторов и шин, по которым происходит передача заряда, могут быть значительными, что ограничивает максимальный коэффициент преобразования заряда в напряжение. Кроме того, емкости интегрирования занимают значительную площадь микросхемы, что ограничивает количество каскадов ВЗН, а значит, и чувствительность.The disadvantage of this device is that the capacitance of the sources of transistors and buses through which the charge transfer can be significant, which limits the maximum coefficient of conversion of charge into voltage. In addition, the integration capacities occupy a significant area of the microcircuit, which limits the number of WZN stages, and, therefore, sensitivity.
Техническим результатом изобретения является повышение чувствительности интегрального устройства считывания сигналов с ВЗН.The technical result of the invention is to increase the sensitivity of the integrated device for reading signals from WNV.
Технический результат достигается тем, что устройство считывания сигналов с ВЗН с многоэлементных ИК фотоприемников, выполненное на полупроводниковой подложке, содержащее n устройств ввода, где n - количество ВЗН каскадов, n устройств коммутации, (n+1) шин управления, (n+1) устройств выборок, каждое устройство ввода содержит первый транзистор, исток которого соединен с выходом фотодетектора, затвор с выходом усилителя, вход которого соединен с истоком первого транзистора, сток которого соединен с первой обкладкой интегрирующей емкости, вторая обкладка которой соединена с полупроводниковой подложкой, каждое устройство коммутации содержит первый, второй,..., (n+1) коммутационные транзисторы, истоки которых объединены и являются входом устройства коммутации, причем стоки i-х коммутационных транзисторов, где i от 1 до (n+1), из каждого устройства коммутации, объединены, а затворы первого, второго,..., (n+1) коммутационных транзисторов j-го устройства коммутации соединены соответственно с 1+(j-1), 2+(j-1),..., n, (n+1), 1, 2,..., (j-1)-й шиной управления, где j от 1 до n, в каждом устройстве выборок первые емкости выборок, одна обкладка которой соединена с подложкой, другая с истоком первого выходного транзистора, сток которого соединен с выходом устройства, затвор первого выходного транзистора первого, второго,..., (n+1) устройств выборок соединен соответственно с (n+1), первой, второй,..., n-ой шинами управления, отличающееся тем, что устройство содержит дополнительную шину управления сбросом, дополнительную шину напряжения сброса, в каждом устройстве ввода дополнительный транзистор сброса и повторитель напряжения, в каждом устройстве выборок n дополнительных коммутационных транзисторов, (n-1) дополнительных емкостей выборок, (n-1) дополнительных выходных транзисторов, причем исток дополнительного транзистора сброса устройства ввода соединен с дополнительной шиной напряжения сброса, его затвор с дополнительной шиной управления сбросом, а сток соединен, в каждом устройстве ввода, со стоком первого транзистора и входом повторителя напряжения, выход которого соединен с входом соответствующего устройства коммутации, в каждом устройстве выборок истоки первого, второго,..., n-го дополнительных коммутационных транзисторов объединены, их стоки соединены соответственно с истоками первого выходного транзистора и истоками второго, третьего,..., n-го дополнительных выходных транзисторов, стоки которых соединены с выходом устройства, одна обкладка второй, третьей,..., n-й дополнительных емкостей выборок соединены с подложкой, другие соединены соответственно с истоками второго, третьего,... n-го дополнительных выходных транзисторов, затворы которых соединены с затвором первого выходного транзистора, объединенные истоки дополнительных коммутационных транзисторов в первом, втором,..., (n+1) устройствах выборок соединены соответственно со стоками первого, второго,..., (n+1) коммутационных транзисторов первого устройства коммутации, затворы первого, второго,..., n-го дополнительных коммутационных транзисторов m-го устройства выборок соединены соответственно с m, (m+1),..., n, (n+1), 1, 2,..., (m-2) шинами управления, где m от 1 до (n+1).The technical result is achieved in that a device for reading signals from a WZN from multi-element IR photodetectors made on a semiconductor substrate, containing n input devices, where n is the number of WZN stages, n switching devices, (n + 1) control buses, (n + 1) sampling devices, each input device contains a first transistor, the source of which is connected to the output of the photodetector, a gate with the output of the amplifier, the input of which is connected to the source of the first transistor, the drain of which is connected to the first lining of the integrating capacitance, the second the lining of which is connected to the semiconductor substrate, each switching device contains the first, second, ..., (n + 1) switching transistors, the sources of which are combined and are the input of the switching device, and the drains of the i-th switching transistors, where i from 1 to ( n + 1), from each switching device, are combined, and the gates of the first, second, ..., (n + 1) switching transistors of the j-th switching device are connected respectively to 1+ (j-1), 2+ (j- 1), ..., n, (n + 1), 1, 2, ..., (j-1) -th control bus, where j is from 1 to n, in each sample device the first capacities in samples, one lining of which is connected to the substrate, the other to the source of the first output transistor, the drain of which is connected to the output of the device, the gate of the first output transistor of the first, second, ..., (n + 1) sample devices is connected respectively to (n + 1) , the first, second, ..., n-th control buses, characterized in that the device contains an additional reset control bus, an additional reset voltage bus, in each input device an additional reset transistor and a voltage follower, in each sample device n will add switching switching transistors, (n-1) additional sample capacities, (n-1) additional output transistors, and the source of the additional reset transistor of the input device is connected to an additional reset voltage bus, its gate with an additional reset control bus, and the drain is connected in each input device, with the drain of the first transistor and the input of a voltage follower, the output of which is connected to the input of the corresponding switching device, in each sample device the sources of the first, second, ..., n-th are additional switching transistors are combined, their drains are connected respectively to the sources of the first output transistor and the sources of the second, third, ..., n-th additional output transistors, the drains of which are connected to the output of the device, one lining of the second, third, ..., n-th additional capacities of the samples are connected to the substrate, others are connected respectively to the sources of the second, third, ... n-th additional output transistors, the gates of which are connected to the gate of the first output transistor, the combined sources of additional switching transistors in the first, second, ..., (n + 1) switching devices are connected respectively to the drains of the first, second, ..., (n + 1) switching transistors of the first switching device, the gates of the first, second, ..., of the n-th additional switching transistors of the m-th sampling device are connected respectively to m, (m + 1), ..., n, (n + 1), 1, 2, ..., (m-2) control buses, where m is from 1 to (n + 1).
Технических решений, содержащих признаки, сходные с отличительными, не выявлено, что позволяет сделать вывод о соответствии заявляемого технического решения критерию «новизна».No technical solutions containing features similar to the distinctive ones have been identified, which allows us to conclude that the claimed technical solution meets the criterion of "novelty."
В ранее известных схемах с ВЗН каждая емкость интегрирования выполняла как бы двойную функцию: интегрирование фототока и хранение ранее накопленного заряда. В заявляемом техническом решении эти функции разделены, а каждая из емкостей оптимизированы. Повторитель напряжения, расположенный в каждой ячейке устройства ввода, исключает влияние на емкость интегрирования паразитных емкостей шин и истоков, стоков транзисторов устройств коммутации и выборок. Тем самым емкость интегрирования может быть уменьшена, что обеспечит больший коэффициент преобразования заряда в напряжение, и следовательно, увеличит чувствительность устройства считывания в целом.In previously known schemes with WZN, each integration capacity performed a kind of dual function: integration of the photocurrent and storage of the previously accumulated charge. In the claimed technical solution, these functions are divided, and each of the containers are optimized. A voltage follower located in each cell of the input device eliminates the influence on the integration capacity of stray busbars and sources, the drains of transistors of switching devices and samples. Thus, the integration capacity can be reduced, which will provide a greater coefficient of conversion of charge into voltage, and therefore, will increase the sensitivity of the reader as a whole.
Величина емкостей выборок устройств выборок не определяется током детекторов и временем интегрирования, и следовательно, может занимать меньшую площадь. Тем самым на кристалле микросхемы может быть размещено большее количество каскадов ВЗН.The size of the sample capacitance of the sample device is not determined by the current of the detectors and the integration time, and therefore can take up a smaller area. Thus, a larger number of WZN cascades can be placed on the chip chip.
Например, в схеме прототипа сумма всех емкостей составляет величину n·Синт·(n+1), где Синт - минимальная емкость интегрирования, которая позволяет накопить без переполнения (насыщения) заряд от одного детектора за заданное время интегрирования. В предлагаемом техническом решении, в случае если емкости выборок Свыб одинаковые, сумма емкостей составит величину n·Синт+n·(n+1)·Свыб=n·Синт[(n+1)·Свыб/Синт+1]. Видно, что значительная экономия площади кристалла появляется при Свыб<<Синт. Например, в случае приемников на КРТ фотодиодах, при фототоке I=100 нА, времени интегрирования Т=200 мкс, диапазоне рабочих напряжений U=4B имеем Синт=I*T/U=5 пФ. При Свыб=0,5 пФ и n=4 величина суммарной емкости для прототипа составляет 4·5 пФ·5=100 пФ, а для предложенного решения 4·5 пФ+4·5·0,5 пФ=30 пФ, то есть имеет место трехкратная экономия площади. Для n=8 экономия почти восьмикратная.For example, in the prototype scheme, the sum of all capacities is n · С int · (n + 1), where С int is the minimum integration capacity that allows accumulating charge from one detector without overfilling (saturation) for a given integration time. The proposed technical solution, when the sample container C sps same, the sum of capacities amount value n · C int + n · (n + 1) · C sps = n · C int [(n + 1) · C GS / C int +1]. It can be seen that a significant saving in the area of the crystal appears when C select << C int . For example, in the case of receivers with CMT photodiodes, with a photocurrent I = 100 nA, integration time T = 200 μs, and a range of operating voltages U = 4B, we have C int = I * T / U = 5 pF. When With select = 0.5 pF and n = 4, the value of the total capacitance for the prototype is 4 · 5 pF · 5 = 100 pF, and for the proposed solution 4 · 5 pF + 4 · 5 · 0.5 pF = 30 pF, then there is a triple saving of space. For n = 8, the savings are almost eight times.
Тем самым, новая совокупность признаков позволяет сделать заключение о соответствии заявляемого технического решения критерию «изобретательский уровень».Thus, a new set of features allows us to conclude that the claimed technical solution meets the criterion of "inventive step".
На Фиг.1 приведена принципиальная схема предлагаемого устройства с числом каскадов ВЗН n=4.Figure 1 shows a schematic diagram of the proposed device with the number of cascades WZN n = 4.
На Фиг.2 приведена диаграмма управляющих напряжений.Figure 2 shows a diagram of the control voltage.
На Фиг.1 изображено: 1 - вход первой ячейки устройства ввода, 2 - усилитель первой ячейки устройства ввода, 3 - первый транзистор первой ячейки устройства ввода, 4 - интегрирующая емкость первой ячейки устройства ввода, 5 - дополнительный транзистор сброса первой ячейки устройства ввода, 6 - повторитель напряжения первой ячейки устройства ввода, 7, 8, 9, 10, 11 - первый, второй, третий, четвертый и пятый коммутационные транзисторы первого устройства коммутации, 12, 13, 14, 15, 16 - первый, второй, третий, четвертый и пятый коммутационные транзисторы второго устройства коммутации, 17, 18, 19, 20, 21 - первый, второй, третий, четвертый и пятый коммутационные транзисторы третьего устройства коммутации, 22, 23, 24, 25, 26 - первый, второй, третий, четвертый и пятый коммутационные транзисторы четвертого устройства коммутации, 27, 28, 29, 30 - первый, второй, третий и четвертый дополнительные коммутационные транзисторы первого устройства выборок, 31, 32, 33, 34 - первый, второй, третий и четвертый дополнительные коммутационные транзисторы второго устройства выборок, 35, 36, 37, 38 - первый, второй, третий и четвертый дополнительные коммутационные транзисторы третьего устройства выборок, 39, 40, 41, 42 - первый, второй, третий и четвертый дополнительные коммутационные транзисторы четвертого устройства выборок, 43, 44, 45, 46 - первый, второй, третий и четвертый дополнительные коммутационные транзисторы пятого устройства выборок, 47, 51, 56, 61, 66 - первые выходные транзисторы соответственно первого, второго, третьего, четвертого и пятого устройств выборок, 48, 49, 50 - соответственно второй, третий и четвертый дополнительные выходные транзисторы первого устройства выборок, 52, 53, 54 - соответственно второй, третий и четвертый дополнительные выходные транзисторы второго устройства выборок, 57, 58, 55 - соответственно второй, третий и четвертый дополнительные выходные транзисторы третьего устройства выборок, 62, 59, 60, - соответственно второй, третий и четвертый дополнительные выходные транзисторы четвертого устройства выборок, 63, 64, 65 - соответственно второй, третий и четвертый дополнительные выходные транзисторы пятого устройства выборок, 67, 71, 76, 81, 86 - первые емкости выборок соответственно первого, второго, третьего, четвертого и пятого устройств выборок, 68, 69, 70 - соответственно вторая, третья и четвертая дополнительные емкости выборок первого устройства выборок, 72, 73, 74 - соответственно вторая, третья и четвертая дополнительные емкости выборок второго устройства выборок, 77, 78, 75 - соответственно вторая, третья и четвертая дополнительные емкости выборок третьего устройства выборок, 82, 79, 80 - соответственно вторая, третья и четвертая дополнительные емкости выборок четвертого устройства выборок, 83, 84, 85 - соответственно вторая, третья и четвертая дополнительные емкости выборок пятого устройства выборок, 87 - дополнительная шина напряжения сброса, 88 - дополнительная шина управления сбросом, 89, 90, 91, 92, 93 - соответственно первая, вторая, третья, четвертая и пятая шины управления, 94 - выход устройства.Figure 1 shows: 1 - input of the first cell of the input device, 2 - amplifier of the first cell of the input device, 3 - first transistor of the first cell of the input device, 4 - integrating capacity of the first cell of the input device, 5 - additional reset transistor of the first cell of the input device, 6 - voltage follower of the first cell of the input device, 7, 8, 9, 10, 11 - first, second, third, fourth and fifth switching transistors of the first switching device, 12, 13, 14, 15, 16 - first, second, third, fourth and fifth switching transistors of the second device switching power, 17, 18, 19, 20, 21 - first, second, third, fourth and fifth switching transistors of the third switching device, 22, 23, 24, 25, 26 - first, second, third, fourth and fifth switching transistors of the fourth switching devices, 27, 28, 29, 30 - first, second, third and fourth additional switching transistors of the first sampling device, 31, 32, 33, 34 - first, second, third and fourth additional switching transistors of the second sampling device, 35, 36 , 37, 38 - the first, second, third and fourth additional comm transistors of the third sampling device, 39, 40, 41, 42 - the first, second, third and fourth additional switching transistors of the fourth sampling device, 43, 44, 45, 46 - the first, second, third and fourth additional switching transistors of the fifth sampling device 47, 51, 56, 61, 66 - the first output transistors, respectively, of the first, second, third, fourth and fifth sampling devices, 48, 49, 50 - respectively, the second, third and fourth additional output transistors of the first sampling device, 52, 53, 54 - respectively about the second, third and fourth additional output transistors of the second sampling device, 57, 58, 55, respectively, the second, third and fourth additional output transistors of the third sampling device, 62, 59, 60, respectively, the second, third and fourth additional output transistors of the fourth device samples, 63, 64, 65 - respectively, the second, third and fourth additional output transistors of the fifth sampling device, 67, 71, 76, 81, 86 - the first capacitance of samples, respectively, of the first, second, third, fourth and fifth triple of samples, 68, 69, 70 - respectively, the second, third and fourth additional sample capacities of the first sampling device, 72, 73, 74 - respectively, the second, third and fourth additional sample capacities of the second sampling device, 77, 78, 75 - respectively, the second, the third and fourth additional sample capacities of the third sampling device, 82, 79, 80, respectively, the second, third and fourth additional sample capacities of the fourth sampling device, 83, 84, 85, respectively, the second, third and fourth additional sampling capacities of the sampled device, 87 - additional reset voltage bus, 88 - additional reset control bus, 89, 90, 91, 92, 93 - first, second, third, fourth and fifth control buses, respectively, 94 - device output.
Как показано на Фиг.1, вход первой ячейки устройства ввода 1 электрически соединен с входом усилителя первой ячейки устройства ввода 2 и истоком первого транзистора первой ячейки устройства ввода 3, затвор которого соединен с выходом усилителя 2, а сток со стоком дополнительного транзистора сброса первой ячейки устройства ввода 5, входом повторителя напряжения первой ячейки устройства ввода 6 и первой обкладкой интегрирующей емкости первой ячейки устройства ввода 4, вторая обкладка которой соединена с подложкой, исток транзистора сброса 5 соединен с дополнительной шиной напряжения сброса 87, а затвор с дополнительной шиной управления сбросом 88, выход повторителя напряжений 6 является выходом первой ячейки устройства ввода и соединен с истоками первого, второго, третьего, четвертого и пятого коммутационных транзисторов 7, 8, 9, 10, 11 первого устройства коммутации, соответственно выходы второй, третьей и четвертой ячеек устройств ввода соединены с истоками коммутационных транзисторов 12, 13, 14, 15, 16, истоками коммутационных транзисторов 17, 18, 19, 20, 21, истоками коммутационных транзисторов 22, 23, 24, 25, 26. Затворы коммутационных транзисторов 7, 16, 20, 24 соединены с первой шиной управления 89, затворы коммутационных транзисторов 8, 12, 21, 25 соединены со второй шиной управления 90, затворы коммутационных транзисторов 9, 13, 17, 26 соединены с третьей шиной управления 91, затворы коммутационных транзисторов 10, 14, 18, 22 соединены с четвертой шиной управления 92, затворы коммутационных транзисторов 11, 15, 19, 23 соединены с пятой шиной управления 93. Стоки первых коммутационных транзисторов 7, 12, 17, 22 всех устройств коммутации объединены, стоки вторых коммутационных транзисторов 8, 13, 18, 23 всех устройств коммутации объединены, стоки третьих коммутационных транзисторов 9, 14, 19, 24 всех устройств коммутации объединены, стоки четвертых коммутационных транзисторов 10, 15, 20, 25 всех устройств коммутации объединены, стоки пятых коммутационных транзисторов 11, 16, 21, 26 всех устройств коммутации объединены. Истоки дополнительных коммутационных транзисторов 27, 28, 29, 30 первого устройства выборок объединены и соединены со стоком первого транзистора 7 первого устройства коммутации, истоки дополнительных коммутационных транзисторов 31, 32, 33, 34 второго устройства выборок объединены и соединены со стоком второго транзистора 8 первого устройства коммутации, истоки дополнительных коммутационных транзисторов 35, 36, 37, 38 третьего устройства выборок объединены и соединены со стоком третьего транзистора 9 первого устройства коммутации, истоки дополнительных коммутационных транзисторов 39, 40, 41, 42 четвертого устройства выборок объединены и соединены со стоком четвертого транзистора 10 первого устройства коммутации, истоки дополнительных коммутационных транзисторов 43, 44, 45, 46 пятого устройства выборок объединены и соединены со стоком пятого транзистора 11 первого устройства коммутации. Стоки дополнительных коммутационных транзисторов 27, 28, 29, 30 первого устройства выборок соединены соответственно с первыми обкладками емкости выборок 67 и дополнительными емкостями выборок 68, 69, 70, вторые обкладки которых соединены с подложкой, а также стоки соответственно соединены с истоками первого выходного транзистора 47 и истоками второго, третьего и четвертого дополнительных выходных транзисторов 48, 49, 50, затворы которых соединены с пятой шиной управления 93, а стоки с выходом устройства 94. Стоки дополнительных коммутационных транзисторов 31, 32, 33, 34 второго устройства выборок соединены соответственно с первыми обкладками емкости выборок 71 и дополнительными емкостями выборок 72, 73, 74, вторые обкладки которых соединены с подложкой, а также стоки соответственно соединены с истоками первого выходного транзистора 51 и истоками второго, третьего и четвертого дополнительных выходных транзисторов 52, 53, 54, затворы которых соединены с первой шиной управления 89, а стоки с выходом устройства 94. Стоки дополнительных коммутационных транзисторов 36, 37, 38, 35 третьего устройства выборок соединены соответственно с первыми обкладками емкости выборок 76 и дополнительными емкостями выборок 77, 78, 75, вторые обкладки которых соединены с подложкой, а также стоки соответственно соединены с истоками первого выходного транзистора 56 и истоками второго, третьего и четвертого дополнительных выходных транзисторов 57, 58, 55, затворы которых соединены с второй шиной управления 90, а стоки с выходом устройства 94. Стоки дополнительных коммутационных транзисторов 41, 42, 39, 40 четвертого устройства выборок соединены соответственно с первыми обкладками емкости выборок 81 и дополнительными емкостями выборок 82, 79, 80, вторые обкладки которых соединены с подложкой, а также стоки соответственно соединены с истоками первого выходного транзистора 61 и истоками второго, третьего и четвертого дополнительных выходных транзисторов 62, 59, 60, затворы которых соединены с третьей шиной управления 91, а стоки с выходом устройства 94. Стоки дополнительных коммутационных транзисторов 46, 43, 44, 45 пятого устройства выборок соединены соответственно с первыми обкладками емкости выборок 86 и дополнительными емкостями выборок 83, 84, 85, вторые обкладки которых соединены с подложкой, а также стоки соответственно соединены с истоками первого выходного транзистора 66 и истоками второго, третьего и четвертого дополнительных выходных транзисторов 63, 64, 65, затворы которых соединены с четвертой шиной управления 92, а стоки с выходом устройства 94.As shown in FIG. 1, the input of the first cell of input device 1 is electrically connected to the input of the amplifier of the first cell of input device 2 and the source of the first transistor of the first cell of input device 3, the gate of which is connected to the output of amplifier 2, and the drain and drain of an additional reset transistor of the first cell input device 5, the voltage follower input of the first cell of input device 6 and the first lining of the integrating capacitance of the first cell of input device 4, the second lining of which is connected to the substrate, the source of the reset transistor is 5 s connected to the additional reset voltage bus 87, and the gate with the additional
Устройство работает следующим образом. Фототок от каждого из четырех детекторов интегрируется на соответствующих емкостях 4 в устройствах ввода. Периодически, при подаче импульса на дополнительную шину управления сбросом 88, напряжение на интегрирующих емкостях 4 сбрасывается до исходного значения, заданного на дополнительной шине напряжения сброса 87. В конце цикла интегрирования, на выходах устройств ввода, повторители напряжений 6 формируют напряжения, пропорциональные накопленному от детекторов заряду. В конце же цикла интегрирования подается импульс на первую шину управления 89 и напряжения, сформированные на выходах первого, второго, третьего и четвертого устройств ввода передаются соответственно на первую емкость выборки 67, вторую 83, третью 79 и четвертую 75 дополнительные емкости выборок первого, пятого, четвертого и третьего устройств выборок. Далее, после импульса сброса, подаваемого на дополнительную шину управления сбросом 88 и нового цикла интегрирования, подается импульс на вторую шину управления 90 и напряжения, сформированные на выходах первого, второго, третьего и четвертого устройств ввода передаются соответственно на первую емкость выборки 71, вторую 68, третью 84 и четвертую 80 дополнительные емкости выборок второго, первого, пятого и четвертого устройств выборок, и так далее. После четырех циклов интегрирования на, например, первой емкости выборки 67 и второй 68, третьей 69, четвертой 70 дополнительных емкостях выборок первого устройства выборок сформированы заряды, соответственно пропорциональные накопленным на интегрирующих емкостях первого, второго, третьего и четвертого устройств ввода за первый, второй, третьий и четвертый циклы интегрирования. Далее, при подаче импульса на пятую шину управления 93, на выходе устройства 94 формируется напряжение, пропорциональное сумме зарядов, последовательно накопленных от четырех детекторов за четыре предыдущие цикла интегрирования.The device operates as follows. The photocurrent from each of the four detectors is integrated on the respective capacities 4 in the input devices. Periodically, when a pulse is applied to the additional
Преимущества предлагаемого технического решения заключаются в том, что оно позволяет:The advantages of the proposed technical solution are that it allows you to:
1. Увеличить чувствительность устройства считывания за счет увеличения коэффициента преобразования заряда в напряжение и увеличения количества каскадов ВЗН на кристалле микросхемы.1. Increase the sensitivity of the reader by increasing the coefficient of conversion of charge to voltage and increasing the number of cascades of WZN on the chip chip.
2. Уменьшить площадь, занимаемую микросхемой, сделать ее более компактной, уменьшить шаг расположения устройств считывания.2. Reduce the area occupied by the microcircuit, make it more compact, reduce the pitch of the location of the readers.
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| RU2006127266/28A RU2325728C1 (en) | 2006-07-28 | 2006-07-28 | Reading device with time delay and accumulation of multi-element ir photoreceiver signals |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| RU2006127266/28A RU2325728C1 (en) | 2006-07-28 | 2006-07-28 | Reading device with time delay and accumulation of multi-element ir photoreceiver signals |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| RU2006127266A RU2006127266A (en) | 2008-02-10 |
| RU2325728C1 true RU2325728C1 (en) | 2008-05-27 |
Family
ID=39265667
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| RU2006127266/28A RU2325728C1 (en) | 2006-07-28 | 2006-07-28 | Reading device with time delay and accumulation of multi-element ir photoreceiver signals |
Country Status (1)
| Country | Link |
|---|---|
| RU (1) | RU2325728C1 (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU2465684C1 (en) * | 2011-06-21 | 2012-10-27 | Учреждение Российской академии наук Институт физики полупроводников им. А.В. Ржанова Сибирского отделения РАН (ИФП СО РАН) | Reading device with time delay and accumulation of signals from multi-element infrared photodetectors (versions) |
| RU2498456C1 (en) * | 2012-05-24 | 2013-11-10 | Федеральное государственное бюджетное учреждение науки Институт физики полупроводников им. А.В. Ржанова Сибирского отделения Российской академии наук (ИФП СО РАН) | Reading device with time delay and accumulation of signals from multi-element infrared photodetectors |
| RU2645428C1 (en) * | 2016-12-06 | 2018-02-21 | Федеральное государственное бюджетное учреждение науки Институт физики полупроводников им. А.В. Ржанова Сибирского отделения Российской академии наук (ИФП СО РАН) | Reading device for multi-element infrared photodetectors |
| RU2739159C1 (en) * | 2019-12-11 | 2020-12-21 | Акционерное общество "НПО "Орион" | Reading device with time delay and accumulation of signals in digital form from multi-element infrared photodetectors |
-
2006
- 2006-07-28 RU RU2006127266/28A patent/RU2325728C1/en active
Non-Patent Citations (1)
| Title |
|---|
| B.Kim. at al. Novel concept of TDI readout circuit for LWIR detector. SPIE. Vol.4028, p.166, (2000). * |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU2465684C1 (en) * | 2011-06-21 | 2012-10-27 | Учреждение Российской академии наук Институт физики полупроводников им. А.В. Ржанова Сибирского отделения РАН (ИФП СО РАН) | Reading device with time delay and accumulation of signals from multi-element infrared photodetectors (versions) |
| RU2498456C1 (en) * | 2012-05-24 | 2013-11-10 | Федеральное государственное бюджетное учреждение науки Институт физики полупроводников им. А.В. Ржанова Сибирского отделения Российской академии наук (ИФП СО РАН) | Reading device with time delay and accumulation of signals from multi-element infrared photodetectors |
| RU2645428C1 (en) * | 2016-12-06 | 2018-02-21 | Федеральное государственное бюджетное учреждение науки Институт физики полупроводников им. А.В. Ржанова Сибирского отделения Российской академии наук (ИФП СО РАН) | Reading device for multi-element infrared photodetectors |
| RU2739159C1 (en) * | 2019-12-11 | 2020-12-21 | Акционерное общество "НПО "Орион" | Reading device with time delay and accumulation of signals in digital form from multi-element infrared photodetectors |
Also Published As
| Publication number | Publication date |
|---|---|
| RU2006127266A (en) | 2008-02-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7206062B2 (en) | Readout integrated circuit (ROIC) for laser detection and ranging (LADAR) system and method for using same | |
| US6362482B1 (en) | High data rate smart sensor technology | |
| EP3574470A1 (en) | Imaging array with extended dynamic range | |
| US20100079632A1 (en) | Correlated double sampling pixel | |
| US6741198B2 (en) | High resolution, low power, wide dynamic range imager with embedded pixel processor and DRAM storage | |
| TWI454142B (en) | Image sensor with pipelined column analog-to-digital converters | |
| CN107247269B (en) | Detection device, pixel unit and array for collecting and processing laser signals | |
| US11050961B2 (en) | High scanning frequency CMOS-TDI image sensor | |
| US20050285043A1 (en) | X-ray detector array for both imgaging and measuring dose | |
| KR20100062975A (en) | Solid state imaging device and distance image measurement device | |
| RU2325728C1 (en) | Reading device with time delay and accumulation of multi-element ir photoreceiver signals | |
| CN110716415A (en) | Self-calibrating time-to-digital converter integrated circuit | |
| EP3734965B1 (en) | Imaging device | |
| CN113489923A (en) | Optically active pixel sensor using TFT pixel circuit | |
| TWI434516B (en) | Dual function injection type read array device, circuit and dual function read module | |
| TWI698007B (en) | Light detection device | |
| WO2005071942A1 (en) | Image sensor | |
| CN110679141B (en) | Light receiving device and signal reading method for light receiving device | |
| JP2743842B2 (en) | Infrared detector | |
| CN100484193C (en) | Image sensor | |
| RU2645428C1 (en) | Reading device for multi-element infrared photodetectors | |
| RU2361321C1 (en) | Device for picking up signals from multielement photodetectors (versions) | |
| RU2236064C1 (en) | Device for delayed read-out and storage of signals from multicomponent infrared photodetectors | |
| Kayahan et al. | Realization of a ROIC for 72x4 PV-IR detectors | |
| US11330207B1 (en) | High dynamic range in direct injection |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PC43 | Official registration of the transfer of the exclusive right without contract for inventions |
Effective date: 20150430 |