RU2290691C1 - Informational traffic monitoring device - Google Patents
Informational traffic monitoring device Download PDFInfo
- Publication number
- RU2290691C1 RU2290691C1 RU2005109686/09A RU2005109686A RU2290691C1 RU 2290691 C1 RU2290691 C1 RU 2290691C1 RU 2005109686/09 A RU2005109686/09 A RU 2005109686/09A RU 2005109686 A RU2005109686 A RU 2005109686A RU 2290691 C1 RU2290691 C1 RU 2290691C1
- Authority
- RU
- Russia
- Prior art keywords
- output
- input
- inputs
- information
- threshold
- Prior art date
Links
Images
Landscapes
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
Abstract
Description
Изобретение относится к области вычислительной техники и может быть использовано в качестве устройства для структурно-статистического анализа информационных массивов.The invention relates to the field of computer technology and can be used as a device for structural and statistical analysis of information arrays.
Известно устройство поиска информации, описанное в авторском свидетельстве СССР № 1711185, МПК4 G 06 F 15/40, заявленном 05.04.89. В указанном изобретении описано устройство поиска информации, содержащее регистры верхней и нижней границы, сумматор-вычитатель, регистр стратегии поиска, вычитающий и суммирующие счетчики, схемы сравнения, блок памяти, регистр ключа, выходной регистр, группы элементов И и ИЛИ, триггер, распределитель импульсов, вход запуска, входы адресов верхней и нижней границы, вход кода критерия смены стратегии поиска, вход ключа, выход адреса, выход признака отсутствия информации.A device for searching for information is described in the USSR author's certificate No. 1711185, IPC 4 G 06 F 15/40, claimed 05.04.89. The indicated invention describes an information search device comprising upper and lower bound registers, an adder-subtracter, a search strategy register, subtracting and adding up counters, comparison circuits, a memory block, a key register, an output register, AND and OR element groups, a trigger, a pulse distributor , launch input, upper and lower border address inputs, input of search strategy change criterion code, key input, address output, output of a sign of lack of information.
Известно также устройство поиска информации, описанное в патенте Российской Федерации № 2116670, МПК6 G 06 F 17/30, заявленном 07.04.97. В указанном изобретении описано устройство поиска информации, содержащее распределитель импульсов, первые и вторые формирователи переменной поиска, суммирующие счетчики и блоки памяти, регистр стратегии поиска, формирователь сигналов текущей оценки, дискриминатор зон значений оценки, счетчик временных интервалов, коммутатор, блок деления, классификатор, блок изменения пороговых сигналов, таймер текущих суток, блок индикации и формирователь сигналов сброса, информационный вход, входы "Зона 1" и "Зона 2", входы "Nmax", "Порог" и "Пуск" и выход адреса.Also known is a information retrieval device described in the patent of the Russian Federation No. 2116670, IPC 6 G 06 F 17/30, filed on 04/07/97. The specified invention describes an information search device comprising a pulse distributor, first and second variable search formers summing counters and memory blocks, a search strategy register, a current rating signal generator, a discriminator of evaluation value zones, a time interval counter, a switch, a division unit, a classifier, threshold signal changing unit, current day timer, indication unit and reset signal generator, information input, inputs "
Однако аналоги имеют недостатки, заключающиеся в невысокой скорости поиска комбинаций начала сообщений и в относительно низкой информативности показателей графика, характеризующих структуру информационных массивов.However, analogues have drawbacks consisting in the low speed of searching for combinations of the beginning of messages and in the relatively low information content of the graph indicators characterizing the structure of information arrays.
Ближайшее устройство (прототип) к предлагаемому описано в патенте Российской Федерации № 2149446, МПК7 G 06 F 17/30, заявленном 12.05.99. Устройство-прототип содержит формирователь сигналов текущей оценки, дискриминатор зон значений оценки, распределитель импульсов, счетчик временных интервалов, коммутатор, первый и второй формирователи переменной поиска, первый и второй суммирующие счетчики, первый и второй блоки памяти, блок деления, классификатор, регистр стратегии поиска, формирователь сигналов сброса, блок изменения пороговых сигналов, таймер текущих суток, блок формирования порога усечения. Выход формирователя сигналов текущей оценки подключен к управляющему входу коммутатора. Выходы "Изменение состояния обстановки - Изм" и "Отсутствие изменения состояния обстановки - Отс" коммутатора подключены к входам соответственно первого и второго формирователей переменной поиска. Выход второго формирователя переменной поиска подключен к информационному входу второго суммирующего счетчика. Выход второго суммирующего счетчика подключен к информационному входу второго блока памяти и второму информационному входу блока деления. Выход блока деления подключен к информационному входу классификатора. Выходы "Изменение состояния обстановки - П" и "Отсутствие изменения состояния обстановки - О" классификатора подключены к одноименным входам формирователя сигнала сброса. Выход "Сброс" формирователя сигнала сброса подключен к входам "Сброс" первого и второго блоков памяти, счетчика временных интервалов и блока формирования порога усечения. Выход "Максимальный номер временного интервала - Nmax" блока формирования порога усечения подключен к одноименным входам регистра стратегии поиска, первого и второго формирователей переменной поиска. Выход первого формирователя переменной поиска подключен к информационному входу первого суммирующего счетчика. Выход первого суммирующего счетчика подключен к первому информационному входу блока деления. Выходы "Изменение состояния обстановки - Изм" и "Отсутствие изменения состояния обстановки - Отс" дискриминатора зон значений оценки подключены к одноименным входам коммутатора. Первый выход распределителя импульсов подключен к входам синхронизации формирователя сигналов текущей оценки, дискриминатора зон значений оценки и тактовому входу счетчика временных интервалов. Выход "Номер текущего временного интервала - Nтек" счетчика временных интервалов подключен к одноименным входам блока формирования порога усечения и регистра стратегии поиска. Выходы "Значение верхнего порога классификации - Пклв" и "Значение нижнего порога классификации - Пклн" регистра стратегии поиска подключены к одноименным входам классификатора. Второй выход распределителя импульсов подключен к синхронизирующему входу коммутатора. Третий выход распределителя импульсов подключен к входам синхронизации первого и второго блоков памяти. Выходы первого и второго блоков памяти подключены к информационным входам соответственно первого и второго суммирующих счетчиков. Четвертый выход распределителя импульсов подключен к синхронизирующему входу классификатора. Выход "Время" таймера текущих суток подключен к одноименным входам формирователя сигналов текущей оценки, дискриминатора зон значений оценки, распределителя импульсов и блока изменения пороговых сигналов. Выходы "Верхнее значение порога поиска - Пв" и "Нижнее значение порога поиска - Пн" блока изменения пороговых сигналов подключены к одноименным входам регистра стратегии поиска и блока формирования порога усечения. Входы "Пуск" и "Порог" блока изменения пороговых сигналов подключены к одноименным входам блока формирования порога усечения и являются соответственно входами "Пуск" и "Порог" устройства. Входы "Максимальный номер временного интервала - Nmax"-, "Числовое значение единицы - 1" и "Объем выборки интервала анализа - Vвыб" блока формирования порога усечения являются одноименными входами устройства. Входы "Зона" первого и второго формирователей переменной поиска являются соответственно входами "Зона 1" и "Зона 2" устройства.The closest device (prototype) to the proposed one is described in the patent of the Russian Federation No. 2149446, IPC 7 G 06 F 17/30, filed 12.05.99. The prototype device comprises a current evaluation signal generator, a discriminator of evaluation value zones, a pulse distributor, a time interval counter, a switch, first and second variable search formers, first and second totalizing counters, first and second memory blocks, a division unit, a classifier, a search strategy register , reset signal generator, threshold signal change unit, current day timer, truncation threshold formation unit. The output of the current evaluator signal generator is connected to the control input of the switch. The outputs "Change in the state of the situation - Izm" and "No change in the state of the situation - Ots" of the switch are connected to the inputs of the first and second formers of the search variable, respectively. The output of the second driver of the search variable is connected to the information input of the second totalizing counter. The output of the second totalizing counter is connected to the information input of the second memory unit and the second information input of the division unit. The output of the division block is connected to the information input of the classifier. The outputs "Change of the state of the situation - P" and "No change in the state of the situation - O" of the classifier are connected to the inputs of the same name as the shaper of the reset signal. The “Reset” output of the reset signal generator is connected to the “Reset” inputs of the first and second memory blocks, a time interval counter, and a truncation threshold formation block. The output "Maximum time interval number - N max " of the truncation threshold formation unit is connected to the inputs of the same name of the search strategy register, the first and second formers of the search variable. The output of the first driver of the search variable is connected to the information input of the first totalizing counter. The output of the first totalizing counter is connected to the first information input of the division block. The outputs "Change in the state of the situation - Izm" and "No change in the state of the situation - From" the discriminator of the zones of the evaluation values are connected to the inputs of the same name on the switch. The first output of the pulse distributor is connected to the synchronization inputs of the shaper of signals of the current rating, the discriminator of the zones of the evaluation values, and the clock input of the counter of time intervals. The output "Current time interval number - N tech " of the time interval counter is connected to the inputs of the same block of the truncation threshold formation and the search strategy register. The outputs "Value of the upper threshold of classification - P CLV " and "Value of the lower threshold of classification - P CLN " of the search strategy register are connected to the inputs of the classifier of the same name. The second output of the pulse distributor is connected to the clock input of the switch. The third output of the pulse distributor is connected to the synchronization inputs of the first and second memory blocks. The outputs of the first and second memory blocks are connected to the information inputs of the first and second totalizing counters, respectively. The fourth output of the pulse distributor is connected to the synchronizing input of the classifier. The Time output of the current day timer is connected to the same inputs of the current estimator, the discriminator of the evaluation value zones, the pulse distributor, and the threshold signal change unit. The outputs "Upper value of the search threshold - P in " and "Lower value of the search threshold - P n " of the threshold signal change unit are connected to the inputs of the search strategy register and the truncation threshold formation unit of the same name. The “Start” and “Threshold” inputs of the threshold signal change block are connected to the inputs of the truncation threshold formation block of the same name and are respectively the “Start” and “Threshold” inputs of the device. The inputs "Maximum number of time interval - N max " -, "Numeric value of the unit - 1" and "Sample size of the analysis interval - V select " of the truncation threshold formation unit are the device inputs of the same name. The inputs "Zone" of the first and second formers of the search variable are respectively the inputs "
Описанное устройство обладает более высокой скоростью поиска комбинаций начала сообщений, по сравнению с устройствами приведенными ранее, благодаря использованию совокупности новых блоков и корректировке значения максимального номера временного интервала на протяжении всего интервала анализа адекватно входному информационному потоку.The described device has a higher speed of searching for combinations of the beginning of messages, compared with the devices given earlier, due to the use of a combination of new blocks and the adjustment of the value of the maximum number of the time interval throughout the analysis interval is adequate to the input information stream.
Однако устройство-прототип имеет недостаток, заключающийся в относительно низкой информативности показателей графика, характеризующих структуру информационных массивов, из-за того, что оно оценивает только интенсивность входного графика по комбинациям начала сообщения.However, the prototype device has the disadvantage of relatively low information content of the graph indicators characterizing the structure of information arrays, because it estimates only the intensity of the input graph by the combinations of the beginning of the message.
Целью изобретения является создание устройства, повышающего информативность показателей трафика, характеризующих структуру информационных массивов, за счет структурного анализа детерминированных комбинаций.The aim of the invention is to create a device that increases the information content of traffic indicators characterizing the structure of information arrays due to the structural analysis of deterministic combinations.
Поставленная цель достигается тем, что в известное устройство поиска информации, содержащее формирователь сигналов текущей оценки, дискриминатор зон значений оценки, распределитель импульсов, счетчик временных интервалов, коммутатор, первый и второй формирователи переменной поиска, первый и второй суммирующие счетчики, первый и второй блоки памяти, блок деления, классификатор, регистр стратегии поиска, формирователь сигналов сброса, блок изменения пороговых сигналов, таймер текущих суток, блок формирования порога усечения, выход формирователя сигналов текущей оценки подключен к управляющему входу коммутатора, выходы "Изменение состояния обстановки - Изм" и "Отсутствие изменения состояния обстановки - Отс" которого подключены к входам соответственно первого и второго формирователей переменной поиска, выход второго формирователя переменной поиска подключен к информационному входу второго суммирующего счетчика, выход которого подключен к информационному входу второго блока памяти и второму информационному входу блока деления, выход которого подключен к информационному входу классификатора, выходы "Изменение состояния обстановки - П" и "Отсутствие изменения состояния обстановки - О» которого подключены к одноименным входам формирователя сигнала сброса, выход «Сброс» которого подключен к входам «Сброс» первого и второго блоков памяти, счетчика временных интервалов и блока формирования порога усечения, выход «Максимальный номер временного интервала - Nmax» которого подключен к одноименным входам регистра стратегии поиска, первого и второго формирователей переменной поиска, выход первого формирователя переменной поиска подключен к информационному входу первого суммирующего счетчика, выход которого подключен к первому информационному входу блока деления, выходы «Изменение состояния обстановки - Изм» и «Отсутствие изменения состояния обстановки - Отс» дискриминатора зон значений оценки подключены к одноименным входам коммутатора, первый выход распределителя импульсов подключен к входам синхронизации формирователя сигналов текущей оценки, дискриминатора зон значений оценки и тактовому входу счетчика временных интервалов, выход «Номер текущего временного интервала - Nтек» которого подключен к одноименным входам блока формирования порога усечения и регистра стратегии поиска, выходы «Значение верхнего порога классификации - Пклв» и «Значение нижнего порога классификации - Пклн» которого подключены к одноименным входам классификатора, второй выход распределителя импульсов подключен к синхронизирующему входу коммутатора, третий выход распределителя импульсов подключен к входам синхронизации первого и второго блоков памяти, предназначенных для хранения приращений апостериорных интегральных функций распределения вероятностей соответственно нормального и отклоненного состояний входного информационного потока на N-м интервале наблюдения, выходы первого и второго блоков памяти подключены к информационным входам соответственно первого и второго суммирующих счетчиков, четвертый выход распределителя импульсов подключен к синхронизирующему входу классификатора, выход «Время» таймера текущих суток подключен к одноименным входам формирователя сигналов текущей оценки, дискриминатора зон значений оценки, распределителя импульсов и блока изменения пороговых сигналов, выходы «Верхнее значение порога поиска - Пв» и «Нижнее значение порога поиска - Пн» которого подключены к одноименным входам регистра стратегии поиска и блока формирования порога усечения, входы «Пуск» и «Порог» блока изменения пороговых сигналов подключены к одноименным входам блока формирования порога усечения и являются соответственно входами «Пуск» и «Порог» устройства, входы «Максимальный номер временного интервала - Nmax», «Числовое значение единицы - 1» и «Объем выборки интервала анализа - Vвыб» блока формирования порога усечения являются одноименными входами устройства, входы «Зона» первого и второго формирователей переменной поиска являются соответственно входами «Зона 1» и «Зона 2» устройства, дополнительно введены блок отображения и записи данных, структурный анализатор, третий, четвертый и пятый блоки памяти.This goal is achieved by the fact that in the known information retrieval device comprising a current estimator, a discriminator of evaluation value zones, a pulse distributor, a time interval counter, a switch, the first and second search variable generators, the first and second totalizing counters, the first and second memory blocks , division block, classifier, search strategy register, reset signal generator, threshold signal change block, current day timer, truncation threshold formation block, form output the signal estimator of the current assessment is connected to the control input of the switch, the outputs “Change of the state of the situation - Change” and “No change of the state of the situation - From” of which are connected to the inputs of the first and second shapers of the search variable, the output of the second shaper of the search variable is connected to the information input of the second summing a counter whose output is connected to the information input of the second memory unit and the second information input of the division unit, the output of which is connected to the information to the classifier’s input, the outputs “Change in the state of the situation - П” and “No change in the state of the situation - О” of which are connected to the inputs of the reset signal generator of the same name, the “Reset” output of which is connected to the “Reset” inputs of the first and second memory blocks, the counter of time intervals and a truncation threshold formation block, the output “Maximum time interval number - N max ” of which is connected to the inputs of the same name of the search strategy register, the first and second formers of the search variable, the output of the first The search variable is connected to the information input of the first totalizing counter, the output of which is connected to the first information input of the division unit, the outputs “Change of the state of the situation - Ism” and “No change of the state of the situation - From” of the discriminator of the evaluation value zones are connected to the same inputs of the switch, the first output the pulse distributor is connected to the synchronization inputs of the current conditioner signal generator, the discriminator of the evaluation value zones and the clock input of the time interval counter od “Current time interval number - N tech ” which is connected to the inputs of the truncation threshold formation unit and the search strategy register of the same name, the outputs “Value of the upper classification threshold - P clv ” and “Value of the lower classification threshold - P cl ” which are connected to the classifier inputs of the same name , the second output of the pulse distributor is connected to the synchronizing input of the switch, the third output of the pulse distributor is connected to the synchronization inputs of the first and second memory blocks, intended for storage increments of the posterior integral probability distribution functions of the normal and deviated states of the input information stream in the Nth observation interval, the outputs of the first and second memory blocks are connected to the information inputs of the first and second totalizing counters, the fourth output of the pulse distributor is connected to the synchronizing input of the classifier, the output is Time "of the timer of the current day is connected to the inputs of the same signal generator of the current assessment, discriminator n evaluation values distributor pulses and threshold signal change unit, outputs "upper value search threshold - P a" and "low value search threshold - P n 'of which are connected to the like input register search strategies and forming unit truncation threshold inputs" Start " and “Threshold” of the threshold signal change block are connected to the inputs of the truncation threshold formation block of the same name and are respectively the “Start” and “Threshold” inputs of the device, the inputs “Maximum number of time interval - N max ”, “The numerical value is one Itza - 1 ”and“ Sample size of the analysis interval - V be selected ”of the truncation threshold forming unit are the device inputs of the same name, the inputs“ Zone ”of the first and second formers of the search variable are respectively the inputs“
Информационный выход структурного анализатора подключен к информационным входам формирователя сигналов текущей оценки и дискриминатора зон значений оценки. Входы «Детерминированная комбинация», «Неизвестный признак», «Искомый признак» и «Адрес неизвестного признака - Адрес НП» блока отображения и записи данных подключены к одноименным выходам структурного анализатора. Выход «Адрес» структурного анализатора подключен к одноименным входам третьего, четвертого и пятого блоков памяти. Выход «Данные 1» третьего блока памяти, предназначенного для хранения заранее запрограммированных значений о количестве известных детерминированных комбинаций, хранящихся в ячейках четвертого блока памяти, подключен к одноименным входам блока отображения и записи данных и структурного анализатора. Выходы «Данные 2» и «Данные 3» соответственно четвертого и пятого блоков памяти, предназначенных для хранения заранее запрограммированных соответственно известных и искомых детерминированных комбинаций, подключены к одноименным входам структурного анализатора. Выход «Тактовые импульсы» структурного анализатора подключен к одноименном входам четвертого и пятого блоков памяти. Выходы «Данные 1 - запись», «Данные 2 - запись» и «Данные 3 - запись» блока отображения и записи данных подключены к одноименным входам соответственно третьего, четвертого и пятого блоков памяти. Выход «Адрес 3 - запись» блока отображения и записи данных подключен к одноименному входу пятого блока памяти. Выход «Адрес 1, 2 - запись» блока отображения и записи данных подключен к одноименным входам третьего и четвертого блоков памяти. Вход «Время» блока отображения и записи данных подключен к одноименному выходу таймера текущих суток. Входы «Изменение состояния обстановки - П» и «Отсутствие изменения состояния обстановки - О" блока отображения и записи данных подключены к одноименным выходам классификатора. Информационный и синхронизирующий входы структурного анализатора являются соответственно информационным и синхронизирующим входами устройства.The information output of the structural analyzer is connected to the information inputs of the signal generator of the current rating and the discriminator of the zones of the evaluation values. The inputs “Deterministic Combination”, “Unknown Character”, “Searched Character” and “Address of Unknown Character - Address NP” of the data display and recording unit are connected to the outputs of the structural analyzer of the same name. The “Address” output of the structural analyzer is connected to the inputs of the third, fourth, and fifth memory blocks of the same name. The “
Структурный анализатор состоит из входного регистра, дешифратора, первого, второго и третьего параллельных регистров, счетчика, первого, второго и третьего компараторов, первого и второго элементов И, элемента НЕ, первого и второго элементов ИЛИ, вычислителя хеш-функции, RS-триггера, генератора импульсов. Информационный и синхронизирующий вход входного регистра являются соответственно информационным и синхронизирующим входами структурного анализатора. Выход входного регистра подключен к информационным входам дешифратора, первого параллельного регистра и вычислителя хеш-функции. Выход вычислителя хеш-функции подключен к входу третьего параллельного регистра и является выходом "Адрес" структурного анализатора. Выход третьего параллельного регистра является выходом "Адрес неизвестного признака - Адрес НП" структурного анализатора. Выход первого параллельного регистра подключен к информационному входу второго параллельного регистра и первым информационным входам второго и третьего компараторов. Второй информационный вход второго компаратора является входом "Данные 2" структурного анализатора. Выход "Равенство - А=В" второго компаратора подключен к второму входу второго элемента ИЛИ и входу элемента НЕ. Выход элемента НЕ подключен к второму входу первого элемента И. Второй информационный вход первого компаратора является входом "Данные 1" структурного анализатора. Выход "Равенство - А=В" первого компаратора подключен к первому входу первого элемента И. Выход первого элемента И подключен к первым входам первого и второго элементов ИЛИ, управляющему входу третьего параллельного регистра и является выходом "Неизвестный признак" структурного анализатора. Выход счетчика подключен к первому информационному входу первого компаратора. Выход первого элемента ИЛИ подключен к управляющему входу второго параллельного регистра. Выход второго параллельного регистра является выходом "Детерминированная комбинация" структурного анализатора. Второй информационный вход третьего компаратора является входом "Данные З" структурного анализатора. Выход "Равенство - А=В" третьего компаратора подключен к второму входу первого элемента ИЛИ, третьему входу второго элемента ИЛИ и является выходом "Искомый признак" структурного анализатора. Выход второго элемента ИЛИ подключен к входу "Установка нуля - Уст.0" RS-триггера, прямой выход которого подключен к первому входу второго элемента И. Второй вход второго элемента И подключен к выходу генератора импульсов. Выход второго элемента И подключен к третьим управляющим входам первого, второго и третьего компараторов, информационному входу счетчика и является выходом "Тактовые импульсы" структурного анализатора. Выход дешифратора подключен к управляющему входу первого параллельного регистра, входу "Сброс" счетчика, входу "Запуск" вычислителя хеш-функции, входу "Установка единицы - Уст.1" RS-триггера и является информационным выходом структурного анализатора.The structural analyzer consists of an input register, a decoder, the first, second and third parallel registers, a counter, the first, second and third comparators, the first and second AND elements, the NOT element, the first and second OR elements, the hash function calculator, RS trigger, pulse generator. The information and synchronizing input of the input register are respectively the information and synchronizing inputs of the structural analyzer. The output of the input register is connected to the information inputs of the decoder, the first parallel register and the hash function calculator. The output of the hash function calculator is connected to the input of the third parallel register and is the "Address" output of the structural analyzer. The output of the third parallel register is the output of the "Address of an unknown attribute - NP address" structural analyzer. The output of the first parallel register is connected to the information input of the second parallel register and the first information inputs of the second and third comparators. The second information input of the second comparator is the "Data 2" input of the structural analyzer. The output "Equality - A = B" of the second comparator is connected to the second input of the second OR element and the input of the element NOT. The output of the element is NOT connected to the second input of the first element I. The second information input of the first comparator is the input "
Благодаря новой совокупности существенных признаков за счет введения блока отображения и записи данных, структурного анализатора и дополнительных блоков памяти, в которых производится хеширование и распознавание искомых и неизвестных детерминированных комбинаций, повышается информативность показателей графика, характеризующих структуру информационных массивов.Thanks to a new set of essential features, through the introduction of a data display and recording unit, a structural analyzer, and additional memory blocks in which hashing and recognition of unknown and unknown deterministic combinations is performed, the informativeness of the graph indicators characterizing the structure of information arrays is increased.
Проведенный анализ уровня техники позволил установить, что аналоги, характеризующие совокупность признаков, тождественные всем признакам заявленного технического решения, отсутствуют, что указывает на соответствие заявленного устройства условию патентоспособности "новизна". Результаты поиска известных решений в данной и смежных областях техники с целью выявления признаков, совпадающих с отличительными от прототипа признаками заявленного объекта, показали, что они не следуют явным образом из уровня техники. Из уровня техники также не выявлена известность влияния предусматриваемых существенными признаками заявленного изобретения преобразований на достижение указанного технического результата. Следовательно, заявленное изобретение соответствует условию патентоспособности "изобретательский уровень".The analysis of the prior art made it possible to establish that analogues that characterize the totality of features that are identical to all the features of the claimed technical solution are absent, which indicates compliance of the claimed device with the patentability condition of "novelty". Search results for known solutions in this and related fields of technology in order to identify features that match the distinctive features of the claimed object from the prototype showed that they do not follow explicitly from the prior art. The prior art also did not reveal the popularity of the impact provided by the essential features of the claimed invention, the transformations on the achievement of the specified technical result. Therefore, the claimed invention meets the condition of patentability "inventive step".
Заявленное устройство поясняется чертежами:The claimed device is illustrated by drawings:
фиг.1 - общая схема устройства мониторинга информационного трафика;figure 1 - General diagram of a device for monitoring information traffic;
фиг.2 - структурный анализатор;figure 2 - structural analyzer;
фиг.3 - алгоритм функционирования блока отображения и записи данных.figure 3 - algorithm for the operation of the display unit and data recording.
Устройство мониторинга информационного графика, показанное на фиг.1, содержит формирователь сигналов текущей оценки 1, дискриминатор зон значений оценки 2, распределитель импульсов 3, счетчик временных интервалов 4, коммутатор 5, первый 6 и второй 7 формирователи переменной поиска, первый 8 и второй 9 суммирующие счетчики, первый 10 и второй 11 блоки памяти, блок деления 12, классификатор 13, регистр стратегии поиска 14, формирователь сигналов сброса 15, блок отображения и записи данных 16, блок изменения пороговых сигналов 17, таймер текущих суток 18, блок формирования порога усечения 19, структурный анализатор 20, третий 21, четвертый 22 и пятый 23 блоки памяти.The information graph monitoring device shown in FIG. 1 contains a signal conditioner of a
Выход формирователя сигналов текущей оценки 1 подключен к управляющему входу коммутатора 5. Выходы "Изменение состояния обстановки - Изм" и "Отсутствие изменения состояния обстановки - Отс" коммутатора 5 подключены к входам соответственно первого 6 и второго 7 формирователей переменной поиска. Выход второго формирователя переменной поиска 7 подключен к информационному входу второго суммирующего счетчика 9. Выход второго суммирующего счетчика 9 подключен к информационному входу второго блока памяти 11 и второму информационному входу блока деления 12. Выход блока деления 12 подключен к информационному входу классификатора 13. Выходы "Изменение состояния обстановки - П" и "Отсутствие изменения состояния обстановки - О" классификатора 13 подключены к одноименным входам формирователя сигнала сброса 15. Выход "Сброс" формирователя сигнала сброса 15 подключен к входам "Сброс" первого 10 и второго 11 блоков памяти, счетчика временных интервалов 4 и блока формирования порога усечения 19. Выход "Максимальный номер временного интервала - Nmax" блока формирования порога усечения 19 подключен к одноименным входам регистра стратегии поиска 14, первого 6 и второго 7 формирователей переменной поиска. Выход первого формирователя переменной поиска 6 подключен к информационному входу первого суммирующего счетчика 8. Выход первого суммирующего счетчика 8 подключен к первому информационному входу блока деления 12. Выходы "Изменение состояния обстановки - Изм" и "Отсутствие изменения состояния обстановки - Отс" дискриминатора зон значений оценки 2 подключены к одноименным входам коммутатора 5. Первый выход распределителя импульсов 3 подключен к входам синхронизации формирователя сигналов текущей оценки 1, дискриминатора зон значений оценки 2 и тактовому входу счетчика временных интервалов 4. Выход "Номер текущего временного интервала - Nтек" счетчика временных интервалов 4 подключен к одноименным входам блока формирования порога усечения 19 и регистра стратегии поиска 14. Выходы "Значение верхнего порога классификации - Пклв" и "Значение нижнего порога классификации - Пклн" регистра стратегии поиска 14 подключены к одноименным входам классификатора 13. Второй выход распределителя импульсов 3 подключен к синхронизирующему входу коммутатора 5. Третий выход распределителя импульсов 3 подключен к входам синхронизации первого 10 и второго 11 блоков памяти. Выходы первого 10 и второго 11 блоков памяти подключены к информационным входам соответственно первого 8 и второго 9 суммирующих счетчиков. Четвертый выход распределителя импульсов 3 подключен к синхронизирующему входу классификатора 13. Выход "Время" таймера текущих суток 18 подключен к одноименным входам формирователя сигналов текущей оценки 1, дискриминатора зон значений оценки 2, распределителя импульсов 3 и блока изменения пороговых сигналов 17. Выходы "Верхнее значение порога поиска - Пв" и "Нижнее значение порога поиска - Пн" блока изменения пороговых сигналов 17 подключены к одноименным входам регистра стратегии поиска 14 и блока формирования порога усечения 19. Входы "Пуск" и "Порог" блока изменения пороговых сигналов 17 подключены к одноименным входам блока формирования порога усечения 19 и являются соответственно входами "Пуск" и "Порог" устройства. Входы "Максимальный номер временного интервала - Nmax", "Числовое значение единицы - 1" и "Объем выборки интервала анализа - Vвыб" блока формирования порога усечения 19 являются одноименными входами устройства. Входы "Зона" первого 6 и второго 7 формирователей переменной поиска являются соответственно входами "Зона 1" и "Зона 2" устройства.The output of the signal conditioner of the
Информационный выход структурного анализатора 20 подключен к информационным входам формирователя сигналов текущей оценки 1 и дискриминатора зон значений оценки 2. Входы "Детерминированная комбинация", "Неизвестный признак", "Искомый признак" и "Адрес неизвестного признака - Адрес НП" блока отображения и записи данных 16 подключены к одноименным выходам структурного анализатора 20. Выход "Адрес" структурного анализатора 20 подключен к одноименным входам третьего 21, четвертого 22 и пятого 23 блоков памяти. Выход "Данные 1" третьего блока памяти 21 подключен к одноименным входам блока отображения и записи данных 16 и структурного анализатора 20. Выходы "Данные 2" и "Данные 3" соответственно четвертого 22 и пятого 23 блоков памяти подключены к одноименным входам структурного анализатора 20. Выход "Тактовые импульсы" структурного анализатора 20 подключен к одноименным входам четвертого 22 и пятого 23 блоков памяти. Выходы "Данные 1 - запись", "Данные 2 - запись" и "Данные 3 - запись" блока отображения и записи данных 16 подключены соответственно к одноименным входам третьего 21, четвертого 22 и пятого 23 блоков памяти. Выход "Адрес 3 - запись" блока отображения и записи данных 16 подключен к одноименному входу пятого блока памяти 23. Выход "Адрес 1, 2 - запись" блока отображения и записи данных 16 подключен к одноименным входам третьего 21 и четвертого 22 блоков памяти. Вход "Время" блока отображения и записи данных 16 подключен к одноименному выходу таймера текущих суток 18. Входы "Изменение состояния обстановки - П" и "Отсутствие изменения состояния обстановки - О" блока отображения и записи данных 16 подключены к одноименным выходам классификатора 13. Информационный и синхронизирующий входы структурного анализатора 20 являются соответственно информационным и синхронизирующим входами устройства.The information output of the structural analyzer 20 is connected to the information inputs of the signal conditioner of the
Структурный анализатор 20 предназначен для выработки сигнала запуска работы всего устройства, хеширования и распознавание искомых и неизвестных детерминированных комбинаций и может быть реализован различными способами, в частности, как показано на фиг.2.The structural analyzer 20 is designed to generate a start signal for the entire device, hashing and recognition of unknown and unknown deterministic combinations and can be implemented in various ways, in particular, as shown in FIG. 2.
Структурный анализатор 20 состоит из входного регистра 20.1, дешифратора 20.2, первого 20.3, второго 20.5 и третьего 20.15 параллельных регистров, счетчика 20.4, первого 20.6, второго 20.8 и третьего 20.12 компараторов, первого 20.7 и второго 20.17 элементов И, элемента НЕ 20.9, первого 20.10 и второго 20.11 элементов ИЛИ, вычислителя хеш-функции 20.13, RS-триггера 20.14, генератора импульсов 20.16. Информационный и синхронизирующий вход входного регистра 20.1 являются соответственно информационным и синхронизирующим входами структурного анализатора. Выход входного регистра 20.1 подключен к информационным входам дешифратора 20.2, первого параллельного регистра 20.3 и вычислителя хеш-функции 20.13. Выход вычислителя хеш-функции 20.13 подключен к входу третьего параллельного регистра 20.15 и является выходом "Адрес" структурного анализатора 20. Выход третьего параллельного регистра 20.15 является выходом "Адрес неизвестного признака - Адрес НП" структурного анализатора 20. Выход первого параллельного регистра 20.3 подключен к информационному входу второго параллельного регистра 20.5 и первым информационным входам второго 20.6 и третьего 20.12 компараторов, второй информационный вход второго компаратора 20.8 является входом "Данные 2" структурного анализатора 20. Выход "Равенство - А=В" второго компаратора 20.8 подключен к второму входу второго элемента ИЛИ 20.11 и входу элемента НЕ 20.9. Выход элемента НЕ 20.9 подключен к второму входу первого элемента И 20.7. Второй информационный вход первого компаратора 20.6 является входом "Данные 1" структурного анализатора 20. Выход "Равенство - А=В" первого компаратора 20.6 подключен к первому входу первого элемента И 20.7. Выход первого элемента И 20.7 подключен к первым входам первого 20.10 и второго 20.11 элементов ИЛИ, управляющему входу третьего параллельного регистра 20.15 и является выходом "Неизвестный признак" структурного анализатора 20. Выход счетчика 20.4 подключен к первому информационному входу первого компаратора 20.6. Выход первого элемента ИЛИ 20.10 подключен к управляющему входу второго параллельного регистра 20.5. Выход второго параллельного регистра 20.5 является выходом "Детерминированная комбинация" структурного анализатора 20. Второй информационный вход третьего компаратора 20.12 является входом "Данные З" структурного анализатора 20. Выход "Равенство - А=В" третьего компаратора 20.12 подключен к второму входу первого элемента ИЛИ 20.10, третьему входу второго элемента ИЛИ 20.11 и является выходом "Искомый признак" структурного анализатора 20. Выход второго элемента ИЛИ 20.11 подключен к входу "Установка нуля - Уст.0" RS-триггера 20.14. Прямой выход RS-триггера 20.14 подключен к первому входу второго элемента И 20.17. Второй вход второго элемента И 20.17 подключен к выходу генератора импульсов 20.16. Выход второго элемента И 20.17 подключен к третьим управляющим входам первого 20.6, второго 20.8 и третьего 20.12 компараторов, информационному входу счетчика 20.4 и является выходом "Тактовые импульсы" структурного анализатора 20. Выход дешифратора 20.2 подключен к управляющему входу первого параллельного регистра 20.5, входу "Сброс" счетчика 20.4, входу "Запуск" вычислителя хеш-функции 20.13, входу "Установка единицы - Уст.1" RS-триггера 20.14 и является информационным выходом структурного анализатора 20.The structure analyzer 20 consists of input register 20.1, decoder 20.2, first 20.3, second 20.5 and third 20.15 parallel registers, counter 20.4, first 20.6, second 20.8 and third 20.12 comparators, first 20.7 and second 20.17 elements AND, element NOT 20.9, first 20.10 and the second 20.11 OR elements, a hash function calculator 20.13, an RS trigger 20.14, a pulse generator 20.16. The information and synchronization input of the input register 20.1 are respectively the information and synchronizing inputs of the structural analyzer. The output of the input register 20.1 is connected to the information inputs of the decoder 20.2, the first parallel register 20.3 and the hash function calculator 20.13. The output of the hash function calculator 20.13 is connected to the input of the third parallel register 20.15 and is the "Address" output of the structural analyzer 20. The output of the third parallel register 20.15 is the output "Address of an unknown attribute - NP address" of the structural analyzer 20. The output of the first parallel register 20.3 is connected to the information the input of the second parallel register 20.5 and the first information inputs of the second 20.6 and third 20.12 comparators, the second information input of the second comparator 20.8 is the input "Data 2" structural analyzer 20. The output "Equality - A = B" of the second comparator 20.8 is connected to the second input of the second element OR 20.11 and the input of the element NOT 20.9. The output of the element NOT 20.9 is connected to the second input of the first element AND 20.7. The second information input of the first comparator 20.6 is the input "
Назначение блоков и элементов заявленного устройства следующее.The purpose of the blocks and elements of the claimed device is as follows.
Формирователь сигналов текущей оценки 1 предназначен для выработки по окончании текущего интервала анализа двоичного сигнала, характеризующего состояние обстановки и принимающего значения "Изм" или "Отс". Схема формирователя сигналов текущей оценки 1 известна, описана в патенте РФ № 2116670 и приведена на фиг.2.The signal conditioner of the
Дискриминатор зон значений оценки 2 предназначен для выработки сигнала о номере зоны того состояния, в котором находится входной информационный поток соответствующей интенсивности. Схема дискриминатора зон значений оценки 2 известна, описана в патенте РФ № 2116670 и приведена на фиг.3.The discriminator of the zones of evaluation values 2 is designed to generate a signal about the zone number of the state in which the input information stream of the corresponding intensity is located. The scheme of the discriminator of the zones of the values of the rating 2 is known, described in the patent of the Russian Federation No. 2116670 and is shown in Fig.3.
Распределитель импульсов 3 предназначен для синхронизации работы всего устройства посредством формирования четырех импульсных последовательностей, сдвинутых относительно друг друга на некоторую величину Δt. Схема распределителя импульсов 3 известна, описана в патенте РФ № 2116670 и приведена на фиг.4.The
Счетчик временных интервалов 4 предназначен для подсчета количества наблюдаемых интервалов времени и выдачи комбинации о номере временного интервала "Nтек". Счетчик временных интервалов 4 представляет собой суммирующий счетчик, схема которого известна и описана в [Батушев В.А., Вениаминов В.Н., Ковалев В.Г. и др. Микросхемы и их применение. - М.: Энергия, 1978. - 248 с.] на стр.185-187, рис.5.13.The counter of time intervals 4 is intended for counting the number of observed time intervals and issuing a combination of the number of the time interval "N tech ". The counter of time intervals 4 is a summing counter, the scheme of which is known and described in [Batushev V.A., Veniaminov V.N., Kovalev V.G. and other microcircuits and their application. - M .: Energy, 1978. - 248 p.] On pp. 185-187, Fig. 5.13.
Коммутатор 5 предназначен для коммутации сигнала о номере зоны на вход соответствующего формирователя переменной поиска по сигналу управления, поступающему от формирователя сигналов текущей оценки 1 и принимающему значения "Изм" и "Отс". Схема коммутатора 5 известна, описана в патенте РФ № 2116670 и приведена на фиг.5.The
Первый 6 и второй 7 формирователи переменной поиска предназначены для построения приращений апостериорных интегральных функций распределения вероятностей нормального FО(N) (первый формирователь переменной поиска 6) и отклоненного FП(N) (второй формирователь переменной поиска 7) состояния входного информационного потока на N-м интервале наблюдения. Схемы первого 6 и второго 7 формирователей переменной поиска идентичны. Схема первого формирователя переменной поиска 6 известна, описана в патенте РФ № 2116670 и приведена на фиг.6.The first 6 and second 7 search variable shapers are designed to build the increments of the posterior integral probability distribution functions of the normal F О (N) (first search variable shaper 6) and rejected F П (N) (second search variable shaper 7) input information flow states on N th observation interval. The schemes of the first 6 and second 7 shapers of the variable search are identical. The scheme of the first driver of the search variable 6 is known, described in the patent of the Russian Federation No. 2116670 and is shown in Fig.6.
Первый 8 и второй 9 суммирующие счетчики предназначены для сложения значений приращений FО(N) и FП(N) с соответствующими значениями эмпирической интегральной функции распределения вычисленной за N-1 временной интервал FО(N-1) и FП(N-1). Первый 8 и второй 9 суммирующие счетчики представляют собой арифметические сумматоры, схемы которых известны и описаны в [Основы импульсной и цифровой техники. Учебное пособие для ВУЗов. - М.: Советское радио, 1975. - 440 с.] на стр.377, рис.14.17.The first 8 and second 9 summing counters are designed to add the increment values F О (N) and F П (N) with the corresponding values of the empirical integral distribution function calculated for N-1 time interval F О (N-1) and F П (N- one). The first 8 and second 9 summing counters are arithmetic adders, the schemes of which are known and described in [Fundamentals of pulse and digital technology. Textbook for high schools. - M.: Soviet Radio, 1975. - 440 p.] On page 377, Fig. 14.17.
Первый 10 и второй 11 блоки памяти предназначены для хранения приращений FО(N) и FП(N) в течение одного интервала анализа. Первый 10 и второй 11 блоки памяти представляют собой регистры параллельного действия, схемы которых известны и описаны в [Шляпоберский В.И. Основы техники передачи дискретных сообщений. - М.: Связь, 1973. - 480 с.] на стр.106, рис.3.1.The first 10 and second 11 memory blocks are designed to store increments F O (N) and F P (N) for one analysis interval. The first 10 and second 11 memory blocks are parallel action registers, the schemes of which are known and described in [Shlyapobersky V.I. Fundamentals of discrete messaging technology. - M.: Communication, 1973. - 480 p.] On p. 106, Fig. 3.1.
Блок деления 12 предназначен для деления приращения FП(N) на приращение FО(N) и выдачи отношения правдоподобия. Блок деления 12 представляет собой устройство деления двух n-разрядных двоичных чисел без восстановления остатка, схема которого известна и описана в [Бочаров К.П., Немшилов Н.Н., Петров Е.И., Сулин Л.И. Вычислительные комплексы автоматизированных систем управления. - Л.: ВАС, 1984. - 368 с.] на стр.88-90, рис.3.24.The division unit 12 is designed to divide the increment F P (N) by the increment F O (N) and provide a likelihood ratio. The division block 12 is a device for dividing two n-bit binary numbers without restoring the remainder, the scheme of which is known and described in [Bocharov KP, Nemshilov NN, Petrov EI, Sulin LI Computing complexes of automated control systems. - L .: YOU, 1984. - 368 p.] On p. 88-90, fig. 3.24.
Классификатор 13 предназначен для выработки сигналов "Изм" или "Отс" на основе сравнения входной информации с пороговыми значениями. Схема классификатора 13 известна, описана в патенте РФ № 2116670 и приведена на фиг.7.Classifier 13 is designed to generate signals "Izm" or "Ots" based on a comparison of input information with threshold values. The scheme of the classifier 13 is known, described in the patent of the Russian Federation No. 2116670 and is shown in Fig.7.
Регистр стратегии поиска 14 предназначен для формирования интервального либо точечного значений порогов классификации в зависимости от того, является ли номер интервала поиска предельным или нет. Схема регистра стратегии поиска 14 известна, описана в патенте РФ № 2116670 и приведена на фиг.8.The search strategy register 14 is designed to generate interval or point values of classification thresholds depending on whether the number of the search interval is limiting or not. The scheme of the search strategy register 14 is known, described in the patent of the Russian Federation No. 2116670 and is shown in Fig. 8.
Формирователь сигнала сброса 15 предназначен для объединения сигналов "Изм" и "Отс", их усиления и согласования с последующими блоками. Формирователь сигнала сброса 15 может быть выполнен в виде двухвходовой схемы ИЛИ, схема которой известна и описана в [Шляпоберский В.И. Основы техники передачи дискретных сообщений. - М.: Связь, 1973. - 480 с.] на стр.48-49, рис.2.7.The driver of the reset signal 15 is designed to combine the signals "Izm" and "Ots", their amplification and coordination with subsequent blocks. The reset signal generator 15 can be made in the form of a two-input OR circuit, the circuit of which is known and described in [Shlyapobersky V.I. Fundamentals of discrete messaging technology. - M .: Communication, 1973. - 480 p.] On p. 48-49, Fig. 2.7.
Блок отображения и записи данных 16 предназначен для отображения информации о наличии искомых и неизвестных детерминированных комбинаций и изменений интенсивности входного информационного потока, записи не определенных ранее известных детерминированных комбинаций в четвертый блок памяти 22 с одновременным изменением в третьем блоке памяти 21 значения о количестве известных детерминированных комбинаций, хранящихся в ячейках четвертого блока памяти 22, записи не определенных ранее искомых детерминированных комбинаций в пятый блок памяти 23. Запись в третий 21, четвертый 22 и пятый 23 блоки памяти осуществляется по адресу, определенному вычислителем хеш-функции 20.13. Блок отображения и записи данных может быть реализован различными способами, в частности в виде микропроцессора, работающего в соответствии с алгоритмом, приведенным на фиг.3.The data display and recording unit 16 is intended for displaying information about the presence of unknown and unknown deterministic combinations and changes in the intensity of the input information stream, recording of previously undefined deterministic combinations in the fourth memory unit 22 with a simultaneous change in the third memory unit 21 of the value of the number of known deterministic combinations stored in the cells of the fourth memory block 22, records not previously determined previously determined deterministic combinations in the fifth memory block and 23. An entry in the third 21, fourth 22 and fifth 23 blocks of memory at the address specified by the hash calculator 20.13. The data display and recording unit can be implemented in various ways, in particular in the form of a microprocessor operating in accordance with the algorithm shown in Fig. 3.
Блок изменения пороговых сигналов 17 предназначен для изменения значений пороговых сигналов в зависимости от времени суток. Схема блока изменения пороговых сигналов 17 известна, описана в патенте РФ № 2116670 и приведена на фиг.9.The block for changing threshold signals 17 is designed to change the values of threshold signals depending on the time of day. The circuit block changes the threshold signals 17 is known, described in the patent of the Russian Federation No. 2116670 and is shown in Fig.9.
Таймер текущих суток 18 предназначен для установки времени суток всего устройства. Схема таймера текущих суток 18 известна и описана в [Батушев В.А., Вениаминов В.Н., Ковалев В.Г. и др. Микросхемы и их применение. - М.: Энергия, 1978. - 248 с.] на стр.198-199, рис.5.23.The current day timer 18 is designed to set the time of day of the entire device. The timer scheme of the current day 18 is known and described in [Batushev V.A., Veniaminov V.N., Kovalev V.G. and other microcircuits and their application. - M.: Energia, 1978. - 248 p.] On pp .98-199, Fig. 5.23.
Блок формирования порога усечения 19 предназначен для корректировки значения максимального номера временного интервала - "Nmax" адекватно входному информационному потоку на протяжение всего интервала анализа. Схема блока 19 известна, описана в патенте РФ № 2149446 и приведена на фиг.2.The truncation threshold formation block 19 is intended to adjust the value of the maximum number of the time interval - "N max " adequately to the input information stream over the entire analysis interval. The block diagram 19 is known, described in the patent of the Russian Federation No. 2149446 and is shown in figure 2.
Входной регистр 20.1 предназначен для преобразования поступающей на вход детерминированной комбинации из последовательного кода в параллельный. Схема входного регистра 20.1 известна и описана в [Батушев В.А., Вениаминов В.Н., Ковалев В.Г. и др. Микросхемы и их применение. - М.: Энергия, 1978. - 248 с.] на стр.182-184.The input register 20.1 is designed to convert the deterministic combination arriving at the input from a serial code to a parallel one. The input register scheme 20.1 is known and described in [Batushev V.A., Veniaminov V.N., Kovalev V.G. and other microcircuits and their application. - M .: Energy, 1978. - 248 p.] On p. 182-184.
Дешифратор 20.2 предназначен для выделения комбинации начала сообщения на выходе входного регистра 20.1 и запуска работы всего устройства. Схема дешифратора 20.2 известна и описана в [Шляпоберский В.И. Основы техники передачи дискретных сообщений. - М.: Связь, 1973. - 480 с.] на стр.152-153, рис.3.43.The decoder 20.2 is designed to highlight the combination of the beginning of the message at the output of the input register 20.1 and start the operation of the entire device. The scheme of the decoder 20.2 is known and described in [Shlyapobersky V.I. Fundamentals of discrete messaging technology. - M.: Communication, 1973. - 480 p.] On p. 152-153, Fig. 3.43.
Первый 20.3 и второй 20.5 параллельные регистры предназначены для хранения детерминированной комбинации в течение одного интервала анализа. Схемы первого 20.3 и второго 20.5 параллельных регистров известны и описаны в [Шляпоберский В.И. Основы техники передачи дискретных сообщений. - М.: Связь, 1973. - 480 с.] на стр.106, рис.3.1.The first 20.3 and second 20.5 parallel registers are designed to store a deterministic combination during one analysis interval. Schemes of the first 20.3 and second 20.5 parallel registers are known and described in [Shlyapobersky V.I. Fundamentals of discrete messaging technology. - M.: Communication, 1973. - 480 p.] On p. 106, Fig. 3.1.
Счетчик 20.4 предназначен для подсчета количества тактовых импульсов, поступающих с выхода второго элемента И 20.17 и выдачи комбинаций в первый компаратор 20.6. Количество тактовых импульсов соответствует количеству поступивших известных детерминированных комбинаций от четвертого блока памяти 22 в структурный анализатор 20 в течение одного интервала анализа. Схема счетчика 20.4 известна и описана в [Батушев В.А., Вениаминов В.Н., Ковалев В.Г. и др. Микросхемы и их применение. - М.: Энергия, 1978. - 248 с.] на стр.120, рис.3.13.The counter 20.4 is designed to count the number of clock pulses from the output of the second element And 20.17 and the issuance of combinations in the first comparator 20.6. The number of clock pulses corresponds to the number of known deterministic combinations received from the fourth memory block 22 to the structural analyzer 20 during one analysis interval. The counter scheme 20.4 is known and described in [Batushev V.A., Veniaminov V.N., Kovalev V.G. and other microcircuits and their application. - M .: Energy, 1978. - 248 p.] On p. 120, Fig. 3.13.
Первый компаратор 20.6 предназначен для сравнения двух m-разрядных чисел, первое из которых поступает с выхода счетчика 20.4 на первый вход, а второе - с выхода "Данные 1" третьего блока памяти 21 и при наличии совпадения выдачи на выходе "Равенство - А=В" сигнала "1". Схема первого компаратора 20.6 известна и описана в [Лебедев О.Н., Сидоров A.M. Импульсные и цифровые устройства. Цифровые узлы и их проектирование на микросхемах. - Л.: ВАС, 1980. - 128 с.] на стр.52-54, рис.2.35, таблица 2.11.The first comparator 20.6 is designed to compare two m-bit numbers, the first of which comes from the output of the counter 20.4 to the first input, and the second from the output "
Первый элемент И 20.7 предназначен для формирования сигнала о наличии неизвестного признака во входном информационном потоке на выходе структурного анализатора 20 при поступлении на его входы сигналов "1" с выходов "Равенство - А=В" первого компаратора 20.6 и элемента НЕ 20.9. Схема первого элемента И 20.7 известна и описана в [Шляпоберский В.И. Основы техники передачи дискретных сообщений. - М.: Связь, 1973. - 480 с.] на стр.44, рис.2.4.The first element And 20.7 is designed to generate a signal about the presence of an unknown sign in the input information stream at the output of the structural analyzer 20 when signals “1” from the outputs “Equality - A = B” of the first comparator 20.6 and the element NOT 20.9 are received. The scheme of the first element And 20.7 is known and described in [Shlyapobersky V.I. Fundamentals of discrete messaging technology. - M.: Communication, 1973. - 480 p.] On p. 44, Fig. 2.4.
Второй компаратор 20.8 предназначен для сравнения двух n-разрядных чисел, первое из которых поступает с выхода первого параллельного регистра 20.3, а второе - с выхода "Данные 2" четвертого блока памяти 22 и при наличии совпадения выдачи на выходе "Равенство - А=В" сигнала "1". Схема второго компаратора 20.8 известна и описана в [Лебедев О.Н., Сидоров A.M. Импульсные и цифровые устройства. Цифровые узлы и их проектирование на микросхемах. - Л.: ВАС, 1980. - 128 с.] на стр.52-54, рис.2.35, таблица 2.11.The second comparator 20.8 is designed to compare two n-bit numbers, the first of which comes from the output of the first parallel register 20.3, and the second from the output "Data 2" of the fourth memory block 22 and if there is a match output at the output "Equality - A = B" signal "1". The scheme of the second comparator 20.8 is known and described in [Lebedev ON, Sidorov A.M. Pulse and digital devices. Digital nodes and their design on microcircuits. - L .: YOU, 1980. - 128 p.] On p. 52-54, fig. 2.35, table 2.11.
Элемент НЕ 20.9 предназначен для инверсии сигнала, поступающего на его вход с выхода второго компаратора 20.8, на противоположный. Схема элемента НЕ 20.9 известна и описана в [Батушев В.А., Вениаминов В.Н., Ковалев В.Г. и др. Микросхемы и их применение. - М.: Энергия, 1978. - 248 с.] на стр.135, табл.4.2.The element NOT 20.9 is designed to invert the signal received at its input from the output of the second comparator 20.8, to the opposite. The layout of the element NOT 20.9 is known and described in [Batushev V.A., Veniaminov V.N., Kovalev V.G. and other microcircuits and their application. - M .: Energy, 1978. - 248 p.] On p. 135, table 4.2.
Первый элемент ИЛИ 20.10 предназначен для формирования сигнала, поступающего на управляющий вход второго параллельного регистра 20.5 при наличии неизвестного или искомого признака во входном информационном потоке. Схема первого элемента ИЛИ 20.10 известна и описана в [Шляпоберский В.И. Основы техники передачи дискретных сообщений. - М.: Связь, 1973. - 480 с.] на стр.48-49, рис.2.7.The first element OR 20.10 is designed to generate a signal fed to the control input of the second parallel register 20.5 in the presence of an unknown or desired sign in the input information stream. The scheme of the first element OR 20.10 is known and described in [Shlyapobersky V.I. Fundamentals of discrete messaging technology. - M .: Communication, 1973. - 480 p.] On p. 48-49, Fig. 2.7.
Второй элемент ИЛИ 20.11 предназначен для формирования сигнала, поступающего на вход "Установка 0" RS-триггера 20.14, при наличии известного, неизвестного или искомого признака во входном информационном потоке. Схема второго элемента ИЛИ 20.11 известна и описана в [Шляпоберский В.И. Основы техники передачи дискретных сообщений. - М.: Связь, 1973. - 480 с.] на стр.48-49, рис.2.7.The second element OR 20.11 is designed to generate a signal input to the "Setting 0" input of the RS-flip-flop 20.14, in the presence of a known, unknown or desired sign in the input information stream. The scheme of the second element OR 20.11 is known and described in [Shlyapobersky V.I. Fundamentals of discrete messaging technology. - M .: Communication, 1973. - 480 p.] On p. 48-49, Fig. 2.7.
Третий компаратор 20.12 предназначен для сравнения двух n-разрядных чисел, первое из которых поступает с выхода первого параллельного регистра 20.3, а второе - с выхода "Данные З" пятого блока памяти 23 и при наличии совпадения выдачи на выходе "Равенство - А=В" сигнала "1". Схема третьего компаратора 20.12 известна и описана в [Лебедев О.Н., Сидоров A.M. Импульсные и цифровые устройства. Цифровые узлы и их проектирование на микросхемах. - Л.: ВАС, 1980. - 128 с.] на стр.52-54, рис.2.35, таблица 2.11.The third comparator 20.12 is designed to compare two n-bit numbers, the first of which comes from the output of the first parallel register 20.3, and the second from the output "
Вычислитель хеш-функции 20.13 предназначен для деления поступающей на вход устройства детерминированной комбинации, представляющей собой n-разрядное двоичное число, на заранее определенное n-разрядное двоичное число с остатком и выдачи адреса детерминированной комбинации в третий 21, четвертый 22, пятый 23 блоки памяти и информационный вход третьего параллельного регистра 20.15. Вычислитель хеш-функции 20.13 представляет собой устройство деления двух n-разрядных двоичных чисел методом восстановления остатка, схема которого известна и описана в [Хвощ С.Т., Варлинский Н.Н., Попов Е.А. Микропроцессоры и микроЭВМ в системах автоматического управления. Справочник. - Л.: Машиностроение, 1987. - 640 с.] на стр.573-575, таблица 18.6.The hash function calculator 20.13 is designed to divide the deterministic combination arriving at the input of the device, which is an n-bit binary number, by a predetermined n-bit binary number with the remainder and provide the address of the deterministic combination in the third 21, fourth 22, fifth 23 memory blocks and information input of the third parallel register 20.15. The hash function calculator 20.13 is a device for dividing two n-bit binary numbers by the remainder recovery method, the scheme of which is known and described in [Hvoshch S.T., Varlinsky N.N., Popov E.A. Microprocessors and microcomputers in automatic control systems. Directory. - L .: Engineering, 1987. - 640 p.] On p. 573-575, table 18.6.
RS-триггер 20.14 предназначен для управления работой второго элемента И 20.17, выполняющего функцию ключа. Схема RS-триггера 20.14 известна и описана в [Катушев В.А., Вениаминов В.Н., Ковалев В.Г. и др. Микросхемы и их применение. - М.: Энергия, 1978. - 248 с.] на стр.158-159, рис.4.21(а).The RS-trigger 20.14 is designed to control the operation of the second element And 20.17, performing the function of a key. The circuit of the RS-trigger 20.14 is known and described in [Katushev V.A., Veniaminov V.N., Kovalev V.G. and other microcircuits and their application. - M .: Energy, 1978. - 248 p.] On p. 158-159, fig. 4.21 (a).
Третий параллельный регистр 20.15 предназначен для хранения адреса детерминированной комбинации, поступающего с выхода "Адрес" вычислителя хеш-функции 20.13 в течение одного интервала анализа. Схема третьего параллельного регистра 20.15 известна и описана в [Шляпоберский В.И. Основы техники передачи дискретных сообщений. - М.: Связь, 1973. - 480 с.] на стр.106, рис.3.1.The third parallel register 20.15 is intended to store the address of the deterministic combination coming from the "Address" output of the hash function calculator 20.13 for one analysis interval. The scheme of the third parallel register 20.15 is known and described in [Shlyapobersky V.I. Fundamentals of discrete messaging technology. - M.: Communication, 1973. - 480 p.] On p. 106, Fig. 3.1.
Генератор импульсов 20.16 предназначен для формирования тактовых импульсов. Схема генератора импульсов 20.16 известна и описана в [Батушев В.А., Вениаминов В.Н., Ковалев В.Г. и др. Микросхемы и их применение. - М.: Энергия, 1978. - 248 с.] на стр.193-194, рис 5.19(г).The pulse generator 20.16 is intended for the formation of clock pulses. The pulse generator circuit 20.16 is known and described in [Batushev V.A., Veniaminov V.N., Kovalev V.G. and other microcircuits and their application. - M .: Energy, 1978. - 248 p.] On pages 193-194, Fig. 5.19 (g).
Второй элемент И 20.17 предназначен для подачи тактовых импульсов в счетчик 20.4, первый 20.6, второй 20.8, третий 20.12 компараторы, четвертый 22 и пятый 23 блоки памяти. Схема второго элемента И 20.17 известна и описана в [Шляпоберский В.И. Основы техники передачи дискретных сообщений. - М.: Связь, 1973. - 480 с.] на стр.43-48, рис.2.4.The second element And 20.17 is designed to supply clock pulses to the counter 20.4, the first 20.6, the second 20.8, the third 20.12 comparators, the fourth 22 and fifth 23 memory blocks. The scheme of the second element And 20.17 is known and described in [Shlyapobersky V.I. Fundamentals of discrete messaging technology. - M.: Communication, 1973. - 480 p.] On p. 43-48, Fig. 2.4.
Третий блок памяти 21 предназначен для хранения заранее запрограммированных значений о количестве известных детерминированных комбинаций, хранящихся в ячейках четвертого блока памяти 22. Третий блок памяти 21 представляет собой электрически программируемое постоянное запоминающее устройство, схема которого известна и описана в [Хвощ С.Т., Варлинский Н.Н., Попов Е.А. Микропроцессоры и микроЭВМ в системах автоматического управления. Справочник. - Л.: Машиностроение, 1987. - 640 с.] на стр.464-474.The third memory unit 21 is designed to store pre-programmed values about the number of known deterministic combinations stored in the cells of the fourth memory unit 22. The third memory unit 21 is an electrically programmable read-only memory device, the circuit of which is known and described in [Hvoshch S.T., Varlinsky N.N., Popov E.A. Microprocessors and microcomputers in automatic control systems. Directory. - L.: Mechanical Engineering, 1987. - 640 p.] On p. 464-474.
Четвертый блок памяти 22 предназначен для хранения заранее запрограммированных известных детерминированных комбинаций. Четвертый блок памяти 22 представляет собой электрически программируемое постоянное запоминающее устройство, схема которого известна и описана в [Хвощ С.Т., Варлинский Н.Н., Попов Е.А. Микропроцессоры и микроЭВМ в системах автоматического управления. Справочник. - Л.: Машиностроение, 1987. - 640 с.] на стр.464-474.The fourth memory unit 22 is designed to store pre-programmed known deterministic combinations. The fourth memory unit 22 is an electrically programmable read-only memory device, the circuit of which is known and described in [Hvoshch S.T., Varlinsky N.N., Popov E.A. Microprocessors and microcomputers in automatic control systems. Directory. - L.: Mechanical Engineering, 1987. - 640 p.] On p. 464-474.
Пятый блок памяти 23 предназначен для хранения заранее запрограммированных искомых детерминированных комбинаций. Пятый блок памяти 23 представляет собой электрически программируемое постоянное запоминающее устройство, схема которого известна и описана в [Хвощ С.Т., Варлинский Н.Н., Попов Е.А. Микропроцессоры и микроЭВМ в системах автоматического управления. Справочник. - Л.: Машиностроение, 1987. - 640 с.] на стр.464-474.The fifth memory block 23 is designed to store pre-programmed desired deterministic combinations. The fifth memory unit 23 is an electrically programmable read-only memory device, the circuit of which is known and described in [Hvoshch S.T., Varlinsky N.N., Popov E.A. Microprocessors and microcomputers in automatic control systems. Directory. - L.: Mechanical Engineering, 1987. - 640 p.] On p. 464-474.
Устройство мониторинга информационного графика работает следующим образом.The monitoring device information schedule works as follows.
Входной информационный поток, синхронизированный с тактовыми импульсами, поступает на информационный вход структурного анализатора 20 (фиг.1).The input information stream synchronized with clock pulses is fed to the information input of the structural analyzer 20 (Fig. 1).
Структурный анализатор 20 (фиг.2) вырабатывает сигнал запуска работы всего устройства при наличии комбинации начала сообщения во входном информационном потоке, а также осуществляет поиск неизвестных и заранее определенных искомых детерминированных комбинаций и при их наличии выдает соответственно сигнал на вход "Неизвестный признак" или "Искомый признак", а также на вход "Детерминированная комбинация" блока отображения и записи данных 16. Объектом распознавания являются искомые и неизвестные детерминированные комбинации во входном информационном потоке. Каждую детерминированную комбинацию, представляющую собой n-разрядное двоичное число, делят на заранее определенное n-разрядное двоичное число с остатком. Остаток является значением хеш-функции. По найденному значению хеш-функции, являющемуся адресом, в четвертом блоке памяти 22 находят заранее запрограммированные известные детерминированные комбинации, сравнивают их с поступившей детерминированной комбинацией на наличие совпадения. В случае несовпадения ни одной из хранящихся в четвертом блоке памяти 22 детерминированной комбинации с поступившей выдается сигнал "Неизвестный признак" отображаемый блоком отображения и записи данных 16. Также по найденному значению хеш-функции, являющемуся адресом, в пятом блоке памяти 23 находят заранее запрограммированные искомые детерминированные комбинации и сравнивают их с поступившей детерминированной комбинацией на наличие совпадения. В случае совпадения одной из хранящихся в пятом блоке памяти 23 детерминированной комбинации с поступившей выдается сигнал "Искомый признак", отображаемый блоком отображения и записи данных 16.The structural analyzer 20 (figure 2) generates a start signal for the entire device when there is a combination of the beginning of the message in the input information stream, and also searches for unknown and predetermined desired deterministic combinations and, if any, gives an input signal "Unknown sign" or " The desired sign ", as well as the input" Deterministic combination "of the data display and record unit 16. The object of recognition is the unknown and unknown deterministic combinations in the input information mation stream. Each deterministic combination representing an n-bit binary number is divided by a predetermined n-bit binary number with a remainder. The remainder is the value of the hash function. According to the found value of the hash function, which is the address, in the fourth memory block 22, pre-programmed known deterministic combinations are found, compared with the received deterministic combination for a match. In the event that none of the determinate combinations stored in the fourth memory block 22 coincides with the received signal, an “Unknown flag” signal is displayed by the data display and recording unit 16. Also, the pre-programmed desired values are found in the fifth memory block 23 by the found hash function, which is the address deterministic combinations and compare them with the received deterministic combination for a match. If one of the deterministic combinations stored in the fifth memory block 23 coincides with the received signal, the signal “Search for feature” is displayed by the data display and recording unit 16.
Во входном регистре 20.1 детерминированная комбинация под действием синхроимпульсов преобразуется из последовательного кода в параллельный и поступает на информационные входы дешифратора 20.2, первого параллельного регистра 20.3 и вычислителя хеш-функции 20.13.In the input register 20.1, the deterministic combination under the action of clock pulses is converted from a serial code to a parallel one and fed to the information inputs of the decoder 20.2, the first parallel register 20.3 and the hash function calculator 20.13.
В дешифраторе 20.2 при появлении комбинации начала сообщения на строго определенных выходных разрядах входного регистра 20.1 вырабатывается сигнал запуска работы всего устройства, который поступает на управляющий вход первого параллельного регистра 20.3, вход "Сброс" счетчика 20.4, запускающий вход вычислителя хеш-функции 20.13, вход "Установка 1" RS-триггера 20.14 и на информационные входы формирователя сигналов текущей оценки 1 и дискриминатора зон значений оценки 2. По этому сигналу детерминированная комбинация с выхода входного регистра 20.1 записывается в первый параллельный регистр 20.3 и регистры общего назначения вычислителя хеш-функции 20.13, на выходе RS-триггера 20.14 устанавливается уровень логической единицы, а формирователь сигналов текущей оценки 1 и дискриминатор зон значений оценки 2 анализируют интенсивность входного потока.In the decoder 20.2, when the combination of the beginning of the message appears on the strictly defined output bits of the input register 20.1, the start-up signal of the entire device is generated, which is fed to the control input of the first parallel register 20.3, the input "Reset" of the counter 20.4, which starts the input of the hash function calculator 20.13, the input " Installing 1 "RS-flip-flop 20.14 and to the information inputs of the signal generator of the
В первом параллельном регистре 20.3 детерминированная комбинация хранится в течение одного интервала анализа. С выхода первого параллельного регистра 20.3 детерминированная комбинация поступает на информационный вход второго параллельного регистра 20.5 и первые входы второго 20.8 и третьего 20.12 компараторов.In the first parallel register 20.3, the deterministic combination is stored for one analysis interval. From the output of the first parallel register 20.3, the deterministic combination goes to the information input of the second parallel register 20.5 and the first inputs of the second 20.8 and third 20.12 comparators.
Счетчик 20.4 производит подсчет количества тактовых импульсов, поступающих на его вход с выхода второго элемента И 20.17, и выдает комбинацию в первый компаратор 20.6 о количестве поступивших известных детерминированных комбинаций от четвертого блока памяти 22 в структурный анализатор 20 в течение одного интервала анализа.The counter 20.4 counts the number of clock pulses arriving at its input from the output of the second element And 20.17, and gives a combination to the first comparator 20.6 on the number of known deterministic combinations received from the fourth memory block 22 to the structural analyzer 20 within one analysis interval.
В первом компараторе 20.6 под действием тактовых импульсов, поступающих на управляющий вход от второго элемента И 20.17, выполняется операция сравнения двух комбинаций, представляющих собой два m-разрядных двоичных числа, первое из которых поступает с выхода счетчика 20.4 на первый вход, а второе - с выхода "Данные 1" третьего блока памяти 21 на второй вход, и при наличии совпадения на выходе "Равенство - А=В" вырабатывается сигнал "1", который поступает на первый вход первого элемента И 20.7.In the first comparator 20.6, under the action of clock pulses arriving at the control input from the second element And 20.17, the operation compares two combinations, which are two m-bit binary numbers, the first of which comes from the output of the counter 20.4 to the first input, and the second from output "
Во втором компараторе 20.8 под действием тактовых импульсов, поступающих на управляющий вход от второго элемента И 20.17, выполняется операция сравнения двух детерминированных комбинаций, представляющих собой два n-разрядных двоичных числа, первое из которых поступает с выхода первого параллельного регистра 20.3 на первый вход, а второе - с выхода "Данные 2" четвертого блока памяти 22 на второй вход, и при наличии совпадения на выходе "Равенство - А=В" второго компаратора 20.8 вырабатывается сигнал "1", который поступает на второй вход второго элемента ИЛИ 20.11 и на вход элемента НЕ 20.9.In the second comparator 20.8, under the action of clock pulses arriving at the control input from the second element AND 20.17, the operation compares two deterministic combinations, which are two n-bit binary numbers, the first of which comes from the output of the first parallel register 20.3 to the first input, and the second - from the output "Data 2" of the fourth memory block 22 to the second input, and if there is a match at the output "Equality - A = B" of the second comparator 20.8, the signal "1" is generated, which is fed to the second input of the second element OR 20.11 and the input of the element is NOT 20.9.
При отсутствие сигнала "1" на выходе "Равенство - А=В" второго компаратора 20.8 на выходе элемента НЕ 20.9 вырабатывается сигнал "1", поступающий на второй вход первого элемента И 20.7. При этом при наличии сигнала "1" на первом входе первого элемента И 20.7, поступающего с выхода "Равенство - А=В" первого компаратора 20.6, на выходе первого элемента И 20.7 вырабатывается сигнал "1", поступающий на первые входы первого 20.10 и второго 20.11 элементов ИЛИ, управляющий вход третьего параллельного регистра 20.15 и вход "Неизвестный признак" блока отображения и записи данных 16.If there is no signal "1" at the output of "Equality - A = B" of the second comparator 20.8, the signal "1" is generated at the output of the element NOT 20.9, which arrives at the second input of the first element And 20.7. In this case, if there is a signal "1" at the first input of the first element And 20.7, coming from the output "Equality - A = B" of the first comparator 20.6, at the output of the first element And 20.7, a signal "1" is generated, which goes to the first inputs of the first 20.10 and second 20.11 OR elements, the control input of the third parallel register 20.15 and the input "Unknown sign" of the data display and record unit 16.
При поступлении сигнала "1" на любой вход первого элемента ИЛИ 20.10 с выходов первого элемента И 20.7 или "Равенство - А=В" третьего компаратора 20.12, на его выходе вырабатывается сигнал "1", поступающий на управляющий вход второго параллельного регистра 20.5. По этому сигналу детерминированная комбинация записывается во второй параллельный регистр 20.5 и поступает на вход "Детерминированная комбинация" блока отображения и записи данных 16.When the signal "1" arrives at any input of the first element OR 20.10 from the outputs of the first element And 20.7 or "Equality - A = B" of the third comparator 20.12, the signal "1" is generated at its output and is fed to the control input of the second parallel register 20.5. According to this signal, the deterministic combination is recorded in the second parallel register 20.5 and is input to the "Deterministic combination" of the data display and record unit 16.
При поступлении сигнала "1" на любой из трех входов второго элемента ИЛИ 20.11 с выходов первого элемента И 20.7, "Равенство - А=В" второго 20.8 или третьего 20.12 компараторов, на его выходе вырабатывается сигнал "1", поступающий на вход "Установка 0" RS-триггера 20.14. По этому сигналу RS-триггер 20.14 прекращает формировать сигнал "1" на вход второго элемента И 20.17, при этом с выхода второго элемента И 20.17 прекращают поступать тактовые импульсы, работа структурного анализатора 20 на данном интервале анализа заканчивается.When a signal "1" is received at any of the three inputs of the second element OR 20.11 from the outputs of the first element And 20.7, "Equality - A = B" of the second 20.8 or third 20.12 comparators, the signal "1" is generated at its output, which is input to the "Installation 0 "RS trigger 20.14. By this signal, the RS-flip-flop 20.14 stops generating a signal "1" to the input of the second element And 20.17, while the output of the second element And 20.17 ceases to receive clock pulses, the work of the structural analyzer 20 in this analysis interval ends.
В третьем компараторе 20.12 под действием тактовых импульсов, поступающих на управляющий вход от второго элемента И 20.17, выполняется операция сравнения двух детерминированных комбинаций, представляющих собой два n-разрядных двоичных числа, первое из которых поступает с выхода первого параллельного регистра 20.3 на первый вход, а второе - с выхода "Данные 3" пятого блока памяти 23 на второй вход, и при наличии совпадения на выходе "Равенство - А=В" третьего компаратора 20.12 вырабатывается сигнал "1", который поступает на второй вход первого элемента ИЛИ 20.10, третий вход второго элемента ИЛИ 20.11 и на вход "Искомый признак" блока отображения и записи данных 16.In the third comparator 20.12, under the action of clock pulses supplied to the control input from the second element AND 20.17, the operation compares two deterministic combinations, which are two n-bit binary numbers, the first of which comes from the output of the first parallel register 20.3 to the first input, and the second - from the output "
Вычислитель хеш-функции 20.13 производит деление поступившей на информационный вход детерминированной комбинации, представляющей собой n-разрядное двоичное число, на заранее определенное n-разрядное двоичное число методом восстановления остатка, являющегося значением хеш-функции и представляющего собой также n-разрядное двоичное число, которое поступает на вход "Адрес" третьего 21, четвертого 22, пятого 23 блоков памяти и на информационный вход третьего параллельного регистра 20.15.The hash function calculator 20.13 divides the determinate combination that is an n-bit binary number received at the information input by a predetermined n-bit binary number by the remainder recovery method, which is the value of the hash function and is also an n-bit binary number, which arrives at the input "Address" of the third 21, fourth 22, fifth 23 memory blocks and the information input of the third parallel register 20.15.
RS-триггер 20.14 управляет работой второго элемента И 20.17, выполняющего функцию ключа. RS-триггер 20.14 отпирает ключ (второй элемент И 20.17) при появлении сигнала "1" на входе "Установка 1" и запирает его при появлении сигнала "1" на входе "Установка 0".The RS-trigger 20.14 controls the operation of the second element And 20.17, performing the function of a key. The RS-trigger 20.14 unlocks the key (second element AND 20.17) when the signal "1" appears at the input "
При поступлении сигнала "1" на управляющий вход третьего параллельного регистра 20.15 адрес, сформированный вычислителем хеш-функции 20.13, записывается в третий параллельный регистр 20.15 и поступает на вход "Адрес НП" блока отображения и записи данных 16.When the signal "1" is received at the control input of the third parallel register 20.15, the address generated by the hash function calculator 20.13 is recorded in the third parallel register 20.15 and is received at the input "NP address" of the data display and recording unit 16.
Генератор импульсов 20.16 формирует импульсы, которые поступают на второй вход второго элемента И 20.17.The pulse generator 20.16 generates pulses that are fed to the second input of the second element And 20.17.
С выхода второго элемента И 20.17 при наличии на первом входе сигнала "1" с выхода RS-триггера 20.14 тактовые импульсы поступают на информационный вход счетчика 20.4, на входы "Тактовые импульсы" четвертого 22, пятого 23 блоков памяти и управляющие входы первого 20.6, второго 20.8 и третьего 20.12 компараторов.From the output of the second element And 20.17, if there is a signal "1" at the first input from the output of the RS-flip-flop 20.14, clock pulses are fed to the information input of the counter 20.4, to the inputs "Clock pulses" of the fourth 22, fifth of 23 memory blocks and control inputs of the first 20.6, second 20.8 and third 20.12 comparators.
С выхода третьего блока памяти 21 заранее запрограммированные значения о количестве известных детерминированных комбинаций, находящихся в ячейках четвертого блока памяти 22 по адресу, поступающему с выхода вычислителя хеш-функции 20.13, считываются на второй вход первого компаратора 20.6.From the output of the third memory block 21, pre-programmed values about the number of known deterministic combinations located in the cells of the fourth memory block 22 at the address coming from the output of the hash function calculator 20.13 are read to the second input of the first comparator 20.6.
С выхода четвертого блока памяти 22 заранее запрограммированные известные детерминированные комбинации, находящиеся по адресу, поступающему с выхода вычислителя хеш-функции 20.13, последовательно считываются под действием тактовых импульсов, поступающих с выхода второго элемента И 20.17, на второй вход второго компаратора 20.8.From the output of the fourth memory block 22, pre-programmed known deterministic combinations located at the address coming from the output of the hash function calculator 20.13 are sequentially read under the action of clock pulses from the output of the second element And 20.17, to the second input of the second comparator 20.8.
С выхода пятого блока памяти 23 заранее запрограммированные искомые детерминированные комбинации, находящиеся по адресу, поступающему с выхода вычислителя хеш-функции 20.13, последовательно считываются под действием тактовых импульсов, поступающих с выхода второго элемента И 20.17, на второй вход третьего компаратора 20.12.From the output of the fifth memory block 23, the pre-programmed desired deterministic combinations located at the address coming from the output of the hash function calculator 20.13 are sequentially read under the action of clock pulses coming from the output of the second element And 20.17, to the second input of the third comparator 20.12.
При этом множества известных и искомых детерминированных комбинаций, хранящихся соответственно в четвертом 22 и пятом 23 блоках памяти, одинаковых детерминированных комбинаций не имеют.Moreover, the sets of known and desired deterministic combinations stored in the fourth 22 and fifth 23 memory blocks, respectively, do not have the same deterministic combinations.
В формирователе сигналов текущей оценки 1 по окончании текущего интервала анализа вырабатывается двоичный сигнал, характеризующий состояние обстановки. При превышении отклонения числа комбинаций начала сообщений от среднего значения в верхнюю или нижнюю сторону больше порогового на выходе формирователя сигналов текущей оценки 1 формируется сигнал "Изм", в других случаях вырабатывается сигнал "Отс". С выхода формирователя сигналов текущей оценки 1 сигнал "Изм" или "Отс" поступает затем на управляющий вход коммутатора 5.In the signal conditioner of the
В дискриминаторе зон значений оценки 2 вырабатывается сигнал о номере зоны того состояния, в котором находится входной информационный поток соответствующей интенсивности. Этот номер зоны соответствует более точной оценке состояния обстановки по сравнению с оценкой, получаемой в формирователе сигналов текущей оценки 1. С выходов "Изм" или "Отс" дискриминатора зон значений оценки 2 сигнал соответственно "Изм" или "Отс" поступает на одноименный вход коммутатора 5.In the discriminator of the zones of the values of the rating 2, a signal is generated about the zone number of that state in which the input information stream of the corresponding intensity is located. This zone number corresponds to a more accurate assessment of the state of the situation in comparison with the estimate obtained in the signal conditioner of the
Распределитель импульсов 3 осуществляет синхронизацию работы всего устройства посредством формирования четырех импульсных последовательностей, сдвинутых относительно друг друга на некоторую величину Δt.The
Счетчик временных интервалов 4 осуществляет подсчет количества наблюдаемых интервалов времени и выдает комбинацию о номере временного интервала на вход "Nтек" регистра стратегии поиска 14 и блока формирования порога усечения 19.The counter of time intervals 4 calculates the number of observed time intervals and issues a combination of the number of the time interval to the input "N tech " of the search strategy register 14 and the truncation threshold formation block 19.
Коммутатор 5 в соответствии с поступающим на него сигналом управления от формирователя сигналов текущей оценки 1 обеспечивает подключение сигнала о номере зоны состояния "Изм" или "Отс" соответственно на вход первого 6 или второго 7 формирователя переменной поиска, где на основе сигнала о номере зоны Km(1<j<m), наибольшего номера зоны Кm и максимального числа наблюдений Nmax производится построение приращений FП(N) и FО(N) эмпирических интегральных функций распределения вероятностей отклоненного и нормального состояния графика на N-м интервале наблюдения:The
В суммирующих счетчиках 8 и 9 производится сравнение значений приращений FП(N) и FО(N) с соответствующими значениями эмпирической интегральной функции распределения вычисленной за N-1 временной интервал FП(N-1) и FО(N-1), которые поступают с выходов блоков памяти 10 и 11:In the summing counters 8 and 9, the increment values F P (N) and F O (N) are compared with the corresponding values of the empirical integral distribution function calculated for N-1 time interval F P (N-1) and F O (N-1) that come from the outputs of memory blocks 10 and 11:
FП(N)=FП(N-1)+FП(N),F P (N) = F P (N-1) + F P (N),
FО(N)=F0(N-1)+FО(N).F O (N) = F 0 (N-1) + F O (N).
Значения FП(N) и FО(N) поступают на входы блока деления 12 и на запись в первый 10 и второй 11 блоки памяти. Блок деления 12 осуществляет операцию арифметического деленияThe values of F P (N) and F O (N) are fed to the inputs of the division unit 12 and are recorded in the first 10 and second 11 memory blocks. The division unit 12 performs the operation of arithmetic division
и выдачу отношения правдоподобия на информационный вход классификатора 13.and issuing a likelihood relationship to the information input of the classifier 13.
Классификатор 13 вырабатывает решение о состоянии обстановки на основе сравнения входной информации с пороговыми значениями и выдает сигнал "П" или "О" на входы блока отображения и записи данных 16 и формирователя сигналов сброса 15.Classifier 13 makes a decision about the state of the situation based on a comparison of the input information with threshold values and gives a signal "P" or "O" to the inputs of the data display and recording unit 16 and the reset signal generator 15.
Регистр стратегии поиска 14 формирует интервальное либо точечное значения порогов классификации в зависимости от того, является ли номер интервала поиска предельным или нет. Сигнал с одного из выходов "Пклв" или "Пклн" регистра стратегии поиска 14 поступает на соответствующий вход классификатора 13.The search strategy register 14 generates interval or point values of the classification thresholds depending on whether the number of the search interval is limiting or not. The signal from one of the outputs "P CLV " or "P CLN " of the search strategy register 14 is supplied to the corresponding input of the classifier 13.
Формирователь сигналов сброса 15 вырабатывает сигнал "Сброс" и подает его на входы счетчика 4, первого 10 и второго 11 блоков памяти и блока формирования порога усечения 19 для перевода их в исходное состояние.The reset signal generator 15 generates a “Reset” signal and feeds it to the inputs of the counter 4, the first 10 and second 11 memory blocks and the truncation threshold generation unit 19 for resetting them.
Блок отображения и записи данных 16 отображает информацию о наличии искомых и неизвестных детерминированных комбинаций во входном информационном потоке и изменений интенсивности входного информационного потока при поступлении сигналов соответственно от структурного анализатора 20 и классификатора 13. При необходимости производит запись ранее не внесенных известных детерминированных комбинаций в четвертый блок памяти 22 и изменяет в третьем блоке памяти 21 значение N о количестве известных детерминированных комбинаций на N+1, хранящихся в ячейках четвертого блока памяти 22, производит запись ранее не внесенных искомых детерминированных комбинаций в пятый блок памяти 23. Алгоритм работы блока отображения и записи данных (далее просто алгоритм) указан на фиг.3.The data display and record unit 16 displays information about the presence of unknown and unknown deterministic combinations in the input information stream and changes in the intensity of the input information stream when signals are received, respectively, from the structural analyzer 20 and the classifier 13. If necessary, records previously not known deterministic combinations in the fourth block memory 22 and changes in the third memory block 21 the value of N about the number of known deterministic combinations by N + 1 stored in the cells of the fourth memory block 22, it records the previously not entered desired deterministic combinations in the fifth memory block 23. The algorithm of the display and data recording unit (hereinafter simply the algorithm) is shown in FIG. 3.
В блоке 1 алгоритма по данным, полученным с портов П5 ("Изменение состояния обстановки - П"), П6 ("Отсутствие изменения состояния обстановки - О") и П8 ("Время"), происходит отображение и запись информации об изменении интенсивности входного информационного потока.In
В блоке 2 алгоритма по данным, полученным с портов П11 ("Детерм. комб."), П12 ("Неизв. признак") и П13 ("Иском. признак"), происходит отображение информации о наличии искомого или неизвестного признака во входном информационном потоке.In block 2 of the algorithm, according to the data received from the ports P11 (Determ. Combo), P12 (Unknown attribute) and P13 (Search for an attribute), information about the presence of the sought or unknown attribute in the input information is displayed flow.
В блоке 3 алгоритма на основании информации, полученной из блока 2 алгоритма, оператор принимает решение, является ли детерминированная комбинация неизвестным признаком. Если да, то переход в блок 5 алгоритма. Если нет, то переход в блок 4 алгоритма.In
В блоке 4 алгоритма на основании информации, полученной из блока 2 алгоритма и данных с порта П8 ("Время"), происходит запись детерминированной комбинации, являющейся известным признаком во времени.In block 4 of the algorithm, based on the information received from block 2 of the algorithm and data from port P8 (“Time”), a deterministic combination is recorded, which is a known sign in time.
В блоке 5 алгоритма на основании информации, полученной из блока 2 алгоритма и данных с портов П1 ("Данные 1"), П8 ("Время"), П10 ("Адрес НП"), происходит запись детерминированной комбинации, являющейся неизвестным признаком, адреса, определенного вычислителем хэш-функции 20.13 и данных ("Данные 1") во времени.In
В блоке 6 алгоритма оператор принимает решение на запись неизвестного признака в область искомых признаков. Если да, то переход к блоку 8 алгоритма. Если нет, то переход к блоку 7 алгоритма.In block 6 of the algorithm, the operator makes a decision to record an unknown sign in the region of the desired signs. If so, go to block 8 of the algorithm. If not, go to block 7 of the algorithm.
В блоке 7 алгоритма оператор принимает решение на запись неизвестного признака в область известных признаков. Если да, то переход к блоку 9 алгоритма. Если нет, то конец.In block 7 of the algorithm, the operator makes a decision to record an unknown sign in the region of known signs. If so, go to block 9 of the algorithm. If not, then the end.
В блоке 8 алгоритма детерминированная комбинация определяется как искомая, а "Адрес НП" как адрес этой комбинации.In block 8 of the algorithm, the deterministic combination is determined as the desired one, and "NP address" as the address of this combination.
В блоке 10 алгоритма происходит выдача команды на порты П4 ("Данные 3 - запись") и П9 ("Адрес 3 - запись"), по которой комбинация, поступившая с блока 8 алгоритма, записывается в пятый блок памяти 23 по адресу, поступившему с блока 8 алгоритма.In
В блоке 9 алгоритма детерминированная комбинация определяется как известная, производится изменение значения N, хранящегося в третьем блоке памяти 21, о количестве известных детерминированных комбинаций, хранящихся в четвертом блоке памяти 22, на N+1, "Адрес НП" определяется как адрес этой комбинации и этого значения.In block 9 of the algorithm, the deterministic combination is determined as known, the value of N stored in the third memory block 21 is changed, the number of known deterministic combinations stored in the fourth memory block 22 is changed to N + 1, "NP address" is defined as the address of this combination and of this value.
В блоке 11 алгоритма происходит выдача команды на порты П2 ("Данные 1 - запись"), П3 ("Данные 2 - запись") и П7 ("Адрес 1, 2 - запись"), по которой комбинация и значение, поступившие с блока 9 алгоритма, записываются в третий 21 и четвертый 22 блоки памяти по адресу, поступившему с блока 9 алгоритма.In
Адаптация значений порогов поиска ко времени суток осуществляется в блоке 17, на выходах которого формируются верхнее и нижнее значения порогов, зависящие от времени суток. Код текущего времени поступает на его вход с таймера текущих суток 18, устанавливающего время суток всего устройства.The adaptation of the search thresholds to the time of day is carried out in block 17, at the outputs of which the upper and lower thresholds are formed, depending on the time of day. The current time code is received at its input from the current day timer 18, which sets the time of day of the entire device.
Блок формирования порога усечения 19 вырабатывает новое значение "Nmax" по окончании текущего интервала анализа, которое является адекватным характеристикам входного информационного потока, и выдает его на входы "Nmax" регистра стратегии поиска 14, первого 6 и второго 7 формирователя переменной поиска.The truncation threshold generation unit 19 generates a new value of "N max " at the end of the current analysis interval, which is adequate to the characteristics of the input information stream, and provides it to the inputs "N max " of the search strategy register 14, first 6 and second 7 of the search variable driver.
Все блоки, устройства и элементы, обрабатывающие сигнал, а также линии их соединяющие, должны иметь разрядность, соответствующую разрядности входных операндов и точности их преобразований.All blocks, devices and elements that process the signal, as well as the lines connecting them, must have a bit depth corresponding to the bit width of the input operands and the accuracy of their transformations.
Оценка повышения информативности показателей графика в предлагаемом устройстве приведена в Приложении.Assessment of increasing the information content of the graph indicators in the proposed device is given in the Appendix.
Таким образом, полученные результаты позволяют сделать вывод о том, что предлагаемое устройство повышает информативность показателей трафика, характеризующих структуру информационного массива.Thus, the obtained results allow us to conclude that the proposed device increases the information content of traffic indicators characterizing the structure of the information array.
ПРИЛОЖЕНИЕAPPENDIX
Оценка повышения информативности показателей трафика устройства мониторинга информационного трафикаAssessment of increasing the information content of traffic indicators of an information traffic monitoring device
Оценка повышения информативности показателей информационного трафика в предлагаемом устройстве мониторинга информационного трафика проведена согласно [Тараскин М.М. Теоретические проблемы поддержки выработки решения при распознавании ситуации в автоматизированных информационных системах.: Монография. - СПб.: ВУС, 2002. - 332 с.].An assessment of the increase in the information content of information traffic indicators in the proposed device for monitoring information traffic was carried out according to [M. Taraskin Theoretical problems of supporting the development of solutions for the recognition of situations in automated information systems .: Monograph. - SPb .: VUS, 2002. - 332 p.].
Информативность о наличии изменений интенсивности во входном информационном потоке может быть оценена коэффициентом информативности, равным отношению количества детерминированных комбинаций с отклоненной интенсивностью, к общему количеству поступивших детерминированных комбинаций:The information content about the presence of intensity changes in the input information stream can be estimated by the information content coefficient equal to the ratio of the number of deterministic combinations with deviated intensity to the total number of deterministic combinations received:
где N - общее количество поступивших детерминированных комбинаций,where N is the total number of received deterministic combinations,
δi,1 - коэффициент интенсивности i-той детерминированной комбинации, принимающий значение 1, если имеется отклонение интенсивности поступления i-той детерминированной комбинации, и значение 0, в обратном случае.δ i, 1 is the intensity coefficient of the i-th deterministic combination, taking on a value of 1 if there is a deviation in the intensity of receipt of the i-th deterministic combination, and a value of 0, otherwise.
Информативность о наличии неизвестных и искомых детерминированных комбинаций во входном информационном потоке также может быть оценена коэффициентом информативности, определяемым по формуле:The information content of the presence of unknown and desired deterministic combinations in the input information stream can also be estimated by the coefficient of information content, determined by the formula:
K2=1-K3,K 2 = 1-K 3 ,
гдеWhere
где N - общее количество поступивших детерминированных комбинаций,where N is the total number of received deterministic combinations,
δi,3 - коэффициент сходства i-той детерминированной комбинации, принимающий значение 1, если i-тая детерминированная комбинация является известной и неискомой, и значение 0, в обратном случае.δ i, 3 is the similarity coefficient of the i-th deterministic combination, taking the
Устройство-прототип позволяет находить только первый коэффициент информативности, характеризующий изменения интенсивности входного трафика. При этом количество знаний о входном информационном потоке определяется по формуле:The prototype device allows you to find only the first coefficient of information content, characterizing changes in the intensity of input traffic. The amount of knowledge about the input information flow is determined by the formula:
где Х - общее количество показателей трафика.where X is the total number of traffic indicators.
Предлагаемое устройство позволяет находить два коэффициента информативности. При этом количество знаний о входном информационном потоке определяется по формуле:The proposed device allows you to find two factors of information content. The amount of knowledge about the input information flow is determined by the formula:
где X - общее количество показателей трафика.where X is the total number of traffic metrics.
Выигрыш R (в разах) предлагаемого устройства по количеству знаний о входном информационном потоке представлен на фиг.4 и определяется по формуле:The gain R (in times) of the proposed device by the amount of knowledge about the input information stream is presented in figure 4 and is determined by the formula:
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| RU2005109686/09A RU2290691C1 (en) | 2005-04-04 | 2005-04-04 | Informational traffic monitoring device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| RU2005109686/09A RU2290691C1 (en) | 2005-04-04 | 2005-04-04 | Informational traffic monitoring device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| RU2005109686A RU2005109686A (en) | 2006-09-10 |
| RU2290691C1 true RU2290691C1 (en) | 2006-12-27 |
Family
ID=37112658
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| RU2005109686/09A RU2290691C1 (en) | 2005-04-04 | 2005-04-04 | Informational traffic monitoring device |
Country Status (1)
| Country | Link |
|---|---|
| RU (1) | RU2290691C1 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU2740534C1 (en) * | 2020-09-07 | 2021-01-15 | федеральное государственное казенное военное образовательное учреждение высшего образования "Военная академия связи имени Маршала Советского Союза С.М. Буденного" Министерства обороны Российской Федерации | Information traffic monitoring device |
| RU2768543C1 (en) * | 2021-04-07 | 2022-03-24 | Федеральное государственное бюджетное учреждение науки "Санкт-Петербургский Федеральный исследовательский центр Российской академии наук" | Data traffic monitoring device |
-
2005
- 2005-04-04 RU RU2005109686/09A patent/RU2290691C1/en not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU2740534C1 (en) * | 2020-09-07 | 2021-01-15 | федеральное государственное казенное военное образовательное учреждение высшего образования "Военная академия связи имени Маршала Советского Союза С.М. Буденного" Министерства обороны Российской Федерации | Information traffic monitoring device |
| RU2768543C1 (en) * | 2021-04-07 | 2022-03-24 | Федеральное государственное бюджетное учреждение науки "Санкт-Петербургский Федеральный исследовательский центр Российской академии наук" | Data traffic monitoring device |
Also Published As
| Publication number | Publication date |
|---|---|
| RU2005109686A (en) | 2006-09-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107078903B (en) | Ore digging method and device for block chain and node equipment | |
| Jackson et al. | An algorithm for optimal partitioning of data on an interval | |
| Lu et al. | String similarity measures and joins with synonyms | |
| CN109039646A (en) | A kind of packing of block chain block and verification method and system based on node capacity | |
| US5706029A (en) | Apparatus and method for retrieving data from a joystick | |
| CN111339293B (en) | Data processing method and device for alarm event and classifying method for alarm event | |
| RU2009116518A (en) | METHOD AND PATTERN DIAGRAM | |
| Golbandi et al. | Expediting search trend detection via prediction of query counts | |
| TW202040963A (en) | Method and apparatus for chaining data | |
| RU2290691C1 (en) | Informational traffic monitoring device | |
| Zheng et al. | Sequence-specific minimizers via polar sets | |
| CN109753372A (en) | Multidimensional data method for detecting abnormality, device, readable storage medium storing program for executing and electronic equipment | |
| CN107133321B (en) | Method and device for analyzing search characteristics of page | |
| CN101366231A (en) | Cryptographic calculation processing circuit | |
| CN107666417B (en) | Method for realizing IPFIX random sampling | |
| RU2281549C1 (en) | Device for finding information | |
| CN111782645B (en) | Data processing method and device | |
| CN104361058A (en) | Hash structure complex event detection method for mass data flow | |
| CN104699701A (en) | Parallel nearest node computing method and distributed system based on sensitive hashing | |
| US8626688B2 (en) | Pattern matching device and method using non-deterministic finite automaton | |
| RU2740534C1 (en) | Information traffic monitoring device | |
| US7155626B2 (en) | Data processor including clock thinning-out circuit | |
| RU2768543C1 (en) | Data traffic monitoring device | |
| CN102591618B (en) | Method for generating big prime in embedded system | |
| TW202046673A (en) | Methods and apparatuses for processing chaining data |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | The patent is invalid due to non-payment of fees |
Effective date: 20070405 |