RU227481U1 - Элемент нейроморфного процессора на основе высокоаспектного мемристора - Google Patents
Элемент нейроморфного процессора на основе высокоаспектного мемристора Download PDFInfo
- Publication number
- RU227481U1 RU227481U1 RU2023129927U RU2023129927U RU227481U1 RU 227481 U1 RU227481 U1 RU 227481U1 RU 2023129927 U RU2023129927 U RU 2023129927U RU 2023129927 U RU2023129927 U RU 2023129927U RU 227481 U1 RU227481 U1 RU 227481U1
- Authority
- RU
- Russia
- Prior art keywords
- memristor
- neural network
- synapse
- high aspect
- preneurons
- Prior art date
Links
- 210000000225 synapse Anatomy 0.000 claims description 30
- 210000004027 cell Anatomy 0.000 claims description 13
- 238000013528 artificial neural network Methods 0.000 abstract description 21
- 238000004364 calculation method Methods 0.000 abstract description 3
- 238000013473 artificial intelligence Methods 0.000 abstract description 2
- 238000004519 manufacturing process Methods 0.000 abstract description 2
- 238000000034 method Methods 0.000 description 5
- 230000005669 field effect Effects 0.000 description 4
- 230000005684 electric field Effects 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 230000010365 information processing Effects 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000001755 magnetron sputter deposition Methods 0.000 description 1
- 210000002569 neuron Anatomy 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
Abstract
Полезная модель относится к области искусственного интеллекта, конкретно к элементной базе искусственных нейронных сетей, и может быть использована при изготовлении интегральных микросхем, реализующих логику нейросетевых вычислений. Технический результат полезной модели заключается в увеличении эффективности мемристора за счет того, что мемристор выполнен в виде структуры с высоким аспектным соотношением, т.е. длина которого значительно превышает ширину L>>W. 2 ил.
Description
Предлагаемая полезная модель относится к области искусственного интеллекта, конкретно к элементной базе искусственных нейронных сетей и может быть использована при изготовлении интегральных микросхем, реализующих логику нейросетевых вычислений.
Известен аналог заявляемого объекта «Многослойная нейронная сеть» (патент RU 115098 U1 от 29.09.2011), каждый слой которой содержит пренейроны, постнейроны и синапсы, соединяющий каждый пренейрон с каждым постнейроном. Принцип работы данной нейронной сети основан на том, что входная информация через пренейроны обрабатывается в синапсах и поступает на постнейроны, которые выводят результат обработки поступившей информации.
Данная конструкция нейронной сети отображает полносвязную нейронную сеть, где каждый пренейрон связан с каждым постнейроном посредством соответствующего синапса. Обработка информации происходит следующим образом: каждый постнейрон суммирует входные сигналы, умноженные на «вес» соответствующего синапса, в результате чего генерируется сигнал, являющийся входным для следующего слоя нейронной сети.
Признаками аналога, совпадающего с существенными признаками заявляемого объекта, является наличие пренейронов, постнейронов и синапсов, соединяющих каждый пренейрон с каждым постнейроном.
Эта структура является идеализированной моделью нейронной сети, не реализованной в виде микросхемы.
Известен аналог заявляемого объекта «Двухслойная нейронная сеть, содержащая нейроны с улучшенным входным диапазоном и входным смещением» (патент US 005381515 A от 10.01.1995), содержащая пренейроны и постнейроны в виде контактных электродов и синапсы, выполненные в виде ячейки памяти на основе МОП-транзисторов. Принцип работы данной нейронной сети основан на том, что входная информация через электроды пренейронов проходит через ячейку памяти синапса и поступает на электроды постнейронов, которые регистрируют результат обработки информации.
Данная структура нейронной сети отображает полносвязную нейронную сеть, где каждый пренейрон связан с каждым постнейроном посредством соответствующего синапса. Обработка информации происходит следующим образом. На электроды пренейронов подается входная информация в виде импульсов напряжения. «Вес» синапсов определяется состоянием ячейки памяти также бинарном виде (проводящее или непроводящее состояние). Таким образом электрод постнейрона аккумулирует ток, прошедший через ячейки памяти с учетом их состояния и реализуется функция нейронной сети.
Причинами, препятствующими достижению технического результата, является сложная структура ячейки памяти, состоящая из двух транзисторов и конденсатора, невозможность гибкой настройки нейронной сети, поскольку ячейка памяти может переключаться только между двумя стабильными состояниями, а необходимость подвода дополнительных электродов для управления состоянием ячейки памяти.
Известен аналог «Устройство для физической реализации N-слойного перцептрона» (патент RU 193494 U1 от 09.07.2019), содержащее пренейроны и постнейроны в виде контактных электродов и синапсы, выполненные в виде аналоговой ячейки памяти на основе полевого транзистора с плавающим затвором. Принцип работы данного устройства основан на том, что «вес» синапса определяет проводимость полевого транзистора, способная переключаться в широком диапазоне напряжений. Входная информация в виде набора импульсов заданной амплитуды поступает на электроды пренейронов. Ток через каждый синапс будет определяться произведением амплитуды входного импульса напряжения на проводимость синапса. Ток на электроде постнейронов будет равен сумме токов через соответствующие синапсы, тем самым будет реализовываться функция нейронной сети. Способность переключать «вес» синапса в широком диапазоне значений позволяет проводить более тонкую настройку нейронной сети.
Признаками аналога, совпадающего с существенными признаками заявляемого объекта, является наличие электродов пренейронов и постнейронов, а также синапсов, соединяющих каждый пренейрон с каждым постнейроном.
Причинами, препятствующими достижению технического результата, является сложная многослойная структура ячейки памяти на основе полевого транзистора с плавающим затвором, а необходимость подвода дополнительных электродов для управления проводимостью полевого транзистора.
Из известных аналогов наиболее близким по технической сущности к заявляемому объекту является «Мемристорная нейроморфная схема и метод обучения мемристорной нейроморфной схемы» (патент JP 6477924 B2 от 13.07.2015), содержащее пренейроны и постнейроны в виде контактных электродов и синапсы, выполненные в виде аналоговой ячейки памяти на основе мемристора, полученного методом магнетронного напыления и длина которого приблизительно равна ширине (L≈W). Принцип работы данного устройства основан на том, что «вес» синапса определяет проводимость мемристора, способная переключаться в широком диапазоне напряжений. Входная информация в виде набора импульсов заданной амплитуды поступает на электроды пренейронов. Ток через каждый синапс будет определяться произведением амплитуды входного импульса напряжения на проводимость синапса. Ток на электроде постнейронов будет равен сумме токов через соответствующие синапсы, тем самым будет реализовываться функция нейронной сети. Способность переключать «вес» синапса в широком диапазоне значений позволяет проводить более тонкую настройку нейронной сети.
Признаками прототипа, совпадающими с существенными признаками заявляемого объекта, является наличие электродов пренейронов и постнейронов, а также синапсов, выполненные в виде аналоговой ячейки памяти на основе мемристора и соединяющих каждый пренейрон с каждым постнейроном.
Причиной, препятствующей достижению технического результата, является низкая эффективность такого мемристора, поскольку большая его часть не участвует в процессе резистивного переключения.
Технический результат полезной модели заключается в увеличение эффективности мемристора за счет того, что мемристор выполнен в виде структуры с высоким аспектным соотношением, т.е. длина которого значительно превышает ширину L>>W.
Технический результат достигается за счет увеличения аспектного соотношения мемристора, поскольку область резистивного переключения располагается по краям мемристора, в то время как центральная часть в процессе резистивного переключения не участвует.
Для достижения необходимого технического результата предложен элемент нейроморфного процессора на основе высокоаспектного мемристора, состоящий из пренейронов и постнейронов в виде контактных электродов и синапсов, выполненных в виде аналоговой ячейки памяти на основе мемристора, отличающийся тем, что мемристор выполнен в виде структуры с высоким аспектным соотношением, для которой длина значительно больше ширины.
На фиг. 1 приведен общий вид элемента нейроморфного процессора на основе высокоаспектного мемристора, содержащего электрод пренейрона, электрод постнейрона и синапс на основе мемристора в виде структуры с высоким аспектным соотношением, для которой длина значительно больше ширины.
На фиг. 2 приведено сечение элемента нейроморфного процессора на основе высокоаспектного мемристора и распределение напряженности электрического поля в мемристоре. Пунктиром обведены области с наибольшей напряженностью поля.
Элемент нейроморфного процессора (фиг. 1) содержит электрод пренейрона 1, электрод постнейрона 2, и синапс на основе мемристора 3 в виде структуры с высоким аспектным соотношением, для которой длина значительно больше ширины.
Работает элемент нейроморфного процессора следующим образом.
На электрод пренейрона подается импульс напряжения, амплитуда которого соответствует значениям входной информации. При этом ток через синапс 3 будет определяться произведением амплитуды импульса напряжения и проводимости данного синапса.
Изменение «веса» синапса 3 при обучении нейронной сети осуществляется путем приложения импульсов напряжения достаточно высокой амплитуды между электродами пренейрона 1 и постнейрона 2, при которых происходит изменение проводимости мемристора в большую или меньшую сторону, за счет перемещения кислородных вакансий в объеме структуры под действием внешнего электрического поля. Расчеты с использованием программных пакетов численного моделирования показали (фиг. 2), что наибольшая напряженность электрического поля наблюдается по краям структуры (обведены пунктиром), а не в её объеме, следовательно, в случае мемристора с низким аспектным соотношением, для которого длина примерно равна ширине, значительная часть в центральной части мемристора не будет задействована в процессе резистивного переключения, при этом уменьшение ширины и увеличение длины мемристора приведет к уменьшению области в центральной части мемристора, которая не участвует в процессе резистивного переключения и увеличению областей, в которых происходит резистивное переключение.
Таким образом, по сравнению с аналогичными устройствами, предлагаемый элемент нейроморфного процессора на основе высокоаспектного мемристора позволяет увеличить эффективность мемристора за счет того, что мемристор выполнен в виде структуры с высоким аспектным соотношением, для которой длина значительно больше ширины.
Claims (1)
- Элемент нейроморфного процессора, состоящий из пренейронов и постнейронов в виде контактных электродов и синапсов, выполненных в виде аналоговой ячейки памяти на основе мемристора, отличающийся тем, что мемристор выполнен в виде структуры с высоким аспектным соотношением, для которой длина значительно больше ширины.
Publications (1)
| Publication Number | Publication Date |
|---|---|
| RU227481U1 true RU227481U1 (ru) | 2024-07-23 |
Family
ID=
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU148262U1 (ru) * | 2014-03-27 | 2014-11-27 | Федеральное государственное автономное образовательное учреждение высшего профессионального образования "Южный федеральный университет" (Южный федеральный университет) | Элемент памяти на основе мемристорных наноструктур |
| US20170017879A1 (en) * | 2015-07-13 | 2017-01-19 | Denso Corporation | Memristive neuromorphic circuit and method for training the memristive neuromorphic circuit |
| TWI733003B (zh) * | 2017-07-05 | 2021-07-11 | 南韓商三星電子股份有限公司 | 神經形態多位元式數位權重單元 |
| JP7047062B2 (ja) * | 2017-08-17 | 2022-04-04 | サムスン エレクトロニクス カンパニー リミテッド | 神経形態学的処理装置 |
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU148262U1 (ru) * | 2014-03-27 | 2014-11-27 | Федеральное государственное автономное образовательное учреждение высшего профессионального образования "Южный федеральный университет" (Южный федеральный университет) | Элемент памяти на основе мемристорных наноструктур |
| US20170017879A1 (en) * | 2015-07-13 | 2017-01-19 | Denso Corporation | Memristive neuromorphic circuit and method for training the memristive neuromorphic circuit |
| US10332004B2 (en) * | 2015-07-13 | 2019-06-25 | Denso Corporation | Memristive neuromorphic circuit and method for training the memristive neuromorphic circuit |
| TWI733003B (zh) * | 2017-07-05 | 2021-07-11 | 南韓商三星電子股份有限公司 | 神經形態多位元式數位權重單元 |
| JP7047062B2 (ja) * | 2017-08-17 | 2022-04-04 | サムスン エレクトロニクス カンパニー リミテッド | 神経形態学的処理装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Zhang et al. | Synaptic characteristics of Ag/AgInSbTe/Ta-based memristor for pattern recognition applications | |
| US10078800B2 (en) | Artificial neuron comprising a resistive memory having a stochastic behavior | |
| Moon et al. | Improved conductance linearity and conductance ratio of 1T2R synapse device for neuromorphic systems | |
| EP3262571A1 (en) | Hardware accelerators for calculating node values of neural networks | |
| JP2021507349A (ja) | 抵抗処理ユニット・アレイのクロスポイント・デバイスに重みを記憶するための方法、そのクロスポイント・デバイス、ニューラル・ネットワークを実施するためのクロスポイント・アレイ、そのシステム、およびニューラル・ネットワークを実施するための方法 | |
| US11580368B2 (en) | Artificial neural network circuit | |
| US20210012974A1 (en) | Fully-printed all-solid-state organic flexible artificial synapse for neuromorphic computing | |
| US11133058B1 (en) | Analog computing architecture for four terminal memory devices | |
| US11699721B2 (en) | Integrate-and-fire neuron circuit using single-gated feedback field-effect transistor | |
| Nawrocki et al. | Neurons in polymer: Hardware neural units based on polymer memristive devices and polymer transistors | |
| CN108154225B (zh) | 一种使用模拟计算的神经网络芯片 | |
| Mahalanabis et al. | Demonstration of spike timing dependent plasticity in CBRAM devices with silicon neurons | |
| CN112488308A (zh) | 基于动态忆阻器的储备池计算系统 | |
| Zhu et al. | Harnessing adaptive dynamics in neuro-memristive nanowire networks for transfer learning | |
| Meng et al. | Li-ion doped artificial synaptic memristor for highly linear neuromorphic computing | |
| RU227481U1 (ru) | Элемент нейроморфного процессора на основе высокоаспектного мемристора | |
| Jang et al. | Scalable neuron circuit using conductive-bridge RAM for pattern reconstructions | |
| WO2020205675A1 (en) | Memristive multi-terminal spiking neuron | |
| CN113822422B (zh) | 一种基于忆阻器混合集成的人工异或型树突及其实现方法 | |
| Han et al. | One biristor-two transistor (1B2T) neuron with reduced output voltage and pulsewidth for energy-efficient neuromorphic hardware | |
| Vourkas et al. | Recent progress and patents on computational structures and methods with memristive devices | |
| Huang et al. | Adaptive SRM neuron based on NbOx memristive device for neuromorphic computing | |
| Zidan et al. | RRAM fabric for neuromorphic and reconfigurable compute-in-memory systems | |
| KR20190000186A (ko) | 양성 피드백 트랜지스터를 이용한 뉴런 발화동작 모방 반도체 회로 | |
| Marlen et al. | Fuzzy membership function implementation with memristor |