RU225745U1

RU225745U1 - HARMONIC SIGNAL FREQUENCY DIVIDER

Info

Publication number: RU225745U1
Application number: RU2024106519U
Authority: RU
Inventors: Евгений Борисович Колесников
Original assignee: Евгений Борисович Колесников
Filing date: 2024-03-06
Publication date: 2024-05-06

Abstract

Полезная модель относится к области радиоэлектроники и может быть использована в различных радиотехнических устройствах, требующих деление частоты на два. Техническим результатом полезной модели является повышение точности делителя частоты гармонического сигнала. Устройство содержит амплитудный детектор, блок деления, фазосмещатель, блок вычитания, источник постоянного напряжения, блок масштабирования, блок извлечения квадратного корня, переключатель полярности, компаратор, счетный триггер, перемножитель. Вход делителя частоты соединен с входом амплитудного детектора, входом компаратора и первым входом блока деления. Выход блока деления через фазосмещатель соединен с первым входом блока вычитания. Выход блока вычитания соединен с входом блока масштабирования. Выход блока масштабирования через блок извлечения квадратного корня соединен с входом переключателя полярности. Выход переключателя полярности соединен с первым входом перемножителя. Выход перемножителя является выходом делителя частоты. Выход источника постоянного напряжения соединен со вторым входом блока вычитания. Выход амплитудного детектора соединен со вторыми входами блока деления и перемножителя. Выход компаратора соединен с входом счетного триггера. Выход счетного триггера соединен с управляющим входом переключателя полярности. 2 ил.

The utility model relates to the field of radio electronics and can be used in various radio devices that require frequency division by two. The technical result of the utility model is to increase the accuracy of the harmonic signal frequency divider. The device contains an amplitude detector, a division unit, a phase shifter, a subtraction unit, a constant voltage source, a scaling unit, a square root unit, a polarity switch, a comparator, a counting trigger, and a multiplier. The frequency divider input is connected to the amplitude detector input, the comparator input and the first input of the division block. The output of the division block is connected through a phase shifter to the first input of the subtraction block. The output of the subtraction block is connected to the input of the scaling block. The output of the scaling block is connected through the square root block to the input of the polarity switch. The output of the polarity switch is connected to the first input of the multiplier. The output of the multiplier is the output of the frequency divider. The output of the constant voltage source is connected to the second input of the subtraction block. The output of the amplitude detector is connected to the second inputs of the division and multiplier block. The output of the comparator is connected to the input of the counting trigger. The output of the counting trigger is connected to the control input of the polarity switch. 2 ill.

Description

Полезная модель относится к области радиоэлектроники и может быть использована в различных радиотехнических устройствах, требующих деление частоты на два.The utility model relates to the field of radio electronics and can be used in various radio devices that require frequency division by two.

Известен делитель частоты гармонического сигнала [Ризкин И.Х. Умножители и делители частоты. М.: «Связь», 1966, с. 12-15, рис. 3.2,а], содержащий нелинейный элемент и счетчик периодов входного колебания.A known frequency divider for a harmonic signal [Rizkin I.Kh. Frequency multipliers and dividers. M.: “Communication”, 1966, p. 12-15, fig. 3.2,a], containing a nonlinear element and a counter of periods of input oscillation.

Это устройство имеет высокий уровень паразитных составляющих выходного сигнала.This device has a high level of parasitic components of the output signal.

Наиболее близким аналогом к предлагаемой полезной модели является делитель частоты гармонического сигнала [Авторское свидетельство СССР №668062 МПК Н03В 19/12, опубл. 15.06.1979 г.], содержащий блок извлечения квадратного корня, перемножитель сигналов, дискриминатор нулевого уровня, счетный триггер, источник постоянного напряжения, равного амплитуде входного сигнала и сумматор сигналов, входы которого соединены с входом делителя частоты и источником постоянного напряжения, а выход соединен с входом блок извлечения квадратного корня, выход которого соединен с входами пермножителя сигналов непосредственно и через последовательно соединенные дискриминатор нулевого уровня и счетный триггер.The closest analogue to the proposed utility model is a harmonic signal frequency divider [USSR Author's Certificate No. 668062 MPK N03V 19/12, publ. 06/15/1979], containing a square root extraction block, a signal multiplier, a zero level discriminator, a counting trigger, a constant voltage source equal to the amplitude of the input signal and a signal adder, the inputs of which are connected to the input of the frequency divider and a constant voltage source, and the output is connected with the input is a square root extraction block, the output of which is connected to the inputs of the signal multiplier directly and through a series-connected zero-level discriminator and a counting trigger.

Данное техническое решение выбрано в качестве прототипа.This technical solution was chosen as a prototype.

Устройство позволяет существенно снизить уровень паразитных гармонических составляющих выходного сигнала. Однако недостатком данного делителя частоты является невысокая его точность, обусловленная тем, что он не обеспечивает равенства амплитуд входного и выходного напряжений в рабочем диапазоне значений входного сигнала. Кроме того, в нем амплитуда входного сигнала задается источником постоянного напряжения, а не измеряется автоматически. Это ограничивает работоспособность делителя частоты только амплитудой входного сигнала, равной заданной.The device allows you to significantly reduce the level of parasitic harmonic components of the output signal. However, the disadvantage of this frequency divider is its low accuracy, due to the fact that it does not ensure equality of the amplitudes of the input and output voltages in the operating range of input signal values. In addition, in it the amplitude of the input signal is set by a constant voltage source, and is not measured automatically. This limits the operation of the frequency divider only to the amplitude of the input signal equal to the specified one.

Техническим результатом заявляемой полезной модели является повышение точности делителя частоты гармонического сигнала.The technical result of the claimed utility model is to increase the accuracy of the harmonic signal frequency divider.

Указанный технический результат достигается тем, что в известный делитель частоты гармонического сигнала, содержащий блок извлечения квадратного корня, источник постоянного напряжения, перемножитель и счетный триггер, отличающийся тем, что в него дополнительно введены амплитудный детектор, блок деления, фазосмещатель, блок вычитания, блок масштабирования, переключатель полярности и компаратор, причем вход делителя частоты соединен с входом амплитудного детектора, входом компаратора и первым входом блока деления, выход которого через фазосмещатель соединен с первым входом блока вычитания, выход которого соединен с входом блока масштабирования, выход которого через блок извлечения квадратного корня соединен с входом переключателя полярности, выход которого соединен с первым входом перемножителя, выход которого является выходом делителя частоты, выход источника постоянного напряжения соединен со вторым входом блока вычитания, выход амплитудного детектора соединен со вторым входами блока деления и перемножителя, а выход компаратора соединен с входом счетного триггера, выход которого соединен с управляющим входом переключателя полярности.The specified technical result is achieved by the fact that the known frequency divider of a harmonic signal containing a square root extraction block, a constant voltage source, a multiplier and a counting trigger, characterized in that it additionally contains an amplitude detector, a division block, a phase shifter, a subtraction block, and a scaling block , a polarity switch and a comparator, wherein the input of the frequency divider is connected to the input of the amplitude detector, the input of the comparator and the first input of the division block, the output of which is connected through a phase shifter to the first input of the subtraction block, the output of which is connected to the input of the scaling block, the output of which is through the square root extraction block connected to the input of the polarity switch, the output of which is connected to the first input of the multiplier, the output of which is the output of the frequency divider, the output of the constant voltage source is connected to the second input of the subtraction block, the output of the amplitude detector is connected to the second inputs of the division and multiplier block, and the output of the comparator is connected to the input a counting trigger, the output of which is connected to the control input of the polarity switch.

Существенными отличиями предлагаемого устройства являются введение амплитудного детектора, блока деления, фазосмещателя, блока вычитания, блока масштабирования, переключателя полярности, компаратора и организация новых связей между элементами устройства. Совокупность элементов и связей между ними обеспечивают достижение положительного эффекта - повышение точности делителя частоты гармонического сигнала.Significant differences of the proposed device are the introduction of an amplitude detector, a division unit, a phase shifter, a subtraction unit, a scaling unit, a polarity switch, a comparator and the organization of new connections between the elements of the device. The combination of elements and connections between them ensures the achievement of a positive effect - increasing the accuracy of the harmonic signal frequency divider.

Сущность полезной модели поясняется чертежами. На фиг. 1 приведена функциональная схема устройства, на фиг. 2 - временные диаграммы напряжений U_вх, u₂-u₄, u₆-u₉ и u_вых.The essence of the utility model is illustrated by drawings. In fig. 1 shows a functional diagram of the device, Fig. 2-time diagrams of voltages U _in , u ₂ -u ₄ , u ₆ -u ₉ and u _out .

Устройство (фиг. 1) содержит амплитудный детектор 1, блок деления 2, фазосмещатель 3, блок вычитания 4, источник постоянного напряжения 5, блок масштабирования 6, блок извлечения квадратного корня 7, переключатель полярности 8, компаратор 9, счетный триггер 10, перемножитель 11.The device (Fig. 1) contains an amplitude detector 1, a division unit 2, a phase shifter 3, a subtraction unit 4, a constant voltage source 5, a scaling unit 6, a square root unit 7, a polarity switch 8, a comparator 9, a counting trigger 10, a multiplier 11 .

Устройство работает следующим образом. Входное синусоидальное напряжение переменного тока u_вх=U_mвхsinωt с частотой со подается на вход амплитудного детектора 1, первый вход блока деления 2 и вход компаратора 9.The device works as follows. The input sinusoidal AC voltage _uin =U _min sinωt with frequency co is supplied to the input of the amplitude detector 1, the first input of the division block 2 and the input of the comparator 9.

После деления входного напряжения u_вх на его амплитуду u₁=U_{m вх}, формируемую амплитудным детектором 1, в блоке деления 2, на его выходе формируется напряжение u₂=sinωt с единичной амплитудой, которое поступает на вход фазосмещателя 3 (фиг. 2).After dividing the input voltage u _in by its amplitude u ₁ =U _{m in} , generated by the amplitude detector 1, in the division block 2, a voltage u ₂ = sinωt with a unit amplitude is formed at its output, which is supplied to the input of the phase shifter 3 (Fig. 2) .

На выходе фазосмещателя 3 формируется напряжение u₃, сдвинутое по фазе относительно u_вх на угол 90° в сторону опережения u₃=cosωt (фиг. 2).At the output of the phase shifter 3, a voltage u ₃ is generated, shifted in phase relative to u _input by an angle of 90° in the leading direction u ₃ =cosωt (Fig. 2).

Полученное напряжение u₃ вычитается в блоке вычитания 4 из единичного сигнала, сформированного источником постоянного напряжения 5. В результате на выходе блока вычитания 4 формируется напряжение u₄=1-cosωt. После ослабления сигнала в два раза в блоке масштабирования 6, имеющего коэффициент передачи K_n=0,5, на его выходе формируется напряжение u_в The resulting voltage u ₃ is subtracted in the subtraction block 4 from a single signal generated by a constant voltage source 5. As a result, a voltage u ₄ =1-cosωt is formed at the output of the subtraction block 4. After weakening the signal by half in the scaling block 6, which has a transmission coefficient K _n =0.5, a voltage u _V is generated at its output

После извлечения квадратного корня в блоке квадратного корня 7 из напряжения u_в, согласно тригонометрическому тождеству, на его выходе формируется напряжение u₇, имеющее форму двухполупериодного выпрямления и частоту ω/2 (фиг. 2)After extracting the square root in the square root block 7 from the voltage u _in , according to the trigonometric identity, a voltage u ₇ is formed at its output, having the form of full-wave rectification and frequency ω/2 (Fig. 2)

Это напряжение u₇ поступает на вход переключателя полярности 8, который имеет коэффициент передачи равный единице и позволяет изменять полярность входного сигнала под действием напряжения u₉ на его управляющем входе.This voltage u ₇ is supplied to the input of the polarity switch 8, which has a transmission coefficient equal to unity and allows you to change the polarity of the input signal under the influence of voltage u ₉ at its control input.

Одновременно компаратор 9 формирует на своем выходе последовательность прямоугольных импульсов u₈ частотой ω, которые подаются на вход счетный триггера 10. Выходные импульсы компаратор 9 поступают на вход счетного триггера 10, на выходе которого формируются периодическая последовательность импульсов u₉ частотой ω/2, которые поступают на управляющий вход переключателя полярности 8 (фиг. 2).At the same time, the comparator 9 generates at its output a sequence of rectangular pulses u ₈ with a frequency ω, which are fed to the input of the counting trigger 10. The output pulses of the comparator 9 are supplied to the input of the counting trigger 10, at the output of which a periodic sequence of pulses u ₉ with a frequency ω/2 is formed, which are received to the control input of polarity switch 8 (Fig. 2).

Напряжение u₉ управляет блоком переключения полярности 8 таким образом, что при отсутствии импульса на выходе счетного триггера 10, напряжение u₇ передается блоком 8 без изменения полярности, а при наличии импульса - инвертируется (фиг. 2).Voltage u ₉ controls the polarity switching block 8 in such a way that in the absence of a pulse at the output of the counting trigger 10, voltage u ₇ is transmitted by block 8 without changing the polarity, and in the presence of a pulse, it is inverted (Fig. 2).

В результате на выходе переключателя полярности 8 формируется синусоидальное напряжение u_вых с единичной амплитудой частотой ω/2 в два раза меньшей частоты ω входного напряжения u_вх (фиг. 2):As a result, at the output of the polarity switch 8, a sinusoidal voltage u _out is formed with a unit amplitude with a frequency ω/2 half the frequency ω of the input voltage u _in (Fig. 2):

В перемножителе 11 производится умножение напряжения u₁₀ на u₁, тем самым происходит восстановление амплитуды входного напряжения U_mвх и на его выходе и на выходе делителя частоты формируется синусоидальное напряжение u_вых (фиг. 2):In the multiplier 11, the voltage u ₁₀ is multiplied by u ₁ , thereby restoring the amplitude of the input voltage U _min and a sinusoidal voltage u _out is formed at its output and at the output of the frequency divider (Fig. 2):

Таким образом, выходное напряжение делителя частоты имеет амплитуду равную амплитуде входного напряжения U_mвх частоту ω/2 в два раза меньшую частоты ω входного напряжения, следовательно, имеет место деление частоты на два.Thus, the output voltage of the frequency divider has an amplitude equal to the amplitude of the input voltage U _min, the frequency ω/2 is two times less than the frequency ω of the input voltage, therefore, the frequency is divided by two.

При практической реализации предлагаемого делителя частоты. Амплитудный детектор 1 можно выполнить по одной из известных схем (А. Дж. Пейтон, В. Волш. Аналоговая электроника на операционных усилителях. - М.: БИНОМ, 1994, стр. 292, рис. 11.17; стр. 304, рис. 11.29). Блок деления 2 можно выполнить на операционном усилителе (ОУ), включив перемножитель сигналов на микросхеме К525ПС3 в цепь его отрицательной обратной связи. Фазосмещатель 3 можно выполнить по схеме (Патент РФ №127554, НОЗВ 27/00. Формирователь квадратурных сигналов, опубл. 27.04.2013 г.). Блок вычитания 4 представляет собой обычный параллельный сумматор на ОУ. Источник постоянного напряжения 5 представляет собой обычный источник стабильного напряжения. Блок масштабирования 6 представляет собой неинвертирующий усилитель на ОУ с коэффициентом усилении 0,5. В качестве блока извлечения квадратного корня 7 можно использовать схему на ОУ, включив квадратор на перемножителе К525ПС3 в цепь его отрицательной обратной связи. Блок переключения полярности 8 можно выполнить по схеме (Хоровиц П. и Хилл У. Искусство схемотехники. - М.: БИНОМ, 2014, стр. 190, рис. 4.14), использовав в качестве ключа транзистор. Компаратор 9 можно выполнить на микросхеме К554СА3. В качестве счетного триггера 10 можно использовать обычный Т-триггер. Перемножитель 11 представляет собой перемножитель напряжений на микросхеме КР525ПС3.In the practical implementation of the proposed frequency divider. Amplitude detector 1 can be made according to one of the well-known circuits (A. J. Peyton, V. Volsh. Analog electronics on operational amplifiers. - M.: BINOM, 1994, p. 292, Fig. 11.17; p. 304, Fig. 11.29 ). Division block 2 can be performed on an operational amplifier (op-amp) by connecting the signal multiplier on the K525PS3 microcircuit to its negative feedback circuit. Phase shifter 3 can be made according to the scheme (RF Patent No. 127554, NOZV 27/00. Quadrature signal former, published 04/27/2013). Subtraction block 4 is a conventional parallel op-amp adder. The constant voltage source 5 is a conventional stable voltage source. Scaler 6 is a non-inverting op-amp amplifier with a gain of 0.5. As a block for extracting square root 7, you can use an op-amp circuit by connecting a quadrator on the K525PS3 multiplier to its negative feedback circuit. The polarity switching unit 8 can be made according to the scheme (Horowitz P. and Hill W. The Art of Circuit Design. - M.: BINOM, 2014, p. 190, Fig. 4.14), using a transistor as a key. Comparator 9 can be implemented on the K554CA3 chip. As a counting trigger 10, you can use a regular T-trigger. Multiplier 11 is a voltage multiplier on the KR525PS3 microcircuit.

Claims

A harmonic signal frequency divider containing a square root extraction block, a constant voltage source, a multiplier and a counting trigger, characterized in that it additionally contains an amplitude detector, a division block, a phase shifter, a subtraction block, a scaling block, a polarity switch and a comparator, with the divider input frequency is connected to the input of the amplitude detector, the input of the comparator and the first input of the division block, the output of which is connected through a phase shifter to the first input of the subtraction block, the output of which is connected to the input of the scaling block, the output of which is connected through the square root extraction block to the input of the polarity switch, the output of which is connected with the first input of the multiplier, the output of which is the output of the frequency divider, the output of the constant voltage source is connected to the second input of the subtraction block, the output of the amplitude detector is connected to the second inputs of the division and multiplier block, and the comparator output is connected to the input of the counting trigger, the output of which is connected to the control input polarity switch.