RU2231931C1

RU2231931C1 - Information transmit-receive system

Info

Publication number: RU2231931C1
Application number: RU2002127830/09A
Authority: RU
Inventors: В.А. Сивов (RU); В.А. Сивов; В.Ф. Моисеев (RU); В.Ф. Моисеев; Е.А. Сеньковска (RU); Е.А. Сеньковская; С.С. Хархалуп (RU); С.С. Хархалуп; Д.Л. Пономарев (RU); Д.Л. Пономарев; В.В. Мальцев (RU); В.В. Мальцев
Original assignee: Военная академия Ракетных войск стратегического назначения им. Петра Великого
Priority date: 2002-10-18
Filing date: 2002-10-18
Publication date: 2004-06-27

Abstract

FIELD: radio engineering.

SUBSTANCE: proposed system is designed for operation in very-low frequency band to transmit and receive information using broad-band pseudorandom signals including serial change-over of radio frequencies and noise-immune correction coding. It is suited to operate under impact of pulsed, spectrum-concentrated, signal-like noise and white Gaussian noise. As distinct from prior-art system that functions to handle only one subscriber and has transceiver equipment proposed one is provided with newly introduced components and interconnections enabling generation of variable-tuned radio-frequency pseudorandom signal on sending end by means of pseudorandom-signal generator that has marker and information train and is designed for multichannel code-division communication line as well as to identify signal and to separate transmitted information on receiving end.

EFFECT: enlarged functional capabilities due to organizing multiple-address communications with more than one subscriber.

1 cl, 2 dwg

Description

Изобретение относится к радиотехнике и может быть использовано в системе передачи и приема информации ОНЧ-диапазона, использующей широкополосные псевдослучайные сигналы с последовательным переключением радиочастот и помехоустойчивым корректирующим кодированием и функционирующей в условиях воздействия импульсных, сосредоточенных по спектру, сигналоподобных помех и белого гауссовского шума.The invention relates to radio engineering and can be used in a system for transmitting and receiving VLF band information using wideband pseudorandom signals with sequential switching of radio frequencies and error-correcting correcting coding and functioning under the influence of pulsed, spectrum-centric, signal-like interference and white Gaussian noise.

Известны системы для передачи и приема информации, содержащие источники информации, генераторы псевдослучайных кодов, передатчики и приемники, использующие как фазоманипулированные широкополосные, так и узкополосные сигналы. Недостатком таких систем является то, что используемые в них приемники в существенной степени подвержены воздействию импульсных и структурных помех [1-11].Known systems for transmitting and receiving information containing information sources, pseudo-random code generators, transmitters and receivers using both phase-shifted broadband and narrowband signals. The disadvantage of such systems is that the receivers used in them are significantly affected by pulsed and structural interference [1-11].

Наиболее близкой по технической сущности к заявляемому изобретению является система для передачи и приема информации [5], в которой повышение помехоустойчивости достигается за счет осуществления совместно с корректирующим кодированием m-основной модуляции, n-повторов, перемежения на сигнальном и информационном уровнях. Система включает: на передающей стороне последовательно соединенные первый кодовый регистр, первый блок элементов И, первый дешифратор, первый блок ключей, блок кодовых регистров, коммутатор, второй кодовый регистр, второй блок элементов И, второй дешифратор, второй блок ключей, блок регистров, первый коммутатор, линейный блок, выход которого подключен к каналу связи, а также блок синхронизации, первый выход которого подключен к синхровходу первого кодового регистра, вход которого является информационным входом системы связи, второй выход блока синхронизации подключен к объединенным синхровходам первого блока элементов И и первого дешифратора, третий выход блока синхронизации подключен к объединенным синхровходам блока кодовых регистров и генератора эталонных кодовых слов, выходы которого подключены к сигнальным входам блока ключей, четвертый выход блока синхронизации подключен к объединенным синхровходам второго коммутатора и второго кодового регистра, пятый выход блока синхронизации подключен к объединенным синхровходам второго блока элементов И и второго дешифратора, шестой выход блока синхронизации подключен к объединенным синхровходам первого коммутатора, блока регистров и блока регистров эталонных весовых коэффициентов, выходы которого подключены к сигнальным входам второго блока ключей, на приемной стороне: последовательно соединенные линейный блок, цифровой согласованный фильтр, дешифратор, кодовый регистр, блок элементов И, блок демодуляторов, блок сумматоров, блок выбора максимума, коммутатор, блок ключей, буферный регистр, выход которого является информационным выходом системы, вход линейного блока подключен к каналу связи, а также блок синхронизации, первый выход которого подключен к объединенным синхровходам кодового регистра и дешифратора, второй выход блока синхронизации подключен к объединенным синхровходам блока элементов И и блока регистров эталонных кодовых слов, выходы которого подключены к сигнальным входам блока демодуляторов, третий выход блока синхронизации подключен к объединенным синхровходам блока сумматоров и блока выбора максимума, четвертый выход блока синхронизации подключен к объединенным синхровходам коммутатора, блока ключей и блока регистров эталонных кодовых слов, выходы которого подключены к сигнальным входам блока ключей, при этом второй выход цифрового согласованного фильтра подключен ко входу блока синхронизации.Closest to the technical nature of the claimed invention is a system for transmitting and receiving information [5], in which the increase in noise immunity is achieved by implementing, together with corrective coding, m-main modulation, n-repetitions, interleaving at the signal and information levels. The system includes: on the transmitting side, a first code register, a first block of AND elements, a first decoder, a first key block, a code register block, a switch, a second code register, a second block of AND elements, a second decoder, a second key block, a register block, a first a switch, a linear unit, the output of which is connected to the communication channel, as well as a synchronization unit, the first output of which is connected to the clock input of the first code register, the input of which is the information input of the communication system, the second output d synchronization unit is connected to the combined clock inputs of the first block of AND elements and the first decoder, the third output of the synchronization block is connected to the combined clock inputs of the code register block and the reference code word generator, the outputs of which are connected to the signal inputs of the key block, the fourth output of the synchronization block is connected to the combined clock inputs of the second switch and the second code register, the fifth output of the synchronization unit is connected to the combined clock inputs of the second block of AND elements and the second deshi fractor, the sixth output of the synchronization block is connected to the combined clock inputs of the first switch, the register block and the register block of the reference weight coefficients, the outputs of which are connected to the signal inputs of the second key block, on the receiving side: a linear block, a digital matched filter, a decoder, code register, connected in series, a block of AND elements, a block of demodulators, a block of adders, a block for selecting a maximum, a switch, a block of keys, a buffer register, the output of which is the information output of the system, in One linear block is connected to the communication channel, as well as a synchronization block, the first output of which is connected to the combined clock inputs of the code register and the decoder, the second output of the synchronization block is connected to the combined clock inputs of the block of I elements and the block of registers of reference code words, the outputs of which are connected to the signal inputs of the block demodulators, the third output of the synchronization block is connected to the combined clock inputs of the adder block and the maximum selection block, the fourth output of the synchronization block is connected to the combined synchronization inputs of the switch, the key block, and the register block of reference code words, the outputs of which are connected to the signal inputs of the key block, while the second output of the digital matched filter is connected to the input of the synchronization block.

Недостатком системы является то, что она позволяет осуществлять связь только с одним абонентом, но не позволяет осуществлять многоадресную связь со многими абонентами.The disadvantage of the system is that it allows communication with only one subscriber, but does not allow multicast communication with many subscribers.

Требуемый технический результат изобретения - расширение функциональных возможностей системы посредством осуществления многоадресной связи.The required technical result of the invention is the expansion of the functionality of the system through multicast communication.

Указанный технический результат достигается тем, что в известной системе для передачи и приема информации, включающей: на передающей стороне последовательно соединенные первый кодовый регистр, первый блок элементов И, первый дешифратор, первый блок ключей, блок кодовых регистров, коммутатор, второй кодовый регистр, второй блок элементов И, второй дешифратор, второй блок ключей, блок регистров, первый коммутатор, линейный блок, выход которого подключен к каналу связи, а также блок синхронизации, первый выход которого подключен к синхровходу первого кодового регистра, вход которого является информационным входом системы связи, второй выход блока синхронизации подключен к объединенным синхровходам первого блока элементов И и первого дешифратора, третий выход блока синхронизации подключен к объединенным синхровходам блока кодовых регистров и генератора эталонных кодовых слов, выходы которого подключены к сигнальным входам блока ключей, четвертый выход блока синхронизации подключен к объединенным синхровходам второго коммутатора и второго кодового регистра, пятый выход блока синхронизации подключен к объединенным синхровходам второго блока элементов И и второго дешифратора, шестой выход блока синхронизации подключен к объединенным синхровходам первого коммутатора, блока регистров и блока регистров эталонных весовых коэффициентов, выходы которого подключены к сигнальным входам второго блока ключей, на приемной стороне: последовательно соединенные линейный блок, цифровой согласованный фильтр, дешифратор, кодовый регистр, блок элементов И, блок демодуляторов, блок сумматоров, блок выбора максимума, коммутатор, блок ключей, буферный регистр, выход которого является информационным выходом системы, вход линейного блока подключен к каналу связи, а также блок синхронизации, первый выход которого подключен к объединенным синхровходам кодового регистра и дешифратора, второй выход блока синхронизации подключен к объединенным синхровходам блока элементов И и блока регистров эталонных кодовых слов, выходы которого подключены к сигнальным входам блока демодуляторов, третий выход блока синхронизации подключен к объединенным синхровходам блока сумматоров и блока выбора максимума, четвертый выход блока синхронизации подключен к объединенным синхровходам коммутатора, блока ключей и блока регистров эталонных кодовых слов, выходы которого подключены к сигнальным входам блока ключей, при этом второй выход цифрового согласованного фильтра подключен к входу блока синхронизации, дополнительно включаются: на передающей стороне - последовательно соединенные кодовый регистр и блок элементов И, выход которого соединен с входом второго кодового регистра, а также блок регистров эталонных весовых коэффициентов маркерной группы, синхронный вход которого объединен с синхровходом блока регистров эталонных весовых коэффициентов информационной группы, а выходы подключены ко входу первого коммутатора, при этом седьмой выход блока синхронизации соединен с синхровходом блока элементов И, восьмой выход блока синхронизации соединен со вторым входом кодового регистра, первый вход кодового регистра является входом системы, на приемной стороне - два блока ключей, ключ, блок обнаружения сигнала, схема ИЛИ, инвертор, а также блок регистров эталонных весовых коэффициентов информационной группы и блок регистров эталонных весовых коэффициентов маркерной группы, при этом входы первого блока ключей объединены с выходами блока регистров эталонных весовых коэффициентов информационной группы, входы второго блока ключей объединены с выходами блока регистров эталонных весовых коэффициентов маркерной группы, объединенные выходы первого и второго блоков ключей подключены к входам цифрового согласованного фильтра, информационный выход которого через ключ соединен с входом дешифратора, второй выход цифрового согласованного фильтра подключен ко второму входу блока синхронизации, третий выход цифрового согласованного фильтра подключен к входу блока обнаружения сигнала, первый выход которого объединен с первым входом блока синхронизации, второй выход блока обнаружения сигнала подключен к первому входу схемы ИЛИ, выход которой подключен к объединенным вторым входам первого блока ключей, цифрового согласованного фильтра, ключа и через инвертор к управляющему входу второго блока ключей, при этом пятый выход блока синхронизации объединен со вторым входом схемы ИЛИ, шестой выход блока синхронизации подключен к объединенным синхровходам блока регистров эталонных весовых коэффициентов информационной группы и блока регистров эталонных весовых коэффициентов маркерной группы.The specified technical result is achieved in that in a known system for transmitting and receiving information, including: on the transmitting side, a first code register, a first block of AND elements, a first decoder, a first block of keys, a block of code registers, a switch, a second code register, a second block of elements And, second decoder, second block of keys, block of registers, first switch, line block, the output of which is connected to the communication channel, as well as a synchronization block, the first output of which is connected to the clock at the first code register, the input of which is the information input of the communication system, the second output of the synchronization block is connected to the combined clock inputs of the first block of AND elements and the first decoder, the third output of the synchronization block is connected to the combined clock inputs of the code register block and the reference code word generator, the outputs of which are connected to the signal inputs of the key block, the fourth output of the synchronization block is connected to the combined clock inputs of the second switch and the second code register, the fifth output d synchronization block is connected to the combined clock inputs of the second block of elements And and the second decoder, the sixth output of the synchronization block is connected to the combined clock inputs of the first switch, block of registers and block of registers of reference weight coefficients, the outputs of which are connected to the signal inputs of the second block of keys, on the receiving side: connected linear block, digital matched filter, decoder, code register, block of AND elements, block of demodulators, block of adders, block of maximum selection, a switch, a key block, a buffer register, the output of which is the information output of the system, the input of the linear block is connected to the communication channel, and also the synchronization block, the first output of which is connected to the combined clock inputs of the code register and decoder, the second output of the synchronization block is connected to the combined clock inputs of the block of elements And the block of registers of reference code words, the outputs of which are connected to the signal inputs of the block of demodulators, the third output of the block of synchronization is connected to the combined clock inputs adders block and maximum selection block, the fourth output of the synchronization block is connected to the combined clock inputs of the switch, the key block and the register block of the reference code words, the outputs of which are connected to the signal inputs of the key block, while the second output of the digital matched filter is connected to the input of the synchronization block, are additionally turned on : on the transmitting side, a code register and a block of AND elements, the output of which is connected to the input of the second code register, and a block of registers et alon weight coefficients of the marker group, the synchronous input of which is combined with the sync input of the block of registers of the reference weight coefficients of the information group, and the outputs are connected to the input of the first switch, while the seventh output of the synchronization block is connected to the sync input of the block of elements And, the eighth output of the synchronization block is connected to the second input of the code register, the first input of the code register is the input of the system, on the receiving side there are two blocks of keys, a key, a signal detection unit, an OR circuit, an inverter, and also b lock of registers of reference weights of the information group and block of registers of reference weights of the marker group, while the inputs of the first block of keys are combined with the outputs of the block of registers of reference weights of the information group, the inputs of the second block of keys are combined with the outputs of the block of registers of reference weights of the marker group, combined outputs the first and second blocks of keys are connected to the inputs of a digital matched filter, the information output of which through the key is connected with the decoder input, the second output of the digital matched filter is connected to the second input of the synchronization unit, the third output of the digital matched filter is connected to the input of the signal detection unit, the first output of which is combined with the first input of the synchronization unit, the second output of the signal detection unit is connected to the first input of the OR circuit, the output of which is connected to the combined second inputs of the first block of keys, the digital matched filter, the key and through the inverter to the control input of the second block of keys, while the fifth output of the synchronization block is combined with the second input of the OR circuit, the sixth output of the synchronization block is connected to the combined clock inputs of the block of registers of the reference weighting coefficients of the information group and the block of registers of the reference weighting coefficients of the marker group.

Отличительными признаками предлагаемой системы являются введенные в схему приемопередающей аппаратуры вышеперечисленные элементы и связи между ними, благодаря чему расширяются функциональные возможности системы и осуществляется многоканальная связь. В научно-технической литературе не обнаружено технических решений с указанной совокупностью существенных признаков. Следовательно, предложение отвечает критерию новизны.The distinguishing features of the proposed system are the elements listed above and the connections between them introduced into the scheme of the transceiver equipment, due to which the functionality of the system is expanded and multi-channel communication is carried out. In the scientific and technical literature, no technical solutions with the indicated set of essential features were found. Therefore, the proposal meets the criterion of novelty.

Поскольку совокупность введенных элементов и их связи до даты подачи заявки в патентной и научной литературе не обнаружены, то предлагаемый технический результат соответствует изобретательскому уровню.Since the totality of the introduced elements and their relationship to the filing date of the application in the patent and scientific literature are not found, the proposed technical result corresponds to the inventive step.

Структурная схема системы для приема и передачи информации приведена на фиг.1 (передающая сторона) и на фиг.2 (приемная сторона).The structural diagram of a system for receiving and transmitting information is shown in Fig. 1 (transmitting side) and in Fig. 2 (receiving side).

Предлагаемая система для передачи и приема информации включает на передающей стороне: последовательно соединенные первый кодовый регистр 1, первый блок 2 элементов И, второй кодовый регистр 3, второй блок 4 элементов И, первый дешифратор 5 и первый блок 7 ключей, а также последовательно соединенные блок 8 кодовых регистров, первый коммутатор 9, третий кодовый регистр 10, третий блок 11 элементов И, второй дешифратор 12, второй блок 13 ключей, блок 16 регистров, второй коммутатор 17 и линейный блок 18, выход которого подключен к каналу связи, а также блок 19 синхронизации, восьмой выход которого соединен с первым входом кодового регистра 1, второй вход которого является входом системы, седьмой выход блока 19 синхронизации подключен ко второму входу первого блока 2 элементов И, первый выход блока 19 синхронизации подключен ко второму входу второго кодового регистра 3, второй выход блока 19 синхронизации подключен к объединенным вторым входам второго блока элементов И и первого дешифратора 5, третий выход блока 19 синхронизации подключен к объединенным входам блока 8 кодовых регистров и генератора эталонных кодовых слов 6, выходы которого подключены к сигнальным входам первого блока 7 ключей, четвертый выход блока 19 синхронизации подключен к объединенным входам первого коммутатора 9 и третьего кодового регистра 10, пятый выход блока 19 синхронизации подключен к объединенным входам третьего блока 11 элементов И и второго дешифратора 12, шестой выход блока 19 синхронизации подключен к объединенным входам блока 16 регистров, второго коммутатора 17 и блока 14 регистров эталонных весовых коэффициентов информационной группы и блока 15 регистров эталонных весовых коэффициентов маркерной группы, выходы блока 14 регистров эталонных весовых коэффициентов подключены к сигнальным входам второго блока ключей 13, выходы блока 15 регистров эталонных весовых коэффициентов маркерной группы подключены к входам второго коммутатора 17, на приемной стороне - последовательно включенные линейный блок 20, цифровой согласованный фильтр 21, ключ 22, дешифратор 30, кодовый регистр 31, блок 32 элементов И, блок 34 демодуляторов, блок 35 сумматоров, блок 36 выбора максимума, коммутатор 37, третий блок 39 ключей, буферный регистр 40, выход которого является выходом системы, а также блок синхронизации 41, первый выход которого подключен к объединенным синхровходам дешифратора 30 и кодового регистра 31, второй выход блока 41 синхронизации подключен к объединенным синхровходам блока 32 элементов И и блока регистров эталонных кодовых слов 33, выходы которого подключены к сигнальным входам блока 34 демодуляторов, третий выход блока 41 синхронизации подключен к объединенным синхровходам блока 35 сумматоров и блока 36 выбора максимума, четвертый выход блока синхронизации 41 подключен к объединенным синхровходам коммутатора 37, третьего блока 39 ключей и блока 38 регистров эталонных слов, выходы которого подключены к сигнальным входам третьего блока 39 ключей, пятый выход блока синхронизации 41 подключен к объединенным синхровходам блока 27 регистров эталонных весовых коэффициентов информационной группы и блока 26 регистров эталонных весовых коэффициентов маркерной группы, при этом выходы блока 27 регистров эталонных весовых коэффициентов информационной группы через блок 23 ключей и выходы блока 26 регистров эталонных весовых коэффициентов маркерной группы через блок 24 ключей подключен к входам цифрового согласованного фильтра 21, второй выход цифрового согласованного фильтра 21 подключен ко второму входу блока синхронизации 41, шестой выход блока синхронизации 41 подключен к первому входу схемы ИЛИ 29, выход которой подключен к объединенным синхровходам первого блока 23 ключей, через инвертор 25 второго блока 24 ключей, ключа 22 и цифрового согласованного фильтра 21, третий выход цифрового согласованного фильтра 21 подключен к входу блока 28 обнаружения сигнала, первый выход которого подключен к первому входу блока 41 синхронизации, второй выход блока 28 обнаружения сигнала подключен ко второму входу схемы ИЛИ 29, при этом вход линейного блока 20 подключен к каналу связи.The proposed system for transmitting and receiving information includes on the transmitting side: a first connected code register 1, a first block of 2 AND elements, a second code register 3, a second block of 4 And elements, a first decoder 5 and a first block of keys 7, as well as a series-connected block 8 code registers, the first switch 9, the third code register 10, the third block of 11 And elements, the second decoder 12, the second block of keys 13, the block 16 registers, the second switch 17 and the linear block 18, the output of which is connected to the communication channel, as well as the block19 synchronization, the eighth output of which is connected to the first input of code register 1, the second input of which is the input of the system, the seventh output of the synchronization unit 19 is connected to the second input of the first unit 2 And, the first output of the synchronization unit 19 is connected to the second input of the second code register 3, the second output of the synchronization block 19 is connected to the combined second inputs of the second block of AND elements and the first decoder 5, the third output of the synchronization block 19 is connected to the combined inputs of the code register block 8 and a generator and reference code words 6, the outputs of which are connected to the signal inputs of the first block of 7 keys, the fourth output of the synchronization block 19 is connected to the combined inputs of the first switch 9 and the third code register 10, the fifth output of the synchronization block 19 is connected to the combined inputs of the third block 11 of And the second decoder 12, the sixth output of the synchronization block 19 is connected to the combined inputs of the block 16 registers, the second switch 17 and the block 14 registers of the reference weights of the information group and block 15 register in the reference weight coefficients of the marker group, the outputs of the block 14 registers of the reference weight coefficients are connected to the signal inputs of the second block of keys 13, the outputs of the block 15 of the registers of the reference weight coefficients of the marker group are connected to the inputs of the second switch 17, on the receiving side - the linear block 20, digitally connected in series matched filter 21, key 22, decoder 30, code register 31, block 32 And elements, block 34 demodulators, block 35 adders, block 36 maximum selection, switch 37, the third block 39 keys, bu register 40, the output of which is the output of the system, as well as a synchronization unit 41, the first output of which is connected to the combined clock inputs of the decoder 30 and code register 31, the second output of the synchronization block 41 is connected to the combined clock inputs of the block 32 of AND elements and the register block of reference codewords 33 the outputs of which are connected to the signal inputs of the demodulator unit 34, the third output of the synchronization unit 41 is connected to the combined clock inputs of the adder unit 35 and the maximum selection unit 36, the fourth output of the sync unit 41 is connected to the combined clock inputs of the switch 37, the third key block 39 and the block 38 of the reference word registers, the outputs of which are connected to the signal inputs of the third key block 39, the fifth output of the synchronization block 41 is connected to the combined clock inputs of the block 27 registers of the reference weighting coefficients of the information group and block 26 registers of reference weights of the marker group, while the outputs of block 27 registers of reference weights of the information group through block 23 keys and outputs of block 26 reg Three reference weights of the marker group are connected through the key block 24 to the inputs of the digital matched filter 21, the second output of the digital matched filter 21 is connected to the second input of the synchronization block 41, the sixth output of the synchronization block 41 is connected to the first input of the OR circuit 29, the output of which is connected to the combined the clock inputs of the first block of 23 keys, through the inverter 25 of the second block 24 of the keys, key 22 and digital matched filter 21, the third output of the digital matched filter 21 is connected to the input of block 28 obn signal, the first output of which is connected to the first input of the synchronization unit 41, the second output of the signal detection unit 28 is connected to the second input of the OR circuit 29, while the input of the linear unit 20 is connected to the communication channel.

Система для передачи и приема информации работает следующим образом.A system for transmitting and receiving information operates as follows.

Работа системы на передающей стороне. Двоичные символы входной информации в реальном темпе времени с частотой f_m поступают в кодовый регистр 1, откуда с приходом импульса синхронизации с частотой

из блока 19 синхронизации, через блок 2 элементов И поступают во второй кодовый регистр 3, из которого с приходом импульса синхронизации с частотой

параллельно по m символов через блок 4 элементов И поступают на входы первого дешифратора 5, на выходе которого появляется сигнал, который с частотой

поступает на соответствующий i-й выход первого блока 7 ключей и открывает i-й выход генератора эталонных кодовых слов 6, соответствующий поступившему на вход первого дешифратора 5 кодовому слову. С выхода блока 7 ключей сигнал последовательно заносится во все 2^m-1 разряды i-го регистра блока 8 кодовых регистров, откуда в соответствии с синхроимпульсом с частотой

через коммутатор 9, последовательно опрашивающий все от первого до m-1 столбцы каждой i-й строки, поступает с тактовой частотой

в кодовый регистр 10, откуда с приходом импульса синхронизации с частотой

из блока 19 синхронизации через блок 11 элементов И поступает параллельно на входы дешифратора 12, на выходе которого появляется сигнал, который поступает на соответствующий i-й вход блока 13 ключей с частотой

и открывает i-(i-(m-1)) выход блока 14 регистров эталонных весовых коэффициентов информационной группы. С выхода ключа сигнал поступает в 1-(m-1) столбцы порядковой строки блока 16 регистров, откуда с приходом синхроимпульса с частотой

через второй коммутатор 17, последовательно опрашивающий сначала 2^m-1 выходов блока 15 регистров эталонных весовых коэффициентов маркерной группы, а затем последовательно по столбцам опрашивающий блок 16 регистров, поступает в линейный блок 18 с частотой

и затем поступает в канал связи.The operation of the system on the transmitting side. The binary characters of the input information in real time with a frequency f _m enter code register 1, whence with the arrival of a synchronization pulse with a frequency

from the synchronization block 19, through the block of 2 elements And enter the second code register 3, from which with the arrival of the synchronization pulse with a frequency

parallel in m characters through a block of 4 elements And enter the inputs of the first decoder 5, the output of which appears a signal that with a frequency

arrives at the corresponding i-th output of the first block of keys 7 and opens the i-th output of the generator of reference code words 6, corresponding to the code word received at the input of the first decoder 5. From the output of the block of 7 keys, the signal is sequentially recorded in all 2 ^m-1 bits of the i-th register of block 8 of the code registers, whence, in accordance with the clock pulse, with a frequency

through switch 9, sequentially polling everything from the first to m-1 columns of each i-th row, it arrives with a clock frequency

into code register 10, whence with the arrival of a synchronization pulse with a frequency

from the synchronization block 19 through the block of 11 elements And enters in parallel to the inputs of the decoder 12, the output of which appears a signal that goes to the corresponding i-th input of the block 13 keys with a frequency

and opens i- (i- (m-1)) the output of block 14 registers of reference weighting coefficients of the information group. From the output of the key, the signal enters the 1- (m-1) columns of the ordinal row of the block of 16 registers, whence with the arrival of the clock pulse with frequency

through the second switch 17, sequentially polling first 2 ^m-1 outputs of the block 15 registers of the reference weighting coefficients of the marker group, and then sequentially through the columns polling block 16 registers, enters the linear block 18 with a frequency

and then enters the communication channel.

Работа системы на приемной стороне. В канале на сигнал воздействует комплекс помех, в результате чего на приемной стороне на вход линейного блока 20 поступает аддитивная смесь сигнала, сосредоточенной по спектру, импульсной структурной помехи и белого гауссовского шума. С линейного блока 20 сигнал поступает в цифровой согласованный фильтр 21, в котором выделяются параметры сигнала для поиска, обнаружения и синхронизации.The operation of the system on the receiving side. In the channel, a signal is affected by a complex of interference, as a result of which an additive mixture of a signal concentrated in the spectrum, pulsed structural noise and white Gaussian noise is received at the input of the linear block 20. From the linear block 20, the signal enters a digital matched filter 21, in which the signal parameters for search, detection, and synchronization are extracted.

Параметр сигнала в виде накопленной энергии 2^m-1 элементов маркерной группы для поиска поступает на вход блока 28 обнаружения сигнала, представляющего собой пороговое устройство. В случае превышения порога потенциал с выхода порогового устройства поступает в блок 41 синхронизации и на вход схемы ИЛИ 29. Одновременно параметр сигнала в виде результатов свертки в двух разнесенных во времени опорных каналах, необходимый для синхронизации, поступает на второй вход блока 41 синхронизации, в котором определяются знак и величина задержки опорного сигнала относительно принимаемого. После прихода в блок синхронизации 41 потенциала, свидетельствующего о наличии сигнала из блока 28, в блоке 41 синхронизации осуществляется подстройка тактовых частот, предназначенных для подачи на объединенные входы блока 27 регистров эталонных весовых коэффициентов информационной группы и блока 26 регистров эталонных весовых коэффициентов маркерной группы. Затем с выхода блока 41 синхронизации управляющий сигнал через схему ИЛИ 29 поступает на объединенные входы первого блока 23 ключей, цифрового согласованного фильтра 21, ключа 22 и через инвертор 25 на управляющий вход блока 24 ключей. В результате воздействия этого сигнала система из режима поиска, обнаружения и синхронизации переходит в режим приема информации. С информационного выхода цифрового согласованного фильтра 21 через ключ 22 сигнал поступает с тактовой частотой

на вход дешифратора 30, на выходе которого появляется двоичный сигнал, который поступает поразрядно в кодовый регистр 31, с выхода которого через блок 32 элементов И поступает одновременно на все 2^m входа m-1 блока 34 демодуляторов, где происходит перемножение с опорными кодами, поступающими на опорные входы блока 34 демодуляторов с выхода блока 33 регистров эталонных кодовых слов с тактовой частотой

. С 2^m каналов m-1 блоков 34 демодуляторов перемноженные значения принятых и опорных сигналов поступают на 2^mвходов блоков 35 сумматоров, где они складываются на периоде 2^m-1 элементов и с приходом импульса синхронизации с частотой

из блока 41 синхронизации поступают в цифровом виде на 2^m входа m-1 блоков 36 выбора максимума, в котором максимальным сигналом определяется i-й номер выхода блока 36 выбора максимума. Коммутатор 37 с частотой

подключает выходы блока 36 выбора максимума к входам блока 39 ключей, где открывается соответствующий i-й ключ, через который с i-го выхода блока 38 регистров эталонных слов поступает на вход буферного регистра m-значное слово с тактовой частотой

, соответствующее переданному. В случае неопределения максимума блоком 36 выбора максимума сигнал об обнаружении ошибки не вырабатывается, а приоритет отдается первому по порядку номеру выхода блока 36 выбора максимума из выходов с одинаковыми наибольшими значениями. С выхода буферного регистра 40 эталонные слова с частотой f_m поступают к получателю информации.The signal parameter in the form of accumulated energy of 2 ^m-1 elements of the marker group for search is input to the signal detection unit 28, which is a threshold device. If the threshold is exceeded, the potential from the output of the threshold device enters the synchronization unit 41 and to the input of the OR circuit 29. At the same time, the signal parameter in the form of convolution results in two spaced reference channels necessary for synchronization is supplied to the second input of the synchronization unit 41, in which the sign and magnitude of the delay of the reference signal relative to the received are determined. After the potential arrives at the synchronization unit 41, which indicates the presence of a signal from block 28, the clock frequency adjustment is performed in the synchronization unit 41, which is intended for supplying to the combined inputs of the block 27 registers of the reference weighting coefficients of the information group and block 26 of the registers of the reference weighting coefficients of the marker group. Then, from the output of the synchronization unit 41, the control signal through the OR circuit 29 is supplied to the combined inputs of the first key block 23, the digital matched filter 21, the key 22, and through the inverter 25 to the control input of the key block 24. As a result of this signal, the system switches from the search, detection, and synchronization mode to the information reception mode. From the information output of the digital matched filter 21 through the key 22, the signal arrives at a clock frequency

to the input of the decoder 30, at the output of which a binary signal appears, which is received bitwise into the code register 31, from the output of which through the block of 32 elements AND is supplied simultaneously to all 2 ^m inputs of m-1 of the block 34 of demodulators, where multiplication occurs with the reference codes received to the reference inputs of block 34 demodulators from the output of block 33 registers of reference code words with a clock frequency

. From 2 ^m channels of m-1 blocks of 34 demodulators, the multiplied values of the received and reference signals are fed to 2 ^m inputs of blocks of 35 adders, where they are added over a period of 2 ^m-1 elements and with the arrival of a synchronization pulse with a frequency

from the synchronization unit 41, digitally input to 2 ^{m of the} input m-1 of the maximum selection blocks 36, in which the i-th output number of the maximum selection block 36 is determined by the maximum signal. Switch 37 with frequency

connects the outputs of the maximum selection block 36 to the inputs of the key block 39, where the corresponding i-th key is opened, through which an m-digit word with a clock frequency is fed to the input of the buffer register from the i-th output of the block 38 of the reference word registers

corresponding to the transmitted. If the maximum is not determined by the maximum selection unit 36, an error detection signal is not generated, and priority is given to the first in order output number of the maximum selection unit 36 from the outputs with the same highest values. From the output of the buffer register 40, reference words with a frequency of f _m arrive at the recipient of information.

Для оценки эффективности предлагаемой системы возьмем показателем помехоустойчивость системы для заданного требования к качеству приема информации. Результаты имитационного моделирования алгоритмов поиска, обнаружения и синхронизации предложенной системы для передачи и приема информации показали, что помехоустойчивость системы со многими абонентами соответствует отношению сигнал/помеха на выходе некогерентного коррелятора более 25, что не хуже соответствующего показателя в прототипе.To assess the effectiveness of the proposed system, we take the system noise immunity indicator for a given requirement for information reception quality. The simulation results of the search, detection and synchronization algorithms of the proposed system for transmitting and receiving information showed that the noise immunity of the system with many subscribers corresponds to a signal / noise ratio at the output of the incoherent correlator of more than 25, which is not worse than the corresponding indicator in the prototype.

Таким образом, благодаря введению дополнительных блоков и связей существенно расширяются функциональные возможности системы путем организации адресной связи со многими абонентами.Thus, thanks to the introduction of additional blocks and links, the system’s functionality is significantly expanded by organizing targeted communications with many subscribers.

Источники информацииSources of information

1. Алексеев А.Б. и др. Теория применения псевдослучайных сигналов. М.: Наука, 1969.1. Alekseev A.B. et al. Theory of pseudorandom signals. M .: Nauka, 1969.

2. Авторское свидетельство СССР №643945, кл. G 08 С 19/12, 1976.2. Copyright certificate of the USSR No. 643945, cl. G 08 C 19/12, 1976.

3. Авторское свидетельство СССР №1249558, кл. G 08 С 19/12, 1986.3. Copyright certificate of the USSR No. 1249558, cl. G 08 C 19/12, 1986.

4. Авторское свидетельство СССР №1225040, кл. Н 04 L 27/26, 1986.4. Copyright certificate of the USSR No. 1225040, cl. H 04 L 27/26, 1986.

5. Авторское свидетельство СССР №1785021, кл. G 08 С 19/12,1992.5. Copyright certificate of the USSR No. 1785021, cl. G 08 C 19 / 12.1992.

6. Патент USA №6009117, кл. 333.6. USA patent No. 6009117, CL 333.

7. Патент USA №5557540, кл. 333.7. USA patent No. 5557540, cl. 333.

8. Патент USA №5448593, кл. 333.8. USA patent No. 5448593, CL. 333.

9. Патент USA №5323396, кл. 333.9. USA Patent No. 5323396, cl. 333.

10. Патент RU №94040153, кл. G 08 С 19/12, 1998 г.10. Patent RU No. 94040153, cl. G 08 From 19/12, 1998

11. Патент RU №98119412, кл. G 08 С 19/12, 2000 г.11. Patent RU No. 98119412, cl. G 08 Since 19/12, 2000

Claims

A system for transmitting and receiving information, comprising, on the transmitting side, a first code register, a first block of AND elements, a first decoder, a first key block, a code register block, a first switch, a second code register, a second block of AND elements, a second decoder, a second block keys, register block, second switch, linear block, the output of which is connected to the communication channel, as well as a synchronization block, the first output of which is connected to the sync input of the first code register, the second output of the synchronization block connected to the combined clock inputs of the first block of AND elements and the first decoder, the third output of the synchronization block is connected to the combined clock inputs of the code register block and the reference code word generator, the outputs of which are connected to the signal inputs of the first key block, the fourth output of the synchronization block is connected to the combined clock inputs of the first switch and the second code register, the fifth output of the synchronization unit is connected to the combined clock inputs of the second block of elements And and the second decoder, w The standby output of the synchronization block is connected to the combined clock inputs of the second switch, the register block and the register block of the reference weight coefficients, the outputs of which are connected to the signal inputs of the second key block, on the receiving side there are line-connected linear block, digital matched filter, as well as sequentially connected code decoder register, block of AND elements, block of demodulators, block of adders, maximum selection block, switch, key block, buffer register, the output of which is inform With the system output, the input of the linear block is connected to the communication channel, as well as the synchronization block, the first output of which is connected to the combined clock inputs of the code register and the decoder, the second output of the synchronization block is connected to the combined clock inputs of the block of I elements and the register block of reference code words, the outputs of which are connected to the signal inputs of the demodulator block, the third output of the synchronization block is connected to the combined clock inputs of the adder block and the maximum selection block, the fourth output of the synchronization block The unit is connected to the combined clock inputs of the switch, the key block and the block of reference word registers, the outputs of which are connected to the signal inputs of the key block, characterized in that a series-connected code register, the input of which is the information input of the communication system, is additionally introduced into the system on the transmitting side AND elements, the output of which is connected to the input of the first code register, as well as the block of registers of the reference weight coefficients of the marker group, the outputs of which are connected to the inputs of the switch, the sync input of the block of registers of reference weights of the marker group is combined with the sync inputs of the block of registers of the reference weights of the information group, block of registers, the second switch, the sync input of the code register is connected to the eighth output of the synchronization block, the sync input of the block of elements AND is connected to the seventh output of the synchronization block, on the receiving side - two blocks of keys, a key, a block of registers of reference weighting coefficients of an information group, a block of registers of reference weighting coefficients marker group coefficients, signal detection unit, OR circuit, inverter, while the fifth output of the synchronization unit is connected to the combined clock inputs of the block of registers of the reference weighting coefficients of the information group and the block of registers of the weighting coefficients of the marker group, the outputs of the block of registers of the reference weights of the information group through the first block of keys and the outputs of the block of registers of reference weights of the marker group through the second block of keys are connected to the input of the digital matched filter a, the information output of which is connected through a key to the decoder input, the second output of the digital matched filter is connected to the second input of the synchronization unit, the third output of the digital matched filter is connected to the input of the signal detection unit, the first output of which is connected to the first input of the synchronization unit, the second output of the detection unit the signal is connected to the second input of the OR circuit, to the sync input of which the sixth output of the synchronization unit is connected, the output of the OR circuit is connected to the combined clock inputs of the first block key, digital matched filter, key and through the inverter to the control input of the second block of keys.