RU2213424C1 - Data receiving and processing device - Google Patents
Data receiving and processing device Download PDFInfo
- Publication number
- RU2213424C1 RU2213424C1 RU2002111051/09A RU2002111051A RU2213424C1 RU 2213424 C1 RU2213424 C1 RU 2213424C1 RU 2002111051/09 A RU2002111051/09 A RU 2002111051/09A RU 2002111051 A RU2002111051 A RU 2002111051A RU 2213424 C1 RU2213424 C1 RU 2213424C1
- Authority
- RU
- Russia
- Prior art keywords
- information
- control
- input
- outputs
- inputs
- Prior art date
Links
Images
Landscapes
- Radio Transmission System (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
Description
Изобретение относится к технике электросвязи и может быть использовано на базовой станции для приема, анализа и обработки информации в сетях радиосвязи с пакетной передачей данных, с возможностью идентификации применяемых в цифровых системах связи и, в частности, в глобальных наземных сетях пакетной радиосвязи коммуникационных протоколов High Level Data Link Control (HDLC) и Frame Relay (FR), а также обеспечения контроля качества канала связи и выбора для работы в сети передачи данных на основе контроля соответствующего протокола. The invention relates to telecommunication technology and can be used at a base station for receiving, analyzing and processing information in radio networks with packet data transmission, with the possibility of identification used in digital communication systems and, in particular, in global terrestrial packet radio networks of communication protocols High Level Data Link Control (HDLC) and Frame Relay (FR), as well as providing quality control of the communication channel and the choice to work in a data network based on the control of the corresponding protocol.
Известный аналог предлагаемого устройства (см., например, а.с. СССР 1083382, МПК Н 04 В 7/26, 1984 г.) содержит в составе устройства в передающей части последовательно соединенные блок ввода сообщений, первый кодер и передатчик, а в приемной части последовательно соединенные приемник, блок контроля занятости каналов и первый элемент, а также хронизатор, декодер и блок формирования приоритета. A well-known analogue of the proposed device (see, for example, the USSR AS 1083382, IPC N 04
Однако аналог при его работе не обеспечивает требуемой пропускной способности, достоверности и полноты охвата наблюдением совокупности радиоэлектронных средств, находящихся в зоне связи, так как прием информации одновременно возможен только на одной из частот, выделенных на группу станций, тогда как по условиям работы необходимо обеспечить одновременный прием сигналов на разных частотах группы станций в заданном районе. However, the analogue during its operation does not provide the required throughput, reliability and completeness of observation of the aggregate of electronic equipment located in the communication zone, since the reception of information at the same time is possible only at one of the frequencies allocated to the group of stations, while under the operating conditions it is necessary to ensure receiving signals at different frequencies of a group of stations in a given area.
Известно устройство приема и передачи информации (см., например, а.с. СССР 1453605, МПК Н 04 В 7/26, 1989 г.), содержащее приемопередающий блок, приемник, первый кодер, блок контроля занятости канала, блок формирования приоритета, блок маршрутизации, блок памяти, блок ввода сообщения и ряд других элементов, позволяющих осуществлять передачу и прием информации. A device is known for receiving and transmitting information (see, for example, AS USSR 1453605, IPC N 04
Недостатком данного устройства является низкая пропускная способность, что, в частности, обусловливает низкую эффективность полноты наблюдения за каналами приема и обработки данных, передаваемых на разных частотах, так как аналог реализует прием данных методом последовательной перестройки по заданным рабочим частотам. The disadvantage of this device is the low bandwidth, which, in particular, leads to low efficiency of completeness of observation of the reception and processing channels of data transmitted at different frequencies, since the analogue implements data reception by sequential tuning for given operating frequencies.
Известно устройство поиска информации (см. , например, патент РФ 2133500, МПК G 06 F 15/40, опубликован 20.07.99 г.), содержащее коммутаторы, регистры, блок сравнения, блок коррекции, дешифраторы, блок селекции и другие элементы, в совокупности позволяющих осуществлять поиск информации. A device for searching information (see, for example, RF patent 2133500, IPC G 06 F 15/40, published July 20, 1999), containing switches, registers, a comparison unit, a correction unit, decoders, a selection unit and other elements, aggregates that allow you to search for information.
Недостатком данного устройства является узкая область применения, так как известное устройство позволяет принимать и анализировать информацию с идентификацией только одного типа протокола, в частности коммуникационный протокол Frame Relay (FR). The disadvantage of this device is the narrow scope, since the known device allows you to receive and analyze information with the identification of only one type of protocol, in particular the communication protocol Frame Relay (FR).
Наиболее близким по технической сущности к заявленному является устройство передачи и приема информации (прототип) по патенту РФ 2107995, МПК 6 Н 04 В 7/26, опубликован 27.03.98, содержит приемопередающий блок, блок памяти, блок маршрутизации, декодер, элемент И, радиоприемные устройства, коммутатор, адаптер мультиплексного канала. The closest in technical essence to the claimed is a device for transmitting and receiving information (prototype) according to the patent of the Russian Federation 2107995, IPC 6 Н 04
Первый выход приемопередающего блока подключен к передающей антенне, его первый и второй входы связаны соответственно с третьим выходом декодера и выходом блока памяти, а третий вход подключен к приемной антенне. Первый выход декодера подключен к входу блока маршрутизации, а второй его выход подключен параллельно к вторым входам блока памяти и элемента И. Первый и второй выходы блока маршрутизации подключены соответственно к первым входам блока памяти и элемента И, третий вход блока памяти является первым входом устройства, а выход элемента И является первым выходом устройства. Устройство передачи и приема информации (прототип) реализует прием кодограмм методом последовательной перестройки по заданным рабочим частотам. The first output of the transceiver unit is connected to the transmitting antenna, its first and second inputs are connected respectively to the third output of the decoder and the output of the memory unit, and the third input is connected to the receiving antenna. The first output of the decoder is connected to the input of the routing block, and its second output is connected in parallel to the second inputs of the memory block and element I. The first and second outputs of the routing block are connected respectively to the first inputs of the memory block and element And, the third input of the memory block is the first input of the device, and the output of the AND element is the first output of the device. A device for transmitting and receiving information (prototype) implements the reception of codograms by the method of sequential tuning according to given operating frequencies.
Основными недостатками данного устройства являются:
- относительно низкая пропускная способность, так как прототип реализует прием и обработку данных на разных частотах методом последовательной перестройки по заданным рабочим частотам;
- ограниченная область применения, так как известное устройство не позволяет провести контроль качества канала связи с переменными параметрами, анализ и идентификацию используемого коммуникационного протокола в ходе сеанса обменом информацией.The main disadvantages of this device are:
- a relatively low throughput, since the prototype implements the reception and processing of data at different frequencies by the method of sequential tuning for given operating frequencies;
- limited scope, since the known device does not allow quality control of the communication channel with variable parameters, analysis and identification of the used communication protocol during the exchange of information.
Целью изобретения является разработка устройства приема и обработки информации (УПОИ), обеспечивающего повышение пропускной способности как в каналах с постоянными, так и с переменными параметрами, за счет выбора оптимального коммуникационного протокола на основе контроля качества канала. The aim of the invention is to develop a device for receiving and processing information (UPOI), providing increased throughput both in channels with constant and with variable parameters, by choosing the optimal communication protocol based on channel quality control.
Для достижения поставленных целей в известное устройство передачи и приема информации, содержащее N радиоприемных устройств, где N=1, 2, 3,..., входы которых подключены к соответствующим N антеннам, а их синхронизирующие выходы являются синхронизирующими выходами устройства, причем информационный и синхронизирующий выходы i-го приемника, где i=1, 2,....N, подключены к соответствующим i-м информационным и i-м синхронизирующим входам адаптера мультиплексного канала, N информационных выходов которого подключены к соответствующим N информационным входам блока коммутации, а также являются информационными выходами устройства, тактовый и управляющий выходы адаптера мультиплексного канала и его первый, второй и третий управляющие входы кода адреса, являются соответственно тактовым и управляющим выходами и первым, вторым и третьим управляющими входами кода адреса устройства, декодер, абонентский выход которого подключен к входу блока памяти, информационные выходы блока памяти и декодера являются информационными выходами устройства, а абонентские выходы блока памяти и декодера являются абонентскими выходами устройства, дополнительно введены блок анализа качества канала, блок анализа и обработки, блок коррекции. Первый и второй информационные выходы блока анализа и обработки подключены соответственно к первому и второму входам дешифратора и к первому и второму выходам блока анализа качества канала, третий информационный и первый управляющий выходы блока анализа и обработки подключены к первому информационному и первому управляющему входам блока анализа качества канала, второй, третий и четвертый информационные входы, а также второй и третий управляющие входы которого подключены соответственно к четвертому, пятому и шестому информационным, к второму и третьему управляющим выходам блока анализа и обработки. Второй тактовый вход блока анализа и обработки подключен к выходу блока коррекции и тактовому входу блока анализа качества канала, первый и второй управляющие выходы которого подключены соответственно к четвертому и первому управляющим входам блока анализа и обработки, первый тактовый вход которого подключен к тактовому входу блока коррекции, и к тактовому выходу адаптера мультиплексного канала. Информационный вход блока анализа и обработки подключен к информационному выходу блока коммутации и информационному входу блока коррекции, первый, второй, третий адресные входы блока коммутации подключены соответственно к первому, второму и третьему адресному входам адаптера мультиплексного канала, а четвертый и пятый управляющие входы данных и адреса блока коммутации являются управляющими входами устройства. To achieve these goals in a known device for transmitting and receiving information containing N radio receivers, where N = 1, 2, 3, ..., the inputs of which are connected to the corresponding N antennas, and their synchronizing outputs are the synchronizing outputs of the device, and the information and the synchronizing outputs of the i-th receiver, where i = 1, 2, .... N, are connected to the corresponding i-th information and i-th synchronizing inputs of the multiplex channel adapter, N information outputs of which are connected to the corresponding N information inputs Am of the switching unit, and also are the information outputs of the device, the clock and control outputs of the multiplex channel adapter and its first, second and third control inputs of the address code are, respectively, the clock and control outputs and the first, second and third control inputs of the device address code, decoder, the subscriber output of which is connected to the input of the memory block, the information outputs of the memory block and the decoder are the information outputs of the device, and the subscriber outputs of the memory block and the decoder are I have the subscriber outputs of the device, an additional channel quality analysis unit, an analysis and processing unit, and a correction unit are additionally introduced. The first and second information outputs of the analysis and processing unit are connected respectively to the first and second inputs of the decoder and to the first and second outputs of the channel quality analysis unit, the third information and first control outputs of the analysis and processing unit are connected to the first information and first control inputs of the channel quality analysis , the second, third and fourth information inputs, as well as the second and third control inputs of which are connected respectively to the fourth, fifth and sixth information inputs, to the second and third control outputs of the analysis and processing unit. The second clock input of the analysis and processing unit is connected to the output of the correction unit and the clock input of the channel quality analysis unit, the first and second control outputs of which are connected to the fourth and first control inputs of the analysis and processing unit, the first clock input of which is connected to the clock input of the correction unit, and to the clock output of the multiplex channel adapter. The information input of the analysis and processing unit is connected to the information output of the switching unit and the information input of the correction unit, the first, second, third address inputs of the switching unit are connected respectively to the first, second and third address inputs of the multiplex channel adapter, and the fourth and fifth control inputs are data and addresses the switching unit are the control inputs of the device.
Блок анализа качества канала состоит из первого и второго модулей контроля качества канала, коммутатора, первый, второй и третий информационные входы которого являются соответственно четвертым, пятым и шестым информационными входами блока, первый, второй, и третий выходы коммутатора подключены соответственно к первому, второму, и третьему входам первого модуля контроля качества канала, выход которого является вторым информационным выходом блока, второго модуля контроля качества канала, первый информационный и первый управляющий входы которого являются соответственно первым информационным и первым управляющим входами блока, информационный выход второго модуля контроля качества канала является первым информационным выходом блока, а первый и второй управляющие выходы второго модуля контроля качества канала являются соответственно первым и вторым управляющими выходами блока. The channel quality analysis block consists of the first and second channel quality control modules, the switch, the first, second and third information inputs of which are the fourth, fifth and sixth information inputs of the block, the first, second, and third outputs of the switch are connected respectively to the first, second, and the third inputs of the first channel quality control module, the output of which is the second information output of the block, the second channel quality control module, the first information and first control inputs which are respectively the first information and first control inputs of the block, the information output of the second channel quality control module is the first information output of the block, and the first and second control outputs of the second channel quality control module are the first and second control outputs of the block, respectively.
Блок анализа и обработки состоит из первого, второго и третьего регистров, модуля сравнения, регистра стратегии поиска, модуля дешифрации, коммутатора, первый информационный выход которого подключен к информационному входу третьего регистра, второй информационный выход коммутатора является третьим информационным выходом блока, информационный вход первого регистра подключен к первому входу коммутатора и одновременно является информационным входом блока, тактовый вход первого регистра подключен к тактовому входу модуля сравнения и является первым тактовым входом блока, i-й информационный выход первого регистра, где i=1, 2,...,8, подключены к i-ым информационным входам модуля сравнения, выход которого соединен с управляющим входом регистра стратегии поиска и вторым управляющим входом коммутатора, тактовый вход регистра стратегии поиска подключен к тактовым входам второго и третьего регистров и является вторым тактовым входом блока, выход регистра стратегии поиска подключен к входу второго регистра и третьему управляющему входу коммутатора, а также к управляющему входу модуля дешифрации, выход второго регистра подключен к управляющему входу третьего регистра и является третьим управляющим выходом блока, j-й информационный выход третьего регистра, где j= 1, 2,..., 16, подключены к j-му информационному входу модуля дешифрации, причем девятый, десятый и четырнадцатый выходы третьего регистра являются соответственно четвертым, пятым и шестым информационными выходами блока, первый и второй управляющие выходы модуля дешифрации являются соответственно первым и вторым управляющими выходами блока, а первый и второй информационные выходы модуля дешифрации являются соответственно первым и вторым информационными выходами блока. The analysis and processing unit consists of the first, second and third registers, a comparison module, a search strategy register, a decryption module, a switch, the first information output of which is connected to the information input of the third register, the second information output of the switch is the third information output of the block, the information input of the first register connected to the first input of the switch and at the same time is the information input of the unit, the clock input of the first register is connected to the clock input of the comparison module and I is the first clock input of the block, the i-th information output of the first register, where i = 1, 2, ..., 8, are connected to the i-th information inputs of the comparison module, the output of which is connected to the control input of the search strategy register and the second control input switch, the clock input of the search strategy register is connected to the clock inputs of the second and third registers and is the second clock input of the block, the output of the search strategy register is connected to the input of the second register and the third control input of the switch, as well as to the control input m blowing decryption, the output of the second register is connected to the control input of the third register and is the third control output of the block, the j-th information output of the third register, where j = 1, 2, ..., 16, are connected to the j-th information input of the decryption module, moreover, the ninth, tenth and fourteenth outputs of the third register are the fourth, fifth and sixth information outputs of the block, the first and second control outputs of the decryption module are the first and second control outputs of the block, respectively, and the first and second and The information outputs of the decryption module are the first and second information outputs of the block, respectively.
Благодаря новой совокупности существенных признаков за счет введения блока анализа качества канала, блока анализа и обработки, блока коррекции, обеспечивается повышение пропускной способности как в каналах с постоянными, так и с переменными параметрами на основе распознавания и выбора коммуникационного протокола FR или HDLC за счет контроля качества канала связи в сетях радиосвязи с пакетной передачей данных. Thanks to a new set of essential features, through the introduction of a channel quality analysis unit, an analysis and processing unit, and a correction unit, the throughput is increased in both channels with constant and variable parameters based on recognition and selection of the FR or HDLC communication protocol due to quality control communication channel in radio communication networks with packet data transmission.
Проведенный анализ уровня техники позволил установить, что аналоги, характеризующиеся совокупностью признаков, тождественными всем признакам заявленного технического решения, отсутствуют, что указывает на соответствие заявленного устройства условию патентоспособности "новизна". Результаты поиска известных решений в данной и смежных областях техники с целью выявления признаков, совпадающих с отличительными от прототипа признаками заявленною объекта, показали, что они не следуют явным образом из уровня техники. Из уровня техники также не выявлена известность влияния предусматриваемых существенными признаками заявленного изобретения преобразований на достижение указанного технического результата. Следовательно, заявленное изобретение соответствует условию патентоспособности "изобретательский уровень". The analysis of the prior art made it possible to establish that analogues that are characterized by a combination of features that are identical to all the features of the claimed technical solution are absent, which indicates compliance of the claimed device with the patentability condition of "novelty". Search results for known solutions in this and related fields of technology in order to identify features that match the distinctive features of the claimed object from the prototype have shown that they do not follow explicitly from the prior art. The prior art also did not reveal the popularity of the impact provided by the essential features of the claimed invention transformations to achieve the specified technical result. Therefore, the claimed invention meets the condition of patentability "inventive step".
Заявленное устройство поясняется чертежами:
фиг.1 изображает электрическую функциональную схему предлагаемого устройства;
фиг. 2 - электрическая функциональная схема блока анализа качества канала;
фиг. 3 - электрическая функциональная схема первого модуля контроля качества канала 3,3;
фиг. 4 - электрическая функциональная схема второго модуля контроля качества канала 3.1;
фиг.5 - электрическая функциональная схема блока анализа и обработки;
фиг.6 - электрическая функциональная схема модуля дешифрации 4.7;
фиг.7 - электрическая функциональная схема блока коммутации;
фиг.8 - алгоритм синтаксического распознавания интерфейса локального управления протокола FR с синхронно-симплексной стратегией управления по постоянному выделенному каналу;
фиг.9 - формат информационного кадра протокола FR;
фиг.10 - формат управляющего кадра "Запрос состояния" протокола FR;
фиг. 11 - формат управляющего кадра "Состояние канала, канал активен" протокола FR;
фиг. 12 - формат управляющего кадра "Состояние канала, канал не активен" протокола FR;
фиг. 13 - счетчики событий, используемые для синхронизации процессов управления LMI протокола FR;
фиг. 14 - счетчики времени, используемые для синхронизации процессов управления LMI протокола FR;
фиг.15 - формат кадров HDLC;
фиг. 16 - структура области управления кадров основного формата коммуникационных протоколов подмножества HDLC.The claimed device is illustrated by drawings:
figure 1 depicts an electrical functional diagram of the proposed device;
FIG. 2 is an electrical block diagram of a channel quality analysis unit;
FIG. 3 is an electrical functional diagram of a first channel quality control module 3.3;
FIG. 4 is an electrical functional diagram of a second channel quality control module 3.1;
5 is an electrical functional diagram of the analysis and processing unit;
6 is an electrical functional diagram of a decryption module 4.7;
Fig.7 is an electrical functional diagram of a switching unit;
Fig. 8 is a parsing algorithm for the local control interface of the FR protocol with a synchronous-simplex control strategy over a fixed dedicated channel;
Fig.9 - format of the information frame of the Protocol FR;
figure 10 - format of the control frame "Status Request" Protocol FR;
FIG. 11 - format of the control frame "Channel status, channel active" Protocol FR;
FIG. 12 - format of the control frame "Channel status, channel is inactive" FR protocol;
FIG. 13 - event counters used to synchronize the control processes of the LMI FR protocol;
FIG. 14 - time counters used to synchronize the control processes of the LMI FR protocol;
Fig - format frames HDLC;
FIG. 16 is a structure of a frame management area of a main format of communication protocols of a subset of HDLC.
Устройство приема и обработки информации, показанное на фиг.1, содержит блок памяти 1, декодер 2, блок анализа качества канала 3, блок анализа и обработки 4, блок коррекции 5, блок коммутации 6, адаптер мультиплексного канала 7, а также N радиоприемных устройств 8, где N=1, 2, 3,..., входы которых подключены к соответствующим N антеннам, а их синхронизирующие выходы являются синхронизирующими выходами устройства, причем информационный и синхронизирующий выходы i-го приемника, где i=1, 2,.... N, подключены к соответствующим i-м информационным и i-м синхронизирующим входам адаптера мультиплексного канала 7, N информационных выходов которого подключены к соответствующим N информационным входам блока коммутации 6, а также являются информационными выходами устройства, тактовый и управляющий выходы адаптера мультиплексного канала 7 и его первый, второй и третий управляющие входы кода адреса, являются соответственно тактовым и управляющим выходами и первым, вторым и третьим управляющими входами кода адреса устройства, декодер 2, абонентский выход которого подключен к входу блока памяти 1, информационные выходы блока памяти 1 и декодера 2 являются информационными выходами устройства, а абонентские выходы блока памяти 1 и декодера 2 являются абонентскими выходами устройства. Первый и второй информационные выходы блока анализа и обработки 4 подключены соответственно к первому и второму входам декодера 2 и к первому и второму выходам блока анализа качества канала 3, третий информационный и первый управляющий выходы блока анализа и обработки 4 подключены к первому информационному и первому управляющему входам блока анализа качества канала 3, второй, третий и четвертый информационные входы, а также второй и третий управляющие входы которого подключены соответственно к четвертому, пятому и шестому информационным, к второму и третьему управляющим выходам блока анализа и обработки 4. Второй тактовый вход блока анализа и обработки 4 подключен к выходу блока коррекции 5 и тактовому входу блока анализа качества канала 3, первый и второй управляющие выходы которого подключены соответственно к четвертому и первому управляющим входам блока анализа и обработки 4, первый тактовый вход которого подключен к тактовому входу блока коррекции 5 и к тактовому выходу адаптера мультиплексного канала 7. Информационный вход блока анализа и обработки 4 подключен к информационному выходу блока коммутации 6 и информационному входу блока коррекции 5. Первый, второй, третий адресные входы блока коммутации 6 подключены соответственно к первому, второму и третьему адресному входам адаптера мультиплексного канала 7, а четвертый и пятый управляющие входы данных и адреса блока коммутации 6 являются управляющими входами устройства. The information receiving and processing device shown in FIG. 1 contains a
Блок памяти 1 предназначен для предварительной записи, хранения и определения приоритета кодограммы, поступающей от абонентского устройства ввода вывода данных (УВВД) и последующей ее обработки в аппаратуре звена передачи данных (ЗПД), состоящий из первого 1.1 и второго 1.2 кодеров, первого 1.3, второго 1.4 и третьего 1.5 элементов И, компаратора 1.6, первого 1.7 и второго 1.8 регистров памяти, блока запоминания 1.9. Вариант построения кодеров 1.1, 1.2, первого регистра памяти 1.7 известны и описаны, например, в книге В. В. Шляпоберского "Основы техники передачи дискретных сообщений" (М.: Связь, 1973, с. 155, рис. 3.45, с. 106, рис.3.1 соответственно). Вариант построения элементов И (1.3, 1.4, 1.5), компаратора 1.6 представлены в книге М. И. Богданович, И. Н. Грель, С.А. Дубина, В.А. Прохоренко, В.В. Шалимо "Цифровые интегральные микросхемы", справочник (Минск.: Беларусь, 1996, с. 47, рис. 2, 9, с.268, рис.2, 190). Вариант построения блока запоминания 1,9 представлен в книге Ю.Н. Ерофеева, "Импульсные устройства", учебное пособие для радиотехнических специальностей вузов (М.: Высшая школа, 1989, с. 457, рис. 9,1). The
Декодер 2 осуществляет кодопреобразование поступающей на него последовательности и выделение адресной и информационной частей сообщения. Число выходов декодера 2 соответствует количеству разрядов в комбинациях преобразованного кода. Вариант построения декодера 2 известен и описан, например, в книге В.В. Шляпоберского "Основы техники передачи дискретных сообщений" (М.: Связь, 1973, с.372, рис.6,18).
Блок анализа качества канала 3, показанный на фиг.2, предназначен для контроля качества канала связи при работе по протоколам FR и HDLC и выдачи сигнала в аппаратуру ЗПД местной станции на вхождение в связь по протоколу при заданном качестве канала связи. Блок анализа качества канала 3 состоит из первого 3.3 и второго 3.1 модулей контроля качества канала и коммутатора 3.2. Первый модуль контроля качества канала 3.3, показанный на фиг.3, предназначен для контроля качества канала связи при работе аппаратуры ЗПД по протоколу HDLC и выдачи сигнала в аппаратуру ЗПД местной станции на вхождение в связь по протоколу FR при заданном качестве канала связи состоит из элемента И-НЕ 3.3.1, коммутатора 3.3.2, триггера 3.3.3. элемента исключающее ИЛИ 3.3.4, счетчика искаженных кадров 3.3.5, счетчика кадров 3.3.6, элемента сравнения 3.3.7. Выход элемента И-НЕ 3.3.1 подключен к управляющему входу коммутатора 3.3.2, тактовому входу триггера 3.3.3, тактовому входу счетчика искаженных кадров 3.3.5, тактовому входу счетчика кадров 3.3.6. Выход счетчика кадров 3.3.6 подключен ко второму информационному входу триггера 3.3.3 и управляющему входу элемента сравнения 3.3.7, информационный вход которого подключен к выходу счетчика искаженных кадров 3.3.5. Информационный вход счетчика искаженных кадров 3.3.5 подключен к выходу элемента исключающее ИЛИ 3.3.4. управляющий вход счетчика искаженных кадров 3.3.5 подключен ко второму выходу триггера 3.3.3. Первый выход триггера 3.3.3 подключен к первому входу элемента исключающее ИЛИ 3.3.4, второй вход которого подключен к выходу коммутатора 3.3.2 и первому информационному входу триггера 3.3.3. Информационный вход коммутатора 3.3.2 является первым входом блока 3.3. Первый и второй входы элемента И-НЕ 3.3.1 являются соответственно вторым и третьим входами блока 3.3. Выход элемента сравнения 3.3.7 является информационным выходом блока 3.3. Элемент И-НЕ 3.3.1 предназначен для логической развязки сигналов между входами и выходами микросхем. Вариант построения элемента И-НЕ известен и описан, например, в книге М.И. Богданович, И.Н. Грель, С.А. Дубина, В. А. Прохоренко, В.В. Шалимо, "Цифровые интегральные микросхемы", справочник (Минск. : Беларусь, 1996, с.46, рис.2,8) и может быть реализован на микросхеме серии К555ЛАЗ. The
Коммутатор 3.2 предназначен для коммутации входной цифровой последовательности на вход блока анализа качества канала 3, первого блока контроля качества канала 3.3. Коммутатор 3.3.2 предназначен для коммутации входной цифровой последовательности на вход элементов исключающее ИЛИ 3.3.4 и триггера 3.3.3. Схемы построения коммутаторов 3.2 и 3.3.2 известны и представлены, например, в книге В. Л. Шило "Популярные цифровые микросхемы": справочник (М. : Радио и связь, 1987, с.226, рис.2,27,- Массовая радиобиблиотека, Вып.11 11) и могут быть реализованы на микросхемах серии К555ИП7. Switch 3.2 is designed to switch the input digital sequence to the input of the
Триггер 3.3.3 предназначен для задержки входного сигнала на один такт. Вариант построения триггера представлен в книге В. Л. Шило "Популярные цифровые микросхемы": справочник (М.: Радио и связь, 1987, с.78, рис.1,57, - Массовая радиобиблиотека, Вып.1111) и может быть реализован на микросхемах серии К555ТМ9. Trigger 3.3.3 is designed to delay the input signal by one clock cycle. A variant of the trigger construction is presented in the book by V. L. Shilo “Popular Digital Microcircuits”: a reference book (M .: Radio and communications, 1987, p. 78, fig. 1.57, - Mass radio library, Issue 1111) and can be implemented on K555TM9 series chips.
Элемент исключающее ИЛИ 3.3.4 предназначен для логической развязки сигналов между входами и выходами микросхем. Вариант построения элемента исключающее ИЛИ представлен в книге В.Л. Шило "Популярные цифровые микросхемы": справочник (М.: Радио и связь, 1987, с.57, рис.1,35, - Массовая радиобиблиотека, Вып.1111). The exclusive OR 3.3.4 element is intended for logical isolation of signals between the inputs and outputs of microcircuits. A variant of constructing an exclusive OR element is presented in the book by V.L. Shilo "Popular Digital Microcircuits": a reference book (M .: Radio and communications, 1987, p. 57, fig. 1.35, - Mass radio library, Issue 1111).
Счетчик искаженных кадров 3.3.5 предназначен для подсчета числа перезапросов от удаленной станции. Счетчик искаженных кадров представляет собой последовательный регистр. Схемы регистров известны и описаны, например, в а. с. СССР 1591072, МПК6 G 11 C 19/00, заявл. 23.11.88, опубл. 7.09.90 и могут быть реализованы на микросхемах серии К 555 ИР 8.The counter of distorted frames 3.3.5 is designed to count the number of retransmissions from a remote station. The counter of distorted frames is a sequential register. Register schemes are known and described, for example, in a. from. USSR 1591072, IPC 6 G 11 C 19/00, declared 11.23.88, publ. September 7, 90 and can be implemented on chips of the K 555
Счетчик кадров 3.3.6 предназначен для подсчета общего числа информационных и супервизорных кадров HDLC, т.е. интервала для контроля качества канала связи. Вариант построения счетчика представлен в книге В.Л. Шило "Популярные цифровые микросхемы": справочник (М.: Радио и связь, 1987, с.94, рис. 1,69, - Массовая радиобиблиотека, Вып.1111) и может быть реализован на микросхемах серии К155ИЕ8. The frame counter 3.3.6 is designed to count the total number of information and supervisor HDLC frames, i.e. interval for monitoring the quality of the communication channel. The counter construction option is presented in the book by V.L. The awl "Popular Digital Microcircuits": a reference book (M .: Radio and Communications, 1987, p. 94, Fig. 1.69, - Mass Radio Library, Issue 1111) and can be implemented on K155IE8 series microcircuits.
Схема сравнения 3.3.7 предназначена для сравнения количества ошибок и канале связи с заданным порогом. Вариант построения схемы сравнения представлен в книге В.Л. Шило "Популярные цифровые микросхемы": справочник (М.: Радио и связь, 1987, с.273, рис.2,68, - Массовая радиобиблиотека, Вып.1111) и может быть реализован на микросхемах серии К555СП1. Comparison scheme 3.3.7 is designed to compare the number of errors and the communication channel with a given threshold. A variant of constructing a comparison scheme is presented in the book of V.L. The awl "Popular Digital Microcircuits": a reference book (M .: Radio and Communications, 1987, p.273, Fig. 2.68, - Mass Radio Library, Issue 1111) and can be implemented on K555SP1 series microcircuits.
Второй модуль контроля качества канала 3.1, показанный на фиг.4, предназначен для контроля качества канала связи при работе аппаратуры ЗПД по протоколу FR и выдачи сигнала в аппаратуру ЗПД местной станции на вхождение в связь по протоколу HDLC при приеме кадра "Канал не активен", состоит из первого регистра стратегии поиска 3.1.1, первого регистра 3.1.2, второго регистра 3.1.3, дешифратора 3.1.4, второго регистра стратегии поиска 3.1.5. Первый выход первого регистра стратегии поиска 3.1.1 подключен к первому выходу второго регистра стратегии поиска 3.1.5 и является одновременно первым управляющим выходом блока 3.1. Второй выход первого регистра стратегии поиска 3.1.1 подключен к управляющему входу первого регистра 3.1.2, второму выходу второго регистра стратегии поиска 3.1.5, управляющему входу дешифратора 3.1.4 и является одновременно вторым управляющим выходом блока 3.1. Выход первого регистра 3.1.2 подключен к управляющему входу второго регистра 3.1.3, выход которого подключен к информационному входу дешифратора 3.1.4, второй выход которого подключен к управляющему входу второго регистра стратегии поиска 3.1.5. Тактовый вход первого регистра стратегии поиска 3.1.1 подключен к тактовым входам первого 3.1.2, второго 3.1.3 регистров, второго регистра стратегии поиска 3.1.5 и является одновременно тактовым входом блока 3.1. Информационный вход второго регистра 3.1.3 и управляющий вход первого регистра стратегии поиска 3.1.1 являются соответственно информационным и управляющим входом блока 3.1. Первый выход дешифратора 3.1.4 является информационным выходом блока 3.1. The second channel quality control module 3.1, shown in Fig. 4, is designed to control the quality of the communication channel when operating the HW equipment using the FR protocol and issuing a signal to the HW equipment of the local station to enter the communication using the HDLC protocol when receiving the “Channel is not active” frame, consists of the first register of the search strategy 3.1.1, the first register 3.1.2, the second register 3.1.3, the decoder 3.1.4, the second register of the search strategy 3.1.5. The first output of the first register of the search strategy 3.1.1 is connected to the first output of the second register of the search strategy 3.1.5 and is simultaneously the first control output of block 3.1. The second output of the first register of the search strategy 3.1.1 is connected to the control input of the first register 3.1.2, the second output of the second register of the search strategy 3.1.5, the control input of the decoder 3.1.4 and is simultaneously the second control output of block 3.1. The output of the first register 3.1.2 is connected to the control input of the second register 3.1.3, the output of which is connected to the information input of the decoder 3.1.4, the second output of which is connected to the control input of the second register of the search strategy 3.1.5. The clock input of the first register of the search strategy 3.1.1 is connected to the clock inputs of the first 3.1.2, the second 3.1.3 registers, the second register of the search strategy 3.1.5 and is simultaneously the clock input of the block 3.1. The information input of the second register 3.1.3 and the control input of the first register of the search strategy 3.1.1 are respectively the information and control input of block 3.1. The first output of the decoder 3.1.4 is the information output of the block 3.1.
Первый регистр стратегии поиска 3.1.1 предназначен для задержки управляющего сигнала на пятьдесят шесть и шестьдесят четыре такта, второй регистр стратегии поиска 3.1.5 предназначен для задержки управляющего сигнала на двадцать четыре и тридцать два такта, второй регистр 3.1.3 предназначен для последовательного выделения восьми элементов входного цифрового потока. Схемы регистров известны и описаны, например, в а.с. 1591072 СССР, МПК6 G 11 C 19/00, заявл. 23.11.88, опубл. 7.09.90 и могут быть реализованы на микросхемах серии К555ИР8.The first register of the search strategy 3.1.1 is designed to delay the control signal by fifty six and sixty four cycles, the second register of the search strategy 3.1.5 is intended to delay the control signal by twenty four and thirty two cycles, the second register 3.1.3 is intended to sequentially select eight elements of the input digital stream. Register schemes are known and described, for example, in A.S. 1591072 USSR, IPC 6 G 11 C 19/00, declared 11.23.88, publ. 09.09.90 and can be implemented on chips of the K555IR8 series.
Первый регистр 3.1.2 предназначен для выработки управляющего импульса на обнуление содержания ячеек второго регистра 3.1.3 после считывания с них информации. Вариант построения регистра представлен в книге В.Л. Шило "Популярные цифровые микросхемы": справочник (М.: Радио и связь, 1987, с.78, рис. 1.57, - Массовая радиобиблиотека. Вып.1111) и может быть реализован на микросхемах серии К555ТМ9. The first register 3.1.2 is designed to generate a control pulse to zero the contents of the cells of the second register 3.1.3 after reading information from them. A variant of register construction is presented in the book of V.L. The awl "Popular Digital Microcircuits": a reference book (M .: Radio and Communications, 1987, p. 78, Fig. 1.57, - Mass Radio Library. Issue 1111) and can be implemented on K555TM9 series microcircuits.
Дешифратор 3.1.4 предназначен для преобразования октетов "Идентификатор информационного элемента о состоянии канала" и октета, указывающего на то, что данный канал "не активный" (фиг.12), поступивших со второго регистра 3.1.3 соответственно в управляющий сигнал на управляющем входе второго регистра стратегии поиска 3.1.5 и управляющий сигнал на первом информационном выходе блока анализа и обработки. Вариант построения дешифратора известен и описан, например, в книге В. В. Шляпоберского "Основы техники передачи дискретных сообщений" (М.: Связь, 1973, с.146, рис. 3.36) и может быть реализован на микросхемах серии К555ИД7. The decoder 3.1.4 is designed to convert the octets "Channel state information element identifier" and an octet indicating that this channel is "not active" (Fig. 12), received from the second register 3.1.3, respectively, into the control signal at the control input the second register of the search strategy 3.1.5 and a control signal at the first information output of the analysis and processing unit. A design option for a decoder is known and described, for example, in the book by V. V. Shlyapobersky, "Fundamentals of Discrete Message Transmission Technique" (M .: Svyaz, 1973, p.146, Fig. 3.36) and can be implemented on K555ID7 series microcircuits.
Блок анализа и обработки 4, показанный на фиг.5, предназначен для анализа и обработки входной цифровой последовательности и состоит из коммутатора 4.1, первого 4.2, второго 4.5 и третьего 4.6 регистров, модуля сравнения 4.3, регистра стратегии поиска 4.4, модуля дешифрации 4.7. The analysis and
Коммутатор 4.1 предназначен для коммутации входной цифровой последовательности на вход третьего регистра 4.6, а также на вход второго блока контроля качества канала 3.1. Вариант построения коммутатора представлен в книге В.Л. Шило "Популярные цифровые микросхемы": справочник (М.: Радио и связь, 1987, с. 226, рис. 2,27, - Массовая радиобиблиотека, Вып.1111) и может быть реализован на микросхемах серии К555ИП7. Switch 4.1 is intended for switching the input digital sequence to the input of the third register 4.6, as well as to the input of the second channel quality control unit 3.1. A variant of the construction of the switch is presented in the book of V.L. The awl "Popular Digital Microcircuits": a reference book (M .: Radio and Communications, 1987, p. 226, Fig. 2.27, - Mass Radio Library, Issue 1111) and can be implemented on K555IP7 series microcircuits.
Первый регистр 4.2 предназначен для последовательного выделения восьми элементов входного цифрового потока, поступающего на его информационный вход, регистр стратегии поиска 4.4 предназначен для задержки управляющего сигнала, поступающего на его вход, на шестнадцать тактов, третий регистр 4.6 предназначен для последовательного выделения шестнадцати элементов входного цифрового потока. Схемы регистров известны и описаны, например, в а.с. 1591072 СССР, МПК6 G 11 C 19/00, заявл. 23.11.88, опубл. 7.09.90 и могут быть реализованы на микросхемах серии К555ИР8.The first register 4.2 is intended for sequentially extracting eight elements of the input digital stream entering its information input, the register of search strategy 4.4 is intended for delaying the control signal arriving at its input by sixteen clock cycles, the third register 4.6 is intended for sequentially extracting sixteen elements of the input digital stream . Register schemes are known and described, for example, in A.S. 1591072 USSR, IPC 6 G 11 C 19/00, declared 11.23.88, publ. 09.09.90 and can be implemented on chips of the K555IR8 series.
Модуль сравнения 4.3 предназначен для определения наличия на его первом-восьмом информационных входах кодовой комбинации 01111110, соответствующей "флагу". Вариант построения модуля сравнения представлен в книге В.Л. Шило "Популярные цифровые микросхемы": справочник (М.: Радио и связь, 1987, с. 273, рис.2.68, - Массовая радиобиблиотека, Вып.1111) и может быть реализован на микросхемах серии К555СП1. The comparison module 4.3 is designed to determine the presence of its first to eighth information inputs of the code combination 01111110 corresponding to the “flag”. A variant of constructing a comparison module is presented in the book by V.L. Shilo "Popular Digital Microcircuits": a reference book (M .: Radio and Communications, 1987, p. 273, Fig. 2.68, - Mass Radio Library, Issue 1111) and can be implemented on K555SP1 series microcircuits.
Второй регистр 4.5 предназначен для выработки управляющего импульса на обнуление содержания ячеек третьего регистров 4.6 после считывания с них информации. Вариант построения регистра представлен в книге В.Л. Шило "Популярные цифровые микросхемы": справочник (М.: Радио и связь, 1987, с.78, рис. 1.57, - Массовая радиобиблиотека. Вып.1111) и может быть реализован на микросхемах серии К555ТМ9. The second register 4.5 is designed to generate a control pulse to zero the contents of the cells of the third registers 4.6 after reading information from them. A variant of register construction is presented in the book of V.L. The awl "Popular Digital Microcircuits": a reference book (M .: Radio and Communications, 1987, p. 78, Fig. 1.57, - Mass Radio Library. Issue 1111) and can be implemented on K555TM9 series microcircuits.
Модуль дешифрации 4.7, показанный на фиг.6, предназначен для подключения цифрового потока к блоку анализа качества канала 3 при осуществлении обмена данными по протоколу HDLC или FR соответственно, а также выдачи сигнала в аппаратуру 3ПД местной станции на смену протокола при получении соответствующей команды от удаленной станции, состоит из первого дешифратора 4.7.1, второго дешифратора 4.7.2, элемента ИЛИ 4.7.3, триггера 4.7.4. Первый и второй выходы первого дешифратора 4.7.1 подключены соответственно к первому и второму входам элемента ИЛИ 4.7.3, выход которого подключен к первому входу триггера 4.7.4. Второй вход триггера 4.7.4 подключен к третьему выходу первого дешифратора 4.7.1 и является одновременно первым управляющим выходом блока 4.7. Управляющий вход первого дешифратора 4.7.1 подключен к управляющему входу второго дешифратора 4.7.2 и является управляющим входом блока 4.7. Первый, второй, третий, четвертый, пятый, шестой, седьмой, восьмой входы первого дешифратора 4.7.1 являются соответственно девятым, десятым, одиннадцатым, двенадцатым, тринадцатым, четырнадцатым, пятнадцатым, шестнадцатым информационными входами блока 4.7. Первый, второй, третий, четвертый, пятый, шестой, седьмой, восьмой входы второго дешифратора 4.7.2 являются соответственно первым, вторым, третьим, четвертым, пятым, шестым, седьмым, восьмым информационными входами блока 4.7. Выход второго дешифратора 4.7.2 является вторым управляющим выходом блока 4.7. Первый и второй выходы триггера 4.7.4 являются соответственно первым и вторым информационными выходами блока 4.7. The decryption module 4.7, shown in Fig.6, is designed to connect the digital stream to the
Первый дешифратор 4.7.1 предназначен для преобразования октетов "SABM" и "DM" в пределах кадра HDLC (фиг.16), третьего октета канала локального управления (LMI) в пределах кадра FR (фиг.11, 12), поступивших с третьего регистра 4.6, в информацию о наличии одного из трех сообщений протоколов HDLC или FR. The first decoder 4.7.1 is designed to convert the octets "SABM" and "DM" within the HDLC frame (Fig.16), the third octet of the local control channel (LMI) within the FR frame (Fig.11, 12) received from the third register 4.6, in the presence of one of the three HDLC or FR protocol messages.
Второй дешифратор 4.7.2 предназначен для преобразования второго октета в пределах кадра HDLC (фиг. 15), поступивших с третьего регистра 4.6, в информацию о работе аппаратуры ЗПД по протоколу HDLC. Вариант построения дешифраторов известны и описаны, например, в книге В.В. Шляпоберского "Основы техники передачи дискретных сообщений" (М.: Связь, 1973, с. 146, рис. 3.36) и может быть реализована на микросхемах серии К555ИД7. The second decoder 4.7.2 is designed to convert the second octet within the frame of the HDLC (Fig. 15), received from the third register 4.6, into information about the operation of the hardware ZPD protocol HDLC. A variant of constructing decoders is known and described, for example, in the book of V.V. Shlyapobersky "Fundamentals of Discrete Message Transmission Technique" (Moscow: Communication, 1973, p. 146, Fig. 3.36) and can be implemented on K555ID7 series microcircuits.
Элемент ИЛИ 4.7.3 предназначен для логической развязки сигналов между входами и выходами микросхем. Вариант построения элемента ИЛИ известен и описан, например, в книге М. И. Богданович, И.Н. Грель, С.А. Дубина, В.А. Прохоренко, В. В. Шалимо, "Цифровые интегральные микросхемы", справочник (Минск. : Беларусь, 1996, с.61, рис.2, 15) и может быть реализован на микросхемах серии К555ЛЛ1. The OR 4.7.3 element is intended for the logical isolation of signals between the inputs and outputs of microcircuits. A variant of constructing an OR element is known and described, for example, in the book of M. I. Bogdanovich, I. N. Grel, S.A. Dubina, V.A. Prokhorenko, V.V. Shalimo, "Digital Integrated Circuits", reference book (Minsk.: Belarus, 1996, p.61, Fig. 2, 15) and can be implemented on K555LL1 series microcircuits.
Триггер 4.7.4 предназначен для выработки управляющего сигнала на первом или втором выходе в зависимости от управляющего сигнала соответственно на его первом или втором входе. Вариант построения триггера известен и представлен, например, в книге В.Л. Шило "Популярные цифровые микросхемы": справочник (М.: Радио и связь, 1987, с.63, рис.1.42, - Массовая радиобиблиотека, Вып.1111). The trigger 4.7.4 is designed to generate a control signal at the first or second output, depending on the control signal, respectively, at its first or second input. The trigger construction option is known and presented, for example, in the book of V.L. Shilo "Popular digital microcircuits": a reference book (M .: Radio and communications, 1987, p. 63, fig. 1.42, - Mass radio library, Issue 1111).
Блок коррекции 5 предназначен для выявления и удаления бит "прозрачности", включаемых в цифровую последовательность и на передающей станции с целью исключения случайного появления комбинации, соответствующей "флагу". Вариант построения блока коррекции известен и представлен на фиг.2 в патенте РФ 2100839, МПК G 06 F 15/40, опубл. 27.12.97. В частности, такая схема может быть реализована на микросхемах серии К555.
Блок коммутации 6, показанный на фиг.7, предназначен для записи входных данных и адреса, а также автоматической коммутации любого из N выходов адаптера мультиплексного канала 7 к входу блока анализа и обработки 4 и блоку коррекции 5 и состоит из регистра входных данных 6.1, регистра адреса 6.2, мультиплексора 6.3. Регистр входных данных 6.1 представляет собой асинхронный peгистр памяти, обеспечивающий запись и хранение входной цифровой последовательности, N информационных входов которого являются информационными входами блока. Информационные выходы регистра входных данных 6.1 подключены к информационным входам мультиплексора 6.3, адресные входы которого подключены к выходам регистра адреса 6.2, адресные входы которого являются первым, вторым и третьим адресными входами блока. Управляющие входы регистра входных данных 6.1 и регистра адреса 6.2 являются соответственно четвертым и пятым управляющими входами данных и адреса блока коммутации 6. Информационный выход мультиплексора 6.3 является информационным выходом блока. The
Вариант построения блока коммутации 6, известен и описан в книге Г.И. Пухальского, Т. Я. Новосельцевой "Цифровые устройства": учебное пособие для вузов (СПб.: Политехника, 1996, с.446, рис.6.35) и может быть реализован на микросхемах серии 74LS354. A variant of constructing a
Адаптер мультиплексного канала 7 производит объединение асинхронных низкоскоростных дискретных потоков данных в сетях радиосвязи с пакетной передачей информации, поступающих с выходов всех радиоприемных устройств, их буферизацию и синхронный вывод по шине взаимодействия с ПЭВМ. Адаптер мультиплексного канала 7 содержит: модуль ввода 7.1, первое 7.2, второе 7.3, третье 7.4 запоминающее устройство, формирователь импульсов 7.5, формирователь адреса записи 7.6, формирователь адреса чтения 7.7, распределитель импульсов 7.8, генератор 7.9. Схема адаптера мультиплексного канала известна и описана в патенте РФ 2107995, МПК 6 Н 04 В 7/26, опубл. 27.03.98, а.с. 1453605 и может быть реализована на микросхемах серии К555 и 1533. The
Устройство приема и обработки информации работает следующим образом. A device for receiving and processing information operates as follows.
По окончании настройки N(N≤7) радиоприемных устройств 8 (например, типа "Ольхон-Гелиос-215") на фиксированные частоты в режиме приема демодулированный двоичный поток Fsi с выхода блока демодулятора Б5-135 i-го приемника 8 поступает на i-й вход адаптера мультиплексного канала 7. Со второго выхода блока демодулятора Б5-135 радиоприемного устройства 8 на N+1 вход адаптера мультиплексного канала 7 поступают сопровождающие поток Fsi импульсы тактовой синхронизации Ft. Адаптер мультиплексного канала 7 производит объединение (мультиплексирование) асинхронных низкоскоростных дискретных потоков данных в сетях радиосвязи с пакетной передачей информации, поступающих с выходов всех радиоприемных устройств, выделение моментов начала передачи кадров их буферизацию и синхронный вывод по шине взаимодействия с ПЭВМ, которая решает задачи радиомониторинга и обработки информации согласно заданному предписанию.Upon completion of tuning N (N≤7) radio receivers 8 (for example, Olkhon-Helios-215 type) to fixed frequencies in the receiving mode, the demodulated binary stream F si from the output of the demodulator block B5-135 of the i-
С первого выхода адаптера мультиплексного канала 7 кадры побитно поступают через блок коммутации 6, обеспечивающий по командам, поступающим от ПЭВМ, запись и хранение входной цифровой последовательности, а также автоматическую коммутацию любого из N выходов адаптера мультиплексного канала 7 к входу блока анализа и обработки 4 и блоку коррекции 5. В отличие от прототипа в УПОИ по результатам приема и обработки (радиомониторинга) информации с помощью блока коммутации 6 по команде от ПЭВМ автоматически выход любого из приемников может быть подключен к входу блока анализа и обработки 4 и блоку коррекции 5. From the first output of the
Устройство приема и обработки информации предназначено для приема, анализа и обработки информации в сетях радиосвязи с пакетной передачей данных, с возможностью идентификации применяемых в цифровых системах связи и, в частности, в глобальных наземных сетях пакетной радиосвязи коммуникационных протоколов High Level Data Link Control (HDLC) и Frame Relay (FR), а также обеспечение контроля качества канала связи и выбора для работы в сети передачи данных на основе контроля соответствующего протокола. The device for receiving and processing information is intended for receiving, analyzing and processing information in radio communication networks with packet data transmission, with the possibility of identification of communication protocols High Level Data Link Control (HDLC) used in digital communication systems and, in particular, in global terrestrial networks of packet radio communications and Frame Relay (FR), as well as providing quality control of the communication channel and the choice to work in a data network based on the control of the corresponding protocol.
Протокол FR был создан для замены протокола HDLC на высокоскоростных каналах связи. Как и HDLC, он обеспечивает множество независимых виртуальных каналов в одном физическом канале связи, но не имеет средств коррекции и восстановления при возникновении ошибок. Следовательно, при хорошем качестве канала связи целесообразнее работать по протоколу FR, обеспечивая высокую скорость передачи данных, а при качестве канала ниже заданного логичен переход на работу по протоколу HDLC. При отсутствии между местной и удаленной станцией резервных каналов связи, которые можно использовать при плохом качестве в рабочем канале, в составе станций должно быть предусмотрено устройство, позволяющее определять переход взаимодействующей станции на работу по протоколу FR или HDLC, a также анализировать качество канала связи и инициировать работу по одному из протоколов в зависимости от состояния канала. Первоначально вхождение в связь осуществляется по протоколу FR. The FR protocol was created to replace the HDLC protocol on high-speed communication channels. Like HDLC, it provides many independent virtual channels in one physical communication channel, but does not have the means of correction and recovery when errors occur. Therefore, with good quality of the communication channel, it is more expedient to work according to the FR protocol, providing a high data transfer rate, and when the quality of the channel is lower than the specified one, it is logical to switch to work using the HDLC protocol. If there are no redundant communication channels between the local and remote stations that can be used with poor quality in the working channel, the stations should include a device that allows determining the transition of the interacting station to work using the FR or HDLC protocol, as well as analyze the quality of the communication channel and initiate work on one of the protocols depending on the state of the channel. Initially, the connection is carried out according to the FR protocol.
Протокол FR не предусматривает передачу сигнальных сообщений (нет командных (или супервизорных) кадров). Для передачи служебной информации используется специально выделенный канал управления (Local Management Interface - LMI), внутри которого передаются супервизорные кадры. The FR protocol does not provide for the transmission of signaling messages (no command (or supervisor) frames). For the transmission of service information, a specially dedicated control channel (Local Management Interface - LMI) is used, inside which supervisor frames are transmitted.
В распознаваемом протоколе, описанном в книге Мельников Д.А. "Информационные процессы в компьютерных сетях". Протоколы, стандарты, интерфейсы, модели, М. : КУДИЦ-ОБРАЗ, 1999, -256 с., на стр.146-165, используются три типа кадров, один из которых передается в направлении от пользователя к сети, а два от сети к пользователю. In a recognizable protocol described in the book by D. Melnikov "Information processes in computer networks." Protocols, standards, interfaces, models, M.: KUDITS-OBRAZ, 1999, -256 pp., Pp. 146-165, three types of frames are used, one of which is transmitted in the direction from the user to the network, and two from the network to to the user.
Собственно алгоритм функционирования интерфейса локального управления протокола FR с синхронно-симплексной стратегией управления по постоянному выделенному каналу (ПВК) состоит в следующем (фиг.8): установление пользователем режима соединения с сетью FR начинается с передачи в сеть сообщения типа "а" ("Запрос состояния") (фиг.10), при этом пользователь из начального состояния S1 переходит в состояние S2, если сеть в течение времени Т391 (фиг.14) не ответила пользователю, то пользователь возобновляет передачу сообщения типа "а", если сеть после передачи ей сообщения типа "а" пришлет сообщение типа "с" ("канал не активен") (фиг.12), то пользователь через интервал времени Т391 повторяет передачу сообщения типа "а". Данный процесс будет повторяться до тех пор, пока не будет получено сообщение о доступности канала либо не будет отменен пользователем.Actually, the algorithm for the operation of the local control interface of the FR protocol with the synchronous-simplex constant channel control (PVC) strategy is as follows (Fig. 8): the user sets the connection mode to the FR network by sending a message type "a" to the network ("Request state ") (Fig. 10), while the user from the initial state S 1 switches to state S 2 , if the network does not respond to the user within the time T391 (Fig. 14), then the user resumes the transmission of type" a "message if the network after re giving her a message of type “a” sends a message of type “c” (“channel is not active”) (Fig. 12), then the user repeats the transmission of a message of type “a” after a time interval T391. This process will be repeated until a message about channel availability is received or canceled by the user.
Если канал оказывается доступным, то сетью передается сообщение типа "в" ("канал активен") (фиг.11) и пользователь переходит в режим передачи информации (состояние S3), в котором передаются сообщения типа "i" ("Информационные кадры") (фиг. 9). Через определенный временной интервал (Т391) пользователь прекращает передачу информации, возвращается в состояние S1 и посылает в сеть сообщение типа "а" с целью подтверждения целостности связи, на что сеть отвечает сообщениями типа "в", содержащими требуемый элемент информации о целостности связи. If the channel is available, then the network transmits a message of type "B" ("channel active") (Fig. 11) and the user switches to information transfer mode (state S3), in which messages of type "i" ("Information frames") are transmitted (Fig. 9). After a certain time interval (T391), the user stops transmitting information, returns to state S1, and sends a type “a” message to the network in order to confirm the integrity of the connection, to which the network responds with type “B” messages containing the required element of communication integrity information.
Интерфейсом LMI ведется подсчет числа опросов. После определенного числа переданных сообщений "а" (этот интервал имеет международное обозначение - N391) (фиг.13) абонент запрашивает у сети информацию о так называемом полном состоянии, используя также сообщение "а". The LMI interface counts the number of polls. After a certain number of transmitted messages "a" (this interval has the international designation - N391) (Fig.13), the subscriber requests from the network information about the so-called full state, using also the message "a".
В случае возникновения ошибок сеть FR в сообщении "Состояние" устанавливает бит "активный ПВК" в "0", указывая тем самым временную неготовность канала (сообщение типа "в"). Когда ошибка устранена, сеть устанавливает бит "активный ПВК" в "1" (сообщение типа "с"). Однако данные действия сети происходят не сразу при возникновении ошибок, а только при превышении установленного "порога". Этот порог определяется протоколом FR и может изменяться пользователем. Сеть осуществляет подсчет ошибок (максимальное значение этого числа имеет международное обозначение N392), возникающих в пределах установленного периода (это интервал имеет международное обозначение N393). Если за интервал N393 порог N392 превышен, то сеть переводит канал в неактивное состояние. Выход из него - получение сетью безошибочного сообщения типа "а". In case of errors, the FR network in the "Status" message sets the "active PVC" bit to "0", thereby indicating the temporary unavailability of the channel (message type "in"). When the error is resolved, the network sets the “active PVC” bit to “1” (message type “c”). However, these network actions do not occur immediately when errors occur, but only when the set "threshold" is exceeded. This threshold is defined by the FR protocol and can be changed by the user. The network counts errors (the maximum value of this number has the international designation N392) that occur within a specified period (this interval has the international designation N393). If the interval N393 is exceeded, the N392 threshold is exceeded, then the network puts the channel in an inactive state. The way out of it is the network receives an error-free message of type "a".
Однако стандарт FR не вводит процедур, на основе которых однозначно определяется, что ошибочная ситуация устранена и абонент может передать сообщения типа "а". Существует только одна возможность определения устранения ошибки, когда N392 событий происходят без ошибки. However, the FR standard does not introduce procedures on the basis of which it is unambiguously determined that the error situation has been eliminated and the subscriber can transmit messages of type "a". There is only one way to determine if the error is resolved when N392 events occur without error.
В ряде случаев (преднамеренное воздействие помехами на канал связи) могут возникать тупиковые ситуации, когда канал продолжительное время будет находиться в неактивном состоянии. В связи с этим целесообразнее при получении от сети сообщения типа "с" не ожидать, когда изменится сигнально-помеховая обстановка в канале связи, а сразу переходить на более помехоустойчивый протокол (например, HDLC), тем самым уменьшая время реакции аппаратуры на изменение внешних условий. In some cases (deliberate interference with the communication channel), deadlocks may occur when the channel will be inactive for a long time. In this regard, it is more expedient when receiving a “c” type message from the network not to expect when the signal-noise situation in the communication channel changes, but to immediately switch to a more noise-resistant protocol (for example, HDLC), thereby reducing the response time of the equipment to changing environmental conditions .
В то же время при работе аппаратуры ЗПД по протоколу HDLC, описанному в книгах "Протоколы информационно-вычислительных сетей". Справочник. Аничкин С. А. , Белов С.А., Бернштейн А.А. и др. Под редакцией И.А. Мизина, А.П. Кулешова. - М.: Радио и связь, 1990, -504с., на стр.96-109, и Мельников Д.А. "Информационные процессы в компьютерных сетях". Протоколы, стандарты, интерфейсы, модели, - М.: КУДИЦ-ОБРАЗ, 1999, -256 с., на стр.47-51, 226-239, контролируя состояние канала связи, можно при качестве канала выше заданного (количество ошибок за определенный интервал) переходить на более высокоскоростной протокол FR. At the same time, when working with ZPD equipment according to the HDLC protocol described in the books "Protocols of information and computer networks". Directory. Anichkin S.A., Belov S.A., Bernstein A.A. et al. Edited by I.A. Mizina, A.P. Kuleshov. - M.: Radio and Communications, 1990, -504s., On p. 96-109, and Melnikov D.A. "Information processes in computer networks." Protocols, standards, interfaces, models, - M .: KUDITS-OBRAZ, 1999, -256 pp., On pages 47-51, 226-239, monitoring the state of the communication channel, it is possible when the quality of the channel is higher than the specified one (the number of errors for a certain interval) switch to a higher-speed FR protocol.
Таким образом, в составе аппаратуры должны быть устройства, позволяющие:
- идентифицировать цифровой поток на его принадлежность к протоколу FR или HDLC (блок анализа и обработки 4, модуль дешифрации 4.7);
- контролировать качество канала связи при работе по протоколу FR или HDLC (блок анализа качества канала 3, первый 3.3 и второй 3.1 модули контроля качества канала);
- по результатам контроля (первый 3.3 и второй 3.1 модули контроля качества канала), а также в случае получения соответствующей команды от удаленной станции (модуль дешифрации 4.7) выдавать команду в аппаратуру ЗПД на перевод аппаратуры для работы по протоколу FR или HDLC.Thus, the equipment should include devices that allow:
- identify the digital stream for its belonging to the FR or HDLC protocol (analysis and
- control the quality of the communication channel when operating under the FR or HDLC protocol (
- according to the results of the control (the first 3.3 and second 3.1 channel quality control modules), as well as in the case of receiving the appropriate command from the remote station (decryption module 4.7), issue a command to the ZPD equipment to transfer the equipment to work using the FR or HDLC protocol.
Идентификация коммуникационных протоколов в устройстве осуществляется на основе анализа структуры блоков данных (кадров). Для идентификации протокола HDLC можно использовать второй октет входной цифровой последовательности. Ели второй октет соответствует октету, показанному на фиг.15, то принимается решение о принадлежности принимаемого кадра протоколу HDLC, т.к. второй октет ни одного из типов сообщений протокола FR (фиг.6, 10, 11, 12) не имеет идентичной структуры. The identification of communication protocols in the device is based on an analysis of the structure of data blocks (frames). A second octet of the input digital sequence can be used to identify the HDLC protocol. If the second octet corresponds to the octet shown in Fig. 15, then a decision is made on whether the received frame belongs to the HDLC protocol, because the second octet of none of the types of FR protocol messages (FIGS. 6, 10, 11, 12) has an identical structure.
Контролировать качество канала связи при работе по протоколу HDLC можно по количеству перезапросов от удаленной станции, передаваемых в составе информационных и супервизорных кадров HDLC (фиг.16). Для этой цели достаточно сравнить шестой бит третьего октета кадра HDLC N-1 и N-го кадра. Появление подряд значений 0 или 1 в сравниваемых битах свидетельствует о перезапросе от удаленной станции. You can control the quality of the communication channel when working via the HDLC protocol by the number of retransmissions from the remote station transmitted as part of the HDLC information and supervisor frames (Fig. 16). For this purpose, it is sufficient to compare the sixth bit of the third octet of the HDLC frame N-1 and the Nth frame. The appearance in a row of
Контроль качества канала связи при работе по протоколу FR реализуется на основе ряда счетчиков (фиг.13). Поэтому блоку контроля качества канала FR достаточно в принимаемом цифровом потоке выявить сообщение LMI типа "с" (фиг.12). The quality control of the communication channel when operating under the FR protocol is implemented on the basis of a number of counters (Fig. 13). Therefore, the quality control unit of the channel FR is enough in the received digital stream to identify the message LMI type "c" (Fig).
Подключение кадров HDLC к блоку анализа качества канала на вход первого модуля контроля качества канала 3.3, а также канала LMI ко второму модулю контроля качества канала 3.1 обеспечивается блоком анализа и обработки 4, модулем дешифрации 4.7. The connection of HDLC frames to the channel quality analysis unit to the input of the first channel 3.3 quality control module, as well as the LMI channel to the second channel 3.1 quality control module, is provided by analysis and
Идентификация смены протокола удаленной станцией обеспечивается по принимаемым сообщениям о вхождении в связь по протоколу, отличному от текущего. Вхождение в связь по протоколу HDLC для дуплексного ЗПД, работающего в режиме АВМ (наиболее часто применяемого на практике), осуществляется с помощью команды SABM и в ряде случаев командой DM и затем SABM (фиг.16). Вхождение в связь по протоколу FR осуществляется с помощью канала LMI. Identification of a protocol change by a remote station is provided by received messages about entering into communication using a protocol different from the current one. Entering into communication using the HDLC protocol for duplex DDS operating in the AVM mode (the most commonly used in practice) is carried out using the SABM command and, in some cases, the DM command and then SABM (Fig. 16). Entering into communication via the FR protocol is carried out using the LMI channel.
В случае приема кадра, не соответствующего используемому в данный момент протоколу, аппаратурой ЗПД производится стирание кадра, однако блок анализа и обработки 4, модуль дешифрации 4.7 идентифицирует данные сообщения и выдает команду о переходе аппаратуры ЗПД на другой протокол. In the case of receiving a frame that does not correspond to the protocol currently being used by the APD equipment, the frame is erased, however, the analysis and
Входными сигналами для блока анализа и обработки 4 и блока коррекции 5, устройства приема и обработки информации (фиг.1) являются сигнальная цифровая последовательность Fs и сигнал тактовой частоты Ft, поступающие с адаптера мультиплексного канала 7, через блок коммутации 6.The input signals for the analysis and
Блок анализа и обработки 4, показанный на фиг.5, предназначен для анализа и обработки входной цифровой последовательности. Коммутатор 4.1 предназначен для коммутации входной цифровой последовательности на вход третьего регистра 4.6, а также на вход второго модуля контроля качества канала 3.1. При поступлении на второй управляющий вход коммутатора 4.1 управляющего сигнала осуществляется коммутация входного потока, поступающего на информационный вход коммутатора 4.1, к его первому информационному выходу. При приходе управляющего сигнала на третий управляющий вход коммутатора 4.1 происходит отключение информационного входа коммутатора 4.1 от его первого информационного выхода. При поступлении на первый управляющий вход коммутатора 4.1 управляющего сигнала осуществляется коммутация входного потока, поступающего на информационный вход коммутатора 4.1, к его второму информационному выходу. При приходе управляющего сигнала на четвертый управляющий вход коммутатора 4.1 происходит отключение информационного входа коммутатора 4.1 от его второго информационного выхода. Block analysis and
Первый регистр 4.2 предназначен для последовательного выделения восьми элементов входного цифрового потока, поступающего на его информационный вход. The first register 4.2 is intended for the sequential allocation of eight elements of the input digital stream received at its information input.
Модуль сравнения 4.3 предназначен для определения наличия на его первом-восьмом информационных входах кодовой комбинации 01111110, соответствующей "флагу". В случае получения положительного решения на выходе модуля сравнения 4.3 формируется управляющий сигнал. Тактовая синхронизация работы первого регистра 4.2 и модуля сравнения 4.3 обеспечивается с помощью Ft.The comparison module 4.3 is designed to determine the presence of its first to eighth information inputs of the code combination 01111110 corresponding to the “flag”. In the case of a positive decision, a control signal is generated at the output of the comparison module 4.3. Clock synchronization of the operation of the first register 4.2 and the comparison module 4.3 is provided using F t .
Регистр стратегии поиска 4.4 предназначен для определения момента времени, в течение которого на ячейках третьего регистра 4.6 находятся биты входного цифрового потока, соответствующие второму и третьему октетам в пределах кадра FR или HDLC, и обеспечения кадровой синхронизации работы модуля дешифрации 4.7. Регистр стратегии поиска 4.4 представляет собой шестнадцатиразрядный последовательный регистр, в котором при поступлении на его управляющий вход управляющего импульса производится запись 1 в первую ячейку и обнуление содержания других ячеек. Перемещение управляющего импульса, поступившего с модуля сравнения 4.3, осуществляется под воздействием Fti. После прохождения шестнадцати тактовых импульсов Fti управляющий импульс появляется на выходе регистра стратегии поиска 4.4.The search strategy register 4.4 is designed to determine the time during which the bits of the input digital stream corresponding to the second and third octets within the FR or HDLC frame are located on the cells of the third register 4.6 and provide frame synchronization of the operation of the decryption module 4.7. The search strategy register 4.4 is a sixteen-bit sequential register in which, upon receipt of a control pulse at its control input, 1 is recorded in the first cell and the contents of other cells are zeroed. The movement of the control pulse received from the comparison module 4.3 is carried out under the influence of F ti . After passing sixteen clock pulses F ti, a control pulse appears at the output of the search strategy register 4.4.
Второй регистр 4.5 предназначен для выработки управляющего импульса на обнуление содержания ячеек третьего регистра 4.6 после считывания с него информации. Он представляет собой D-триггер, с выхода которого управляющий сигнал поступает на управляющий вход третьего регистра 4.6. The second register 4.5 is designed to generate a control pulse to zero the contents of the cells of the third register 4.6 after reading information from it. It is a D-trigger, from the output of which a control signal is supplied to the control input of the third register 4.6.
Третий регистр 4.6 предназначен для последовательного выделения шестнадцати элементов входного цифрового потока, поступающего на его информационный вход. При наличии управляющего импульса на управляющем входе происходит обнуление содержания ячеек третьего регистра 4.6. The third register 4.6 is intended for the sequential allocation of sixteen elements of the input digital stream received at its information input. In the presence of a control pulse at the control input, the contents of the cells of the third register 4.6 are reset.
Модуль дешифрации 4.7, показанный на фиг.6, предназначен для подключения цифрового потока к блоку анализа качества канала 3, первого 3.3 или второго 3.1 модуля контроля качества канала при осуществлении обмена данными по протоколу HDLC или FR соответственно, а также выдачи сигнала в аппаратуру ЗПД местной станции на смену протокола при получении соответствующей команды от удаленной станции. The decryption module 4.7, shown in Fig.6, is designed to connect the digital stream to the channel quality analysis unit of
Первый дешифратор 4.7.1 предназначен для преобразования октетов "SABM" и "DM" в пределах кадра HDLC (фиг.16), третьего октета канала локального управления (LMI) в пределах кадра FR (фиг.11, 12), поступивших с блока анализа и обработки 4, третьего регистра 4.6, в информацию о наличии одного из трех сообщений протоколов HDLC или FR. Управляющий сигнал появляется на первом выходе первого дешифратора 4.7.1 в том случае, если принятая последовательность соответствует сообщению "SABM" (00111111), на втором выходе, если принятая последовательность соответствует сообщению "DM" (00011111), на третьем выходе, если принятая последовательность соответствует каналу LMI (00000001). Срабатывание первого дешифратора 4.7.1 осуществляется в момент прихода управляющего сигнала с выхода регистра стратегии поиска 4.4. The first decoder 4.7.1 is designed to convert the octets "SABM" and "DM" within the HDLC frame (Fig.16), the third octet of the local control channel (LMI) within the FR frame (Fig.11, 12) received from the analysis unit and
Второй дешифратор 4.7.2 предназначен для идентификации работы аппаратуры ЗПД по протоколу HDLC путем определения принадлежности второго октета принимаемого кадра сообщению "Адрес" в пределах кадра HDLC (фиг.15). Управляющий сигнал на выходе второго дешифратора 4.7.2 появится, если принятая последовательность соответствует сообщению "Адрес" (000000-1). Срабатывание второго дешифратора 4.7.2 осуществляется в момент прихода управляющего сигнала с выхода регистра стратегии поиска 4.4. The second descrambler 4.7.2 is designed to identify the operation of the hardware ZAP according to the HDLC protocol by determining the belonging of the second octet of the received frame to the message "Address" within the HDLC frame (Fig.15). The control signal at the output of the second decoder 4.7.2 will appear if the received sequence corresponds to the message "Address" (000000-1). The second decoder 4.7.2 is triggered when the control signal arrives from the output of the search strategy register 4.4.
Управляющий сигнал на выходе элемента ИЛИ 4.7.3 появится в случае управляющего сигнала на его первом или втором входе. The control signal at the output of the OR element 4.7.3 appears in the case of a control signal at its first or second input.
Триггер 4.7.4 предназначен для идентификации смены протокола аппаратурой ЗПД удаленной станции. Триггер 4.7.4 первоначально имеет высокий уровень на втором выходе (работа по протоколу FR). При приходе управляющего сигнала на первый вход триггера 4.7.4 происходит срабатывание последнего, и высокий уровень появится на его первом выходе (команда от удаленной станции на работу аппаратуры ЗПД по протоколу HDLC). При приходе управляющего сигнала на второй вход триггера 4.7.4 происходит его срабатывание, и высокий уровень появится на его втором выходе (команда от удаленной станции на работу аппаратуры ЗПД по протоколу FR). Trigger 4.7.4 is designed to identify protocol changes by the ZPD equipment of the remote station. Trigger 4.7.4 initially has a high level at the second output (FR protocol operation). When a control signal arrives at the first input of trigger 4.7.4, the last one is triggered, and a high level will appear on its first output (command from a remote station to operate the APD equipment using the HDLC protocol). When a control signal arrives at the second input of trigger 4.7.4, it is triggered, and a high level appears at its second output (a command from a remote station to operate the APD equipment using the FR protocol).
Блок анализа качества канала 3, показанный на фиг.2, предназначен для контроля качества канала связи при работе по протоколам FR и HDLC и выдачи сигнала в аппаратуру ЗПД местной станции на вхождение в связь по протоколу при заданном качестве канала связи. Блок анализа качества канала 3 состоит из первого 3.3 и второго 3.1 модулей контроля качества канала и коммутатора 3.2. Первый модуль контроля качества канала 3.3, показанный на фиг.3, предназначен для контроля качества канала связи при работе аппаратуры ЗПД по протоколу HDLC и выдачи сигнала в аппаратуру ЗПД местной станции на вхождение в связь по протоколу FR при заданном качестве канала связи. The
Второй модуль контроля качества канала 3.1, показанный на фиг.4, предназначен для контроля качества канала связи при работе аппаратуры ЗПД по протоколу FR и выдачи сигнала в аппаратуру ЗПД местной станции на вхождение в связь по протоколу HDLC при приеме кадра "Канал не активен". The second channel quality control module 3.1, shown in FIG. 4, is designed to control the quality of the communication channel during the operation of the RFA equipment using the FR protocol and issuing a signal to the local station's RFA equipment to enter into communication using the HDLC protocol when receiving the Channel is Inactive frame.
Коммутатор 3.2 предназначен для коммутации четырнадцатого, десятого, девятого бита третьего октета входной цифровой последовательности на вход первого блока контроля качества канала 3.3. При поступлении на первый управляющий вход коммутатора 3.2 управляющего сигнала U2 от модуля дешифрации 4.7 (работа по протоколу HDLC) осуществляется коммутация входного потока, поступающего на первый, второй и третий информационные входы коммутатора 3.2 соответственно к его первому, второму и третьему выходу. При приходе управляющего сигнала от второго регистра 4.5 на второй управляющий вход коммутатора 3.2 происходит отключение информационных входов коммутатора 3.2 от его информационных выходов. Switch 3.2 is designed for switching the fourteenth, tenth, ninth bits of the third octet of the input digital sequence to the input of the first channel quality control block 3.3. Upon receipt of the control signal U2 from the decryption module 4.7 (operation via the HDLC protocol) at the first control input of switch 3.2, the input stream arriving at the first, second, and third information inputs of switch 3.2, respectively, is transmitted to its first, second, and third output. When the control signal from the second register 4.5 arrives at the second control input of the switch 3.2, the information inputs of the switch 3.2 are disconnected from its information outputs.
Первый модуль контроля качества канала 3.3, показанный на фиг.3, работает следующим образом. The first channel quality control module 3.3, shown in FIG. 3, operates as follows.
Элемент И-НЕ 3.3.1 исключает из дальнейшего анализа служебные (ненумерованные) кадры HDLC (фиг.16), не содержащие информации о необходимости повторной передачи кадров. Element NAND 3.3.1 excludes from further analysis service (unnumbered) HDLC frames (Fig. 16) that do not contain information about the need for retransmission of frames.
Коммутатор 3.3.2 предназначен для коммутации шестого бита третьего октета кадра HDLC на вход триггера 3.3.3 и элемента исключающее ИЛИ 3.3.4. При поступлении на управляющий вход коммутатора 3.3.2 управляющего сигнала осуществляется коммутация шестого бита третьего октета, поступающего на информационный вход коммутатора 3.3.2 к его выходу. Switch 3.3.2 is intended for switching the sixth bit of the third octet of an HDLC frame to the input of trigger 3.3.3 and an exclusive OR 3.3.4 element. Upon receipt of a control signal at the control input of the switch 3.3.2, the sixth bit of the third octet is switched, which is fed to the information input of the switch 3.3.2 to its output.
Триггер 3.3.3 предназначен для задержки входной цифровой последовательности на один такт. Он представляет собой D-триггер, с первого выхода которого управляющий сигнал поступает на первый вход элемента 3.3.4. Со второго выхода триггера 3.3.3 управляющий сигнал поступает на управляющий вход счетчика искаженных кадров 3.3.5 для обнуления содержания его ячеек после считывания информации со счетчика. Trigger 3.3.3 is designed to delay the input digital sequence by one clock cycle. It is a D-trigger, from the first output of which a control signal is supplied to the first input of element 3.3.4. From the second output of trigger 3.3.3, the control signal is fed to the control input of the counter of distorted frames 3.3.5 to reset the contents of its cells after reading information from the counter.
Элемент исключающее ИЛИ 3.3.4 предназначен для сравнения значения шестого бита третьего октета предыдущего и принимаемого кадра HDLC. При совпадении уровня сигнала с коммутатора 3.3.2 и триггера 3.3.3 (запрос от удаленной станции на повторную передачу кадра) на выходе элемента исключающее ИЛИ 3.3.4 появится управляющий сигнал. The exclusive OR 3.3.4 element is intended to compare the value of the sixth bit of the third octet of the previous and received HDLC frame. If the signal level from switch 3.3.2 and trigger 3.3.3 coincide (request from the remote station to retransmit the frame), an exclusive OR 3.3.4 control signal will appear at the output of the element.
Счетчик искаженных кадров 3.3.5 предназначен для подсчета числа перезапросов от удаленной станции. Счетчик кадров 3.3.6 предназначен для подсчета общего числа информационных и супервизорных кадров HDLC, т.е. интервала для контроля качества канала связи. The counter of distorted frames 3.3.5 is designed to count the number of retransmissions from a remote station. The frame counter 3.3.6 is designed to count the total number of information and supervisor HDLC frames, i.e. interval for monitoring the quality of the communication channel.
Схема сравнения 3.3.7 предназначена для сравнения количества ошибок в канале связи с заданным порогом. Если количество ошибок не превысит порога, то на выходе схемы появляется управляющий сигнал в аппаратуру ЗПД местной станции на переключения для работы по протоколу FR. Срабатывание схемы сравнения 3.3.7 осуществляется в момент прихода управляющего сигнала с второго выхода триггера 3.3.3. Comparison scheme 3.3.7 is intended to compare the number of errors in the communication channel with a given threshold. If the number of errors does not exceed the threshold, then a control signal appears in the output of the circuit in the hardware of the local area station's switching station for switching to work using the FR protocol. The triggering of the comparison scheme 3.3.7 is carried out at the moment of arrival of the control signal from the second output of trigger 3.3.3.
Второй модуль контроля качества канала 3.1, показанный на фиг.4, работает следующим образом. The second channel quality control module 3.1, shown in FIG. 4, operates as follows.
Первый регистр стратегии поиска 3.1.1 предназначен для определения момента времени, в течение которого на ячейках второго регистра 3.1.3 находятся биты входного цифрового потока, соответствующие одиннадцатому октету (фиг. 14, 15) в пределах кадра FR и обеспечения кадровой синхронизации работы дешифратора 3.1.4. Первый регистр стратегии поиска 3.1.1 представляет собой шестидесятичетырехразрядный последовательный регистр, в котором при поступлении на его управляющий вход управляющего импульса производится запись 1 в первую ячейку и обнуление содержания других ячеек. Перемещение управляющего импульса, поступившего с блока дешифрации 4.7, осуществляется под воздействием Ft. После прохождения пятидесяти шести тактовых импульсов Fti управляющий импульс появляется на первом выходе первого регистра стратегии поиска 3.1.1. После прохождения шестидесяти четырех тактовых импульсов Fti управляющий импульс появляется на втором выходе первого регистра стратегии поиска 3.1.1.The first register of the search strategy 3.1.1 is designed to determine the time during which the bits of the input digital stream corresponding to the eleventh octet (Figs. 14, 15) within the FR frame are located on the cells of the second register 3.1.3 and ensure frame synchronization of the operation of the decoder 3.1 .4. The first register of the search strategy 3.1.1 is a sixty-four-bit sequential register, in which, when a control pulse is received at its control input, 1 is written to the first cell and the contents of other cells are zeroed. The movement of the control pulse received from the decryption unit 4.7 is carried out under the influence of F t . After passing fifty-six clock pulses F ti, the control pulse appears on the first output of the first register of the search strategy 3.1.1. After sixty four clock pulses F ti have passed, the control pulse appears on the second output of the first register of the search strategy 3.1.1.
Первый регистр 3.1.2 предназначен для выработки управляющего импульса на обнуление содержания ячеек второго регистра 3.1.3 после считывания с него информации. Он представляет собой D-триггер, с выхода которого управляющий сигнал поступает на управляющий вход второго регистра 3.1.3. The first register 3.1.2 is designed to generate a control pulse to zero the contents of the cells of the second register 3.1.3 after reading information from it. It is a D-trigger, from the output of which a control signal is supplied to the control input of the second register 3.1.3.
Второй регистр 3.1.3 предназначен для последовательного выделения восьми элементов входного цифрового потока, поступающего на его информационный вход. При наличии управляющего импульса на управляющем входе происходит обнуление содержания ячеек второго регистра 3.1.3. The second register 3.1.3 is intended for the sequential allocation of eight elements of the input digital stream received at its information input. In the presence of a control pulse at the control input, the content of the cells of the second register 3.1.3 is reset.
Дешифратор 3,1.4 предназначен для преобразования октета "Идентификатор информационного элемента о состоянии канала" и октета, указывающего на то, является данный канал активным или нет (фиг.11, 12). Управляющий сигнал появляется на первом выходе дешифратора 3.1.4 в том случае, если принятая последовательность соответствует сообщению "канал не активен" (1000-000) (фиг. 12), на втором управляющем выходе, если принятая последовательность соответствует сообщению "Идентификатор информационного элемента о состоянии канала" (01010111) (фиг. 11, 12). Срабатывание дешифратора 3.1.4 осуществляется в момент прихода управляющего сигнала со вторых выходов первого 3.1.1 или второго 3.1.5 регистра стратегии поиска. The decoder 3.1.4 is designed to convert the octet "Identifier of the information element about the state of the channel" and an octet indicating whether this channel is active or not (Fig. 11, 12). The control signal appears on the first output of the decoder 3.1.4 if the received sequence corresponds to the message "channel is inactive" (1000-000) (Fig. 12), on the second control output, if the received sequence corresponds to the message "Information element identifier about the state of the channel "(01010111) (Fig. 11, 12). The operation of the decoder 3.1.4 is carried out at the time of arrival of the control signal from the second outputs of the first 3.1.1 or second 3.1.5 register search strategy.
Второй регистр стратегии поиска 3.1.5 предназначен для определения момента времени, в течении которого на ячейках второго регистра 3.1.3 находятся биты входного цифрового потока, соответствующие пятнадцатому октету (фиг.14, 15) в пределах кадра FR и обеспечения кадровой синхронизации работы дешифратора 3.1.4. Второй регистр стратегии поиска 3.1.5 представляет собой тридцатидвухразрядный последовательный регистр, в котором при поступлении на его управляющий вход управляющего импульса производится запись 1 в первую ячейку и обнуление содержания других ячеек. Перемещение управляющего импульса, поступившего с дешифратора 3.1.4, осуществляется под воздействием Fti. После прохождения двадцати четырех тактовых импульсов Fti управляющий импульс появляется на первом выходе второго регистра стратегии поиска 3.1.5. После прохождения тридцати двух тактовых импульсов Fti управляющий импульс появляется на втором выходе второго регистра стратегии поиска 3.1.5.The second register of the search strategy 3.1.5 is designed to determine the time during which the bits of the input digital stream corresponding to the fifteenth octet (Figs. 14, 15) within the FR frame are located on the cells of the second register 3.1.3 and ensure frame synchronization of the operation of the decoder 3.1 .4. The second register of the search strategy 3.1.5 is a thirty-two-bit sequential register, in which, upon receipt of a control pulse at its control input, 1 is recorded in the first cell and the contents of other cells are zeroed. The movement of the control pulse received from the decoder 3.1.4, is carried out under the influence of F ti . After passing twenty-four clock pulses F ti, the control pulse appears on the first output of the second register of the search strategy 3.1.5. After passing thirty-two clock pulses F ti, the control pulse appears on the second output of the second register of the search strategy 3.1.5.
Блок коррекции 5 предназначен для выявления и удаления бит "прозрачности", включаемых в цифровую последовательность, и на передающей станции с целью исключения случайного появления комбинации, соответствующей "флагу". Данная цель достигается путем удаления из Ft тактового импульса, соответствующего биту "прозрачности". Скорректированная Fti, поступающая с выхода блока коррекции 5, обеспечивает тактовую синхронизацию работы блока анализа и обработки 4, регистра стратегии поиска 4.4, второго 4.5 и третьего 4.6 регистров, а также блока анализа качества канала 3, второго модуля контроля качества канала 3.1.
После анализа и обработки информации, идентификации коммуникационного протокола в блоках анализа и обработки 4, анализа качества канала 3 цифровая последовательность поступает на вход декодера 2, осуществляющего ее декодирование, а также выделение адресной части, признака транзита, признака приоритета и информационной части кодограммы. Число выходов декодера 2 соответствует количеству разрядов в комбинациях преобразованного кода. After analyzing and processing the information, identifying the communication protocol in the analysis and
Кодограмма, подлежащая передаче, содержит адресную часть, признак транзита, признак приоритета и информационную часть и вводится с помощью блока ввода сообщений аппаратуры ЗПД. Кодограммы от абонентского устройства ввода вывода данных (УВВД) поступают в блок памяти 1, на второй регистр 1.8 памяти по входной шине, компаратор 1.6 сравнивает приоритет кодограммы от абонента с приоритетом транзитной кодограммы (если такая имеется), записанной в первый регистр памяти 1.7. Кодограмма с более высоким приоритетом через элементы И 1.5 или 1.4 поступает на блок ввода сообщения аппаратуры ЗПД. The codogram to be transmitted contains the address part, the sign of transit, the sign of priority and the information part and is entered using the message input unit of the PDA equipment. The codograms from the subscriber data output input device (ATCM) are sent to
Оценка положительного эффекта. Assessment of the positive effect.
Аналог и прототип предлагаемого устройства могут быть представлены в виде системы массового обслуживания, пропускная способность которой для типовых условий функционирования при вероятности обслуживания не хуже 0,9, не превышает 0,15 Эрл за счет использования метода последовательной перестройки по заданным частотам, не позволяющих провести контроль качества канала связи с переменными параметрами и идентификации используемого коммуникационного протокола в ходе сеанса обменом информацией. Под пропускной способностью устройства, на которое поступает поток кодограмм, понимается величина обработанной нагрузки, которая поступает на УВВД или к аппаратуре ЗПД. При наличии в рабочей зоне 10-15 источников передачи информации каждый создает нагрузку до 0,4 Эрл. Прототип предлагаемого устройства при использовании метода последовательной перестройки по заданным рабочим частотам в канале связи с переменными параметрами не в состоянии обслужить суммарную нагрузку 4,5 Эрл. The analogue and prototype of the proposed device can be presented in the form of a queuing system, the throughput of which for typical operating conditions with a service probability of not worse than 0.9, does not exceed 0.15 Earl by using the method of sequential tuning for given frequencies that do not allow monitoring quality of the communication channel with variable parameters and identification of the used communication protocol during the information exchange session. By the capacity of the device to which the stream of codograms is received, we mean the value of the processed load, which is transmitted to the air traffic control unit or to the equipment of the ZPD. If there are 10-15 sources of information transfer in the working area, each creates a load of up to 0.4 Earl. The prototype of the proposed device when using the method of sequential tuning for given operating frequencies in the communication channel with variable parameters is not able to serve the total load of 4.5 Earl.
Для расчета вероятности отказа в обслуживании кодограммы воспользуемся формулой Эрланга, описывающей вероятность отказа в обслуживании многоканальной системы массового обслуживания при поступлении потока групповых заявок, описанной в книге Новикова О.А., Петухова С.И. "Прикладные вопросы теории массового обслуживания". М.: Советское радио, 1969, на стр.175-177, формулы (4.4.13-4.4.16):
где Pr(t) - вероятность того, что в момент времени (t) обслуживанием г приборов.To calculate the probability of denial of service for a codogram, we use the Erlang formula, which describes the probability of a denial of service for a multichannel queuing system upon receipt of a flow of group requests described in the book by O. A. Novikov, S. I. Petukhov. "Applied Queuing Theory." M .: Soviet Radio, 1969, on pages 175-177, formulas (4.4.13-4.4.16):
where P r (t) is the probability that at the moment of time (t) servicing r devices.
Тогда вероятность того, что кодограмма получит отказ до начала обслуживания ("чистый" отказ), равна:
Вероятность того, что кодограмма не будет обслужена, равна:
Pно=Ротк-Ротк.ч
Вероятность полного обслуживания кодограммы равна:
Робс=1-Ротк
Следовательно, для достижения значений Pобс=0,9 требуется задействовать несколько устройств приема и передачи информации, работающих только в канале с постоянными параметрами, при хорошем качестве канала связи целесообразнее работать по протоколу FR, обеспечивая более высокую скорость обработки данных (пропускную способность), а при качестве канала ниже заданного логичен переход на работу по протоколу HDLC. Применение УПОИ без существенного увеличения аппаратных средств позволит увеличить Рохв до 0,67 при Рк>0,9 (фиг.17, 18).Then the probability that the codogram will receive a refusal before the start of the service ("clean" refusal) is:
The probability that the codogram will not be served is:
But P = P -P TCI otk.ch
The probability of full service codogram is equal to:
P obs = 1-P open
Therefore, to achieve the values of P obs = 0.9, it is necessary to use several devices for receiving and transmitting information that work only in the channel with constant parameters, with good quality of the communication channel it is more expedient to work according to the FR protocol, providing a higher data processing speed (bandwidth), and when the quality of the channel is lower than the specified one, it is logical to switch to HDLC protocol operation. The use of UPRI without a significant increase in hardware will increase P ocw up to 0.67 when P to > 0.9 (Fig.17, 18).
Таким образом, введение новых блоков и связей в предлагаемом устройстве приема и обработки информации обеспечивает повышение пропускной способности как в каналах с постоянными, так и с переменными параметрами, за счет выбора оптимального коммуникационного протокола на основе контроля качества канала в сетях радиосвязи с пакетной передачей информации. Следовательно, имеет место выигрыш в сравнении с известными устройствами аналога и прототипа. Thus, the introduction of new blocks and links in the proposed device for receiving and processing information provides an increase in throughput both in channels with constant and variable parameters, by choosing the optimal communication protocol based on channel quality control in radio communication networks with packet information transmission. Therefore, there is a gain in comparison with the known devices of the analogue and prototype.
Claims (3)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| RU2002111051/09A RU2213424C1 (en) | 2002-04-24 | 2002-04-24 | Data receiving and processing device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| RU2002111051/09A RU2213424C1 (en) | 2002-04-24 | 2002-04-24 | Data receiving and processing device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| RU2213424C1 true RU2213424C1 (en) | 2003-09-27 |
| RU2002111051A RU2002111051A (en) | 2004-02-20 |
Family
ID=29777694
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| RU2002111051/09A RU2213424C1 (en) | 2002-04-24 | 2002-04-24 | Data receiving and processing device |
Country Status (1)
| Country | Link |
|---|---|
| RU (1) | RU2213424C1 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU2461133C2 (en) * | 2007-01-10 | 2012-09-10 | Алькатель Люсент | Method of monitoring pulse noise, corresponding network terminal, network node and network control apparatus |
| RU2476999C2 (en) * | 2008-02-08 | 2013-02-27 | Нек Корпорейшн | Radio communication transmitter and radio transmission method |
-
2002
- 2002-04-24 RU RU2002111051/09A patent/RU2213424C1/en not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU2461133C2 (en) * | 2007-01-10 | 2012-09-10 | Алькатель Люсент | Method of monitoring pulse noise, corresponding network terminal, network node and network control apparatus |
| RU2476999C2 (en) * | 2008-02-08 | 2013-02-27 | Нек Корпорейшн | Radio communication transmitter and radio transmission method |
Also Published As
| Publication number | Publication date |
|---|---|
| RU2002111051A (en) | 2004-02-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4700341A (en) | Stochastic time division multiplexing | |
| US5467347A (en) | Controlled access ATM switch | |
| US4413337A (en) | Time division switching system for circuit mode and packet mode lines | |
| EP0823168B1 (en) | Low latency, high clock frequency plesioasynchronous packet-based crossbar switching chip system and method | |
| US5422880A (en) | Broadband switching fabric in a communication controller | |
| CA1280217C (en) | Method and apparatus for utilization of dual latency stations for performance improvement of token ring networks | |
| EP0160443A2 (en) | Packet and circuit switched communications network | |
| CA1221757A (en) | Method for operating a packet bus for transmission of asynchronous and pseudo-synchronous signals | |
| US5953345A (en) | Reduced pin-count 10Base-T MAC to transceiver interface | |
| US5533017A (en) | Line interface device for fast-packet switching network | |
| CN101170484B (en) | A switching chip and switching device based on non compression transmission protocol | |
| EP0027006A2 (en) | Decoding terrestrial interface modules bus structure | |
| US5287355A (en) | Module comprising in an ATM exchange connection ports, each transmitting a cell indicative of a destination module in a cell header | |
| EP0899915B1 (en) | Apparatus and method for selectively supplying data packets between media domains in a network repeater | |
| US20010033329A1 (en) | Remote video surveillance server | |
| RU2213424C1 (en) | Data receiving and processing device | |
| SU858582A3 (en) | Method and device for discrete signal transmission | |
| CN105718401B (en) | The multiplexing method and system of a kind of multichannel SMII signals to MII signals all the way | |
| US5809031A (en) | Apparatus of stuff synchronization frame control | |
| US6335940B1 (en) | Digital data exchange device | |
| US6931020B1 (en) | Method and device for switching a plurality of packet-oriented signals | |
| EP1838054B1 (en) | Method of hitless radio protection switching over ethernet and a system for carrying out the method | |
| US7573902B2 (en) | Fibre channel interface unit | |
| US20080310450A1 (en) | Method of Passing a Constant Bit Rate Digital Signal Through an Ethernet Interface and System for Carrying Out the Method | |
| JP3394877B2 (en) | Terminal module, wireless terminal device, and wireless communication system |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | The patent is invalid due to non-payment of fees |
Effective date: 20040425 |