RU2199778C1 - Information retrieval system - Google Patents

Information retrieval system Download PDF

Info

Publication number
RU2199778C1
RU2199778C1 RU2001114724A RU2001114724A RU2199778C1 RU 2199778 C1 RU2199778 C1 RU 2199778C1 RU 2001114724 A RU2001114724 A RU 2001114724A RU 2001114724 A RU2001114724 A RU 2001114724A RU 2199778 C1 RU2199778 C1 RU 2199778C1
Authority
RU
Russia
Prior art keywords
information
control
input
block
output
Prior art date
Application number
RU2001114724A
Other languages
Russian (ru)
Inventor
В.М. Довгаль
С.С. Шевелев
Original Assignee
Курский государственный технический университет
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Курский государственный технический университет filed Critical Курский государственный технический университет
Priority to RU2001114724A priority Critical patent/RU2199778C1/en
Application granted granted Critical
Publication of RU2199778C1 publication Critical patent/RU2199778C1/en

Links

Images

Abstract

FIELD: automatic control and computer engineering. SUBSTANCE: information retrieval system that may be used for solving problems concerned with estimation of word entrance in paragraph has entrance memory unit, word memory unit, control unit, and n entrance estimation units. EFFECT: simplified word scheme and operating algorithm of device. 8 dwg

Description

Изобретение относится к техническим средствам информатики и вычислительной техники и может быть использовано для решения задач по определению вхождений в словах-образцах. Система может найти применение в создание баз данных, а также по составлению словарей, справочников. The invention relates to technical means of computer science and computer technology and can be used to solve problems to determine the occurrences in the words-patterns. The system can find application in the creation of databases, as well as in the compilation of dictionaries, reference books.

Известно "Устройство для реализации подстановок с двухкомпонентными вхождениями" (а. с. N 1667097, 1991, БИ N 28) [12], позволяющее определить вхождения в представленном слове-образце. It is known "Device for the implementation of substitutions with two-component occurrences" (A. S. N 1667097, 1991, BI N 28) [12], which allows to determine the occurrences in the presented word-sample.

Известно также "Устройство для сортировки чисел" (а.с. N 1277091, 1986, БИ N 46), позволяющее упорядочить числа в возрастающем и в убывающем порядке [13]. It is also known "Device for sorting numbers" (A.S. N 1277091, 1986, BI N 46), which allows you to arrange numbers in ascending and descending order [13].

Известно "Устройство для морфологического анализа слов естественных языков и языков "деловой прозы"" (а.с. N 1837327, 1993, БИ N 32), которое позволяет проводить морфологический анализ слов реальных языков, на основе логических признаков принадлежности к классам словоформ [11]. The known "Device for morphological analysis of words of natural languages and languages of" business prose "" (a.s. N 1837327, 1993, BI N 32), which allows morphological analysis of words of real languages, based on logical signs of belonging to the classes of word forms [11 ].

В качестве прототипа выбрано "Устройство поиска вхождений" (патент N 2150740, 2000 г.), которое позволяет осуществлять поиск вхождений, представленных в четырех видах [10]. As a prototype, the “Entry Search Device” (patent No. 2150740, 2000) was selected, which allows searching for occurrences presented in four forms [10].

Задача заключалась в следующем:
1) расширить функциональные возможности поискового устройства,
2) упростить алгоритм блока управления,
3) повысить надежность работы устройства поиска вхождений. Предлагаемая поисковая система позволит значительно расширить функциональные возможности, что ведет к упрощению комбинационной схемы устройства, а также упростит алгоритм работы устройства.The task was as follows:
1) expand the functionality of the search device,
2) simplify the control unit algorithm,
3) increase the reliability of the device search entries. The proposed search system will significantly expand the functionality, which leads to a simplification of the combinational circuit of the device, as well as simplify the algorithm of the device.

Решение задачи осуществляется тем, что информационно-поисковая система, содержащая блок памяти слов, блок памяти вхождений, блок хранения адреса вхождений, блок управления, отличающиеся тем, что дополнительно введены: блок регистра сдвига и определения адреса, ассоциативно-запоминающее устройство, блок блокировки, причем первый управляющий вход блока управления соединен с первым управляющим выходом блока памяти вхождений, информационный вход которого соединен с первым информационным выходом блока управления, второй информационный выход которого соединен со вторым информационным входом блока регистра сдвига и определения адреса, первый информационный вход которого соединен с информационным выходом блока памяти вхождений, второй управляющий выход которого соединен с первым управляющим входом блока блокировки, первый информационный вход которого соединен с первым информационным выходом блока регистра сдвига и определения адреса, второй информационный выход которого соединен со вторым информационным входом ассоциативно-запоминающего устройства, первый информационный вход которого соединен с информационным выходом блока памяти слов, управляющий выход которого соединен со вторым управляющим входом блока управления, третий информационный выход которого соединен с информационным входом блока памяти слов, третий управляющий вход блока управления соединен с управляющим выходом блока регистра сдвига и определения адреса, с первого по четвертый управляющие входы которого соединены соответственно с первым, вторым, восьмым и девятым управляющими выходами блока управления, с третьего по седьмой управляющие выходы которого соединены соответственно с первым по пятый управляющими входами ассоциативно-запоминающего устройства, с первого по третий управляющие выходы которого соединены соответственно со вторым по четвертый управляющими входами блока блокировки, с первого по третий управляющие выходы которого соединены соответственно с четвертым по шестой управляющими входами блока управления, с четвертого по шестой информационные выходы которого соединены соответственно со вторым по четвертый информационными входами блока блокировки, пятый управляющий вход которого соединен с десятым управляющим выходом блока управления, с седьмого по девятый информационные выходы которого соединены соответственно с четвертым по шестой информационными входами блока хранения адреса вхождений, с первого по третий информационные входы которого соединены соответственно с первым по третий информационными выходами блока блокировки, седьмой и восьмой управляющие входы блока управления "Пуск" и "Сброс" являются внешними входами системы. The solution to the problem is that the information retrieval system comprising a word memory block, an occurrence memory block, an entry address storage unit, a control unit, characterized in that it is further introduced: a shift register and address determination unit, an associative storage device, a blocking unit, moreover, the first control input of the control unit is connected to the first control output of the occurrence memory unit, the information input of which is connected to the first information output of the control unit, the second information output the path of which is connected to the second information input of the block of the shift register and determine the address, the first information input of which is connected to the information output of the memory block entries, the second control output of which is connected to the first control input of the block lock, the first information input of which is connected to the first information output of the block of the shift register and determining the address, the second information output of which is connected to the second information input of the associative storage device, the first information the ion input of which is connected to the information output of the word memory unit, the control output of which is connected to the second control input of the control unit, the third information output of which is connected to the information input of the word memory unit, the third control input of the control unit is connected to the control output of the shift register and address determination unit, from the first to fourth control inputs of which are connected respectively to the first, second, eighth and ninth control outputs of the control unit, from third to seventh control The output outputs of which are connected respectively to the first to fifth control inputs of the associative storage device, the first to third control outputs of which are connected respectively to the second to fourth control inputs of the block, the first to third control outputs of which are connected respectively to the fourth to sixth control inputs of the block control, the fourth to sixth information outputs of which are connected respectively with the second to fourth information inputs of the block unit a fifth control input which is connected to the tenth control output of the control unit, from the seventh to ninth information outputs of which are connected respectively to the fourth to sixth information inputs of the storage unit of the entries, from the first to third information inputs of which are connected respectively to the first to third information outputs of the block blocking, the seventh and eighth control inputs of the control unit "Start" and "Reset" are external inputs of the system.

БПВ - блок служит для хранения вхождений с которыми необходимо провести поисковые операции. BPV - the block is used to store entries with which it is necessary to conduct search operations.

БПС - блок служит для хранения слов в которых будут определяться вхождения. BPS - the block is used to store words in which occurrences will be determined.

БРСА - блок служит для сдвига информации вправо на один разряд и определения адреса вхождения. BRSA - the block serves to shift information to the right by one bit and determine the address of entry.

АЗУ - служит для обеспечение режима сравнения по совпадению входных величин. AZU - serves to provide a comparison mode for matching input values.

БЛБ - блок служит для формирования двух режимов работы системы. BLB - the block serves to form two modes of the system.

БХАВ - блок служит для хранения в памяти адресов вхождений. BHAV - the block is used to store addresses of occurrences in memory.

БУ - блок служит для управления устройством. BU - the unit is used to control the device.

Процессы поиска вхождений образца в обрабатываемом слове адекватно описываются в терминах языка регулярных выражений путем использования операций итерации и конъюнктивного следования (конкатенация) [1], [2,3,4]. The search for occurrences of a pattern in the word being processed is adequately described in terms of the language of regular expressions by using iteration and conjunctive following operations (concatenation) [1], [2,3,4].

Особый интерес представляет структура образцов, поскольку при последовательном поиске позиции вхождения образца в обрабатываемое слово может быть аварийный пропуск вхождения в случае существования повторяющегося фрагмента в начале образца и соответственно n-кратное повторение названного фрагмента в обрабатываемом слове при его просмотре слева-направо. Кроме того, повторение начального фрагмента в структуре образца приводит к резкому снижению скорости поиска позиции вхождения образца в обрабатываемом слове из-за необходимости выполнять множественные отступы (backtraking) в пространстве обрабатываемого слова в его конструктивном линейном представлении. Of particular interest is the structure of the samples, since in a sequential search for the position of the entry of the sample into the word being processed, there may be an accidental entry skipping in the case of a repeating fragment at the beginning of the sample and, accordingly, n-fold repetition of the named fragment in the word being processed from left to right. In addition, the repetition of the initial fragment in the structure of the sample leads to a sharp decrease in the search speed of the position of occurrence of the sample in the word being processed due to the need to perform multiple backtraking in the space of the word being processed in its constructive linear representation.

Если образец имеет повторение своих начальных фрагментов, то его форма записи будет иметь вид:
S={G}F, (1)
где S - образец;
G - начальный повторяющийся фрагмент;
F - собственное окончание образца;
{} - обозначение операции "итерация".If the sample has a repetition of its initial fragments, then its recording form will look like:
S = {G} F, (1)
where S is the sample;
G is the initial repeating fragment;
F - own end of the sample;
{} - designation of the operation "iteration".

Очевидно, что при существовании итерации фрагмента в середине образца при следующей форме его записи:
S=G{H}F (2)
не влечет за собой пропуска позиции вхождения образца в обрабатываемое слово. Также безопасной структурой образца является следующая его форма представления:
S=G{F}. (3)
В случае общего положения структура образца может принимать вид:
S={G}H{F} (4)
Вместе с тем существует еще одна структура образца, которая порождает необходимость в выполнении отступа в пространстве обрабатываемого слова с целью предотвращения аварийного пропуска позиции вхождения. Такая структура образца имеет вид:
S=GFGP, (5)
т.е. начальный фрагмент образца входит в его собственную структуру более одного раза.Obviously, if there is an iteration of the fragment in the middle of the sample with the following form of its writing:
S = G {H} F (2)
does not entail omission of the entry position of the sample in the word being processed. Also a safe structure of the sample is its following presentation form:
S = G {F}. (3)
In the case of a general situation, the structure of the sample can take the form:
S = {G} H {F} (4)
At the same time, there is one more structure of the sample, which makes it necessary to indent the space of the word being processed in order to prevent an accidental skipping of the entry position. Such a sample structure has the form:
S = GFGP, (5)
those. the initial fragment of the sample is included in its own structure more than once.

В выражениях (1), (2), (3), (4) и (5) S, G, F, Н и Р произвольные непустые слова. In expressions (1), (2), (3), (4) and (5) S, G, F, H and P are arbitrary nonempty words.

При реализации технического решения необходимо так организовать поиск позиции вхождения образца, чтобы достигнуть высокой скорости поиска, а также исключить ситуации аварийного пропуска искомой позиции. Процедуру поиска, которая удовлетворяет поставленным требованиям будем называть корректной. When implementing a technical solution, it is necessary to organize the search for the entry position of the sample in such a way as to achieve a high search speed, and also to exclude situations of emergency skipping of the desired position. A search procedure that satisfies the set requirements will be called correct.

Алгоритм функционирования системы заключается в следующем. В сдвигающем регистре находится вхождение (цепочка символов). В ассоциативно-запоминающем устройстве (АЗУ) записываются слова-образцы. Количество слов зависит от объема АЗУ. Режим работы АЗУ устанавливается на равенство входных величин. Задача системы заключается в определении вхождений в обрабатываемых словах. Если вхождение найдено, то ее адрес записывается в оперативно-запоминающее устройство (ОЗУ) и формируется сдвиг регистра вправо на один разряд. Предполагается, что вхождение начинается с вторых букв обрабатываемых слов. Если вхождение не найдено, то также в сдвигающем регистре формируется сигнал сдвига на один разряд вправо. Вхождение, находящееся в регистре сдвига постоянно сдвигается вправо на один разряд по приходу управляющих сигналов из блока управления. Сравнение в системе происходит параллельно и пофрагментно. Длина фрагмента определяется количеством символов вхождения. Все символы вхождения сравниваются по совпадению сразу со всеми обрабатывающими словами. Следует сказать, что предлагаемая система осуществляет поиск фрагмента в текстовой информации. Информационно-поисковая система работает в двух режимах. Первый режим работы заключается в определении вхождений, имеющих общие части. Это означает, что предыдущие и последующие вхождения имеют общие части. Например, вхождением являются символы ТТТ. Обрабатываемым словом-образцом является слово ТТТТТИМС. При первом режиме работы результатом является три вхождения, в ОЗУ будут записаны три адреса. Первый адрес - с первого по третий, второй - со второго по четвертый, третий - с третьего по пятый. Работу системы при первом режиме наглядно иллюстрирует схема 1 (см. в конце описания). The algorithm for the functioning of the system is as follows. In the shift register is an occurrence (character string). In the associative storage device (AZU) recorded words-patterns. The number of words depends on the amount of RAM. The operating mode of the AZU is set to the equality of the input values. The task of the system is to determine the occurrences in the processed words. If an entry is found, then its address is recorded in the random access memory (RAM) and a shift of the register to the right by one bit is formed. It is assumed that the entry begins with the second letters of the processed words. If no entry is found, then a shift signal to the right is also generated in the shift register. The entry located in the shift register is constantly shifted to the right by one bit upon arrival of the control signals from the control unit. Comparison in the system is parallel and fragmentary. The length of the fragment is determined by the number of characters in the entry. All occurrence characters are compared in coincidence with all processing words at once. It should be said that the proposed system searches for a fragment in textual information. The information retrieval system works in two modes. The first mode of operation is to identify occurrences that have common parts. This means that previous and subsequent occurrences have common parts. For example, the entries are TTT characters. The sample word to be processed is TTTTTIMS. In the first mode of operation, the result is three occurrences, three addresses will be written to RAM. The first address is from the first to the third, the second is from the second to the fourth, the third is from the third to the fifth. The operation of the system in the first mode is clearly illustrated by scheme 1 (see the end of the description).

В результате определяем третий адрес. As a result, we determine the third address.

Второй режим работы системы характеризуется определением вхождений, не имеющих общих частей. В результате поиска система определила бы только один адрес. На схеме 2 представлен вариант работы системы второго режима. The second mode of operation of the system is characterized by the definition of occurrences that do not have common parts. As a result of the search, the system would determine only one address. Figure 2 shows a variant of the operation of the second mode system.

На фиг.1 изображена структурная схема информационно-поисковой системы. Figure 1 shows the structural diagram of the information retrieval system.

На фиг. 2 представлен вариант технической реализации блока памяти вхождений и блока памяти слов. In FIG. Figure 2 shows a technical implementation option for an occurrence memory block and a word memory block.

На фиг.3 представлен вариант технической реализации блока регистра сдвига и определения адреса. Figure 3 presents a variant of the technical implementation of the block register shift and determine the address.

На фиг. 4 показана структурная схема ассоциативно-запоминающего устройства и блока блокировки. In FIG. 4 shows a block diagram of an associative storage device and a blocking unit.

На фиг.5 изображена функциональная схема блока блокировки. Figure 5 shows the functional diagram of the blocking block.

На фиг.6 представлен вариант технической реализации блока хранения адреса вхождений. Figure 6 presents a variant of the technical implementation of the storage unit of the address of occurrences.

На фиг.7 показана содержательная ГСА работы устройства. 7 shows a meaningful GAW device operation.

На фиг.8 показана размеченная ГСА работы устройства. On Fig shows a labeled GAW device operation.

Информационно-поисковая система (фиг.1) содержит блок 1 памяти вхождений, блок 2 памяти слов, блок 3 регистра сдвига и определения адреса, ассоциативно-запоминающее устройство 4, блок 5 блокировки, блок 6 хранения адреса вхождений, блок 7 управления. The information retrieval system (FIG. 1) comprises an occurrence memory unit 1, a word memory unit 2, a shift register and address determination unit 3, an associative storage device 4, a block 5, an access address storage unit 6, a control unit 7.

Для описания алгоритма работы блока 6 управления используются следующие идентификаторы. To describe the operation algorithm of control unit 6, the following identifiers are used.

1. ПРКВ - признак конца вхождения. Это может быть двоичный код, равный 11...1. 1. PRKV - a sign of the end of entry. It can be a binary code equal to 11 ... 1.

2. ПРКС - признак конца слова, равный 11..1. 2. PRKS - a sign of the end of a word, equal to 11..1.

3. СУ1 - сигналы управления работой блока памяти вхождений (сигналы записи, приема, выдачи данных). 3. SU1 - control signals of the operation of the memory block entries (signals recording, receiving, issuing data).

4. СУ2 - сигналы управления работой блока памяти слов (сигналы записи, приема, выдачи данных). 4. SU2 - control signals for the operation of the word memory block (signals for recording, receiving, outputting data).

6. СДП - команда сдвига на один разряд вправо информации, поступающая из блока управления на вход сдвигающего регистра блока регистра сдвига и определения адреса. 6. SDP - the shift command one bit to the right of the information received from the control unit at the input of the shift register of the shift register block and determine the address.

7. ОСЛ - выходной информационный сигнал блока памяти слов, обрабатываемые слова. 7. OSL - the output information signal of the word memory block, the processed words.

8. СУП - команды управления записью, выдачей, хранения, поступающие на вход регистра вхождений блока БРСА. 8. SOUP - control commands for recording, issuing, storing, received at the input of the register of occurrences of the BRSA block.

9. КСМ - команда, определяющая количество символов в вхождении, поступающая из блока БПВ на вход двоичного счетчика СчРг блока блокировки БЛБ. 9. KSM - a command that determines the number of characters in the entry, coming from the BPV block to the input of the binary counter SCRg of the BLB blocking block.

10. РР - команда признака режима работы системы. 10. PP - command sign of the mode of operation of the system.

11. СОВ - сигнал результата сравнения в АЗУ между входными величинами. 11. SOW - the signal of the comparison result in the AZU between the input values.

12. ВХВ - данные (двоичные коды букв) блока памяти вхождений. 12. VHV - data (binary letter codes) of the block of memory entries.

13. АДР - команда адресов вхождений, поступающая с выхода шинного формирователя. 13. ADR - a command of addresses of entries coming from the output of the bus driver.

14. АРР - выходная информация, поступающая с выходов электронных ключей. 14. APP - output information from electronic key outputs.

15. СИН - команда синхронизации, поступающая на вход двоичного счетчика СчАд блока регистра сдвига и определения адреса из блока управления. 15. SIN - a synchronization command received at the input of the binary counter Schad block shift register and determine the address from the control unit.

16. УСО - команда обнуления двоичного счетчика СчАд блока регистра сдвига и определения адреса. 16. USO - a command to reset the binary counter SCAD block shift register and determine the address.

17. УПР - сигналы управления оперативно-запоминающих устройств (обнуление, выбор кристалла, считывание/запись, тактовые импульсы). 17. UPR - control signals of operative storage devices (zeroing, chip selection, reading / writing, clock pulses).

18. СЗЩ - команда разрешения записи в триггер Тр D.25 выходного сигнала с соответствующих выходов АЗУ. 18. SZShch - the command to enable recording in the trigger Tr D.25 of the output signal from the corresponding outputs of the AZU.

19. КН1 - команда константа единицы, поступающая из блока управления на входы шинных формирователей. 19. KN1 - the unit constant command coming from the control unit to the inputs of the bus drivers.

20. СИМ - команды синхронизации двоичных счетчиков СчРг DD.28 каналов передачи информации. 20. SIM - commands synchronization of binary counters Schrg DD.28 channels of information transfer.

21. СБР - команда обнуления двоичного счетчика СчРг DD.28 канала передачи информации. 21. SBR - a command to reset the binary counter SCRG DD.28 channel information.

22. ГИ - прямоугольные импульсы, поступающие на информационный вход логического элемента И блока регистра сдвига и определения адреса. 22. GI - rectangular pulses received at the information input of the logical element AND block shift register and determine the address.

23. АдСТ - адреса столбцов для записи адресов вхождений в оперативно-запоминающее устройство. 23. AdST - column addresses for recording the addresses of entries in the random access memory.

24. АдСТР - адреса строк для записи адресов вхождений в оперативно-запоминающее устройство. 24. ADTR - line addresses for recording addresses of entries in the random access memory.

25. ДАВ - данные адресов вхождений. 25. DAV - data addresses of occurrences.

26. РАС - сигнал определения нулевого состояния двоичного счетчика СчК. 26. PAC - signal determining the zero state of the binary counter SChK.

27. СУР - сигналы управления работой блока блокировки (сигналы защелки, синхроимпульсы, тактовые импульсы, сигналы обнуле-ния). 27. SUR - control signals for the operation of the blocking block (latch signals, clock pulses, clock pulses, zeroing signals).

28. КЛБ - информационный сигнал, соответствующий количеству символов в вхождении. 28. KLB - information signal corresponding to the number of characters in the entry.

29. ТАИ - тактовые импульсы, поступающие на вычитающий вход двоичного счетчика СчК. 29. TAI - clock pulses supplied to the subtracting input of the binary counter SChK.

30. ГТИ - прямоугольные импульсы, поступающие из бока управления на информационный вход логического элемента И DD.10. 30. GTI - rectangular pulses coming from the control side to the information input of the logical element AND DD.10.

31. АРД - информационный сигнал, формирующийся на выходе двоичного счетчика СчАд DD.15, соответствующий количеству сдвигов вправо регистра сдвига РгВх. 31. ARD - an information signal generated at the output of the binary counter SchChad DD.15, corresponding to the number of shifts to the right of the shift register PrVkh.

32. ПКС - команда признака конца сдвига, определяющая завершение подачи сигналов сдвигов вправо на вход регистра вхождений РгВх. 32. PKS - the command sign of the end of the shift, which determines the completion of the supply of signals of shifts to the right to the input of the register of occurrences PrVh.

33. СОБ - команда, обнуления двоичного счетчика СчК DD.29. 33. SOB - command, zeroing the binary counter SCK DD.29.

34. ГИ - генератор импульсов, поступающий из блока управления на суммирующий вход (+) двоичного счетчика СчСт DD.31. 34. GI - a pulse generator coming from the control unit to the summing input (+) of the binary counter SchSt DD.31.

35. ТИ - тактовые импульсы, поступающие из блока управления на суммирующий вход (+) двоичного счетчика СчСтр DD.32. 35. TI - clock pulses coming from the control unit to the summing input (+) of the binary counter ScStr DD.32.

36. СБР - команда обнуления двоичного счетчика СчСт DD.31. 36. SBR - a command to reset the binary counter SchSt DD.31.

37. СБО - команда обнуления двоичного счетчика СчСтр DD.32. 37. SBO - command to reset the binary counter ScStr DD.32.

38. Сч/Зп - команда считывания/записи оперативно-запоминающего устройства. 38. MF / ZP - read / write command of the RAM.

39. ВК - команда выбора кристалла оперативно-запоминающего устройства. 39. VK - a command to select a chip of RAM.

40. ВХД - выходной информационный сигнал, поступающий с выхода регистра вхождений РгВх (двоичный код вхождений). 40. VCD - the output information signal coming from the output of the register of occurrences of PrVx (binary code of occurrences).

41. W/R - сигнал считывания/записи АЗУ. 41. W / R - read / write signal of the RAM.

42. М0 - 0-й входной сигнал маски в АЗУ. 42. M0 - the 0-th input signal of the mask in the RAM.

43. M1 - 1-й входной сигнал маски в АЗУ. 43. M1 - the 1st input of the mask in the RAM.

44. М2 - 2-й входной сигнал маски в АЗУ. 44. M2 - the 2nd input signal of the mask in the AZU.

45. М3 - 3-й входной сигнал маски в АЗУ. 45. M3 - the 3rd input signal of the mask in the AZU.

Работа алгоритма управления устройства. The operation of the device control algorithm.

Содержательная ГСА управления приведена на фиг.7 и отражает работу блока управления (фиг.1). Content GAW control is shown in Fig.7 and reflects the operation of the control unit (Fig.1).

По сигналам "УОО" и "ПУСК" (блоки 2,4-граф-схемы алгоритма) (фиг.1) происходит установка в нуль всех элементов памяти устройства, по команде "СБРОС:=1"(блок 3). According to the signals "UOO" and "START" (blocks of 2,4-graph diagram of the algorithm) (Fig. 1), all elements of the device memory are set to zero by the command "RESET: = 1" (block 3).

В блоках 5, 6, 7, 8 алгоритма происходит запись из памяти слов ПС в ассоциативно-запоминающее устройство АЗУ системы информации в виде нескольких слов текста. Из памяти вхождений ПВ осуществляется загрузка в регистр вхождений РгВх символов для осуществления поисковых операций. В нашем случае i=1. In blocks 5, 6, 7, 8 of the algorithm, words are written from the memory of the words PS in the memory associative memory device of the information system in the form of several words of text. From the memory of the entries of the PV, the symbols are loaded into the register of occurrences of PrVx for search operations. In our case, i = 1.

В блоке 5 алгоритма происходит подача на вход оперативно-запоминающего устройства памяти слов ПС блока БПС сигналов управления СУ2 ПС:=СУ2 из блока управления. По этой команде из оперативно-запоминающего устройства можно считывать слова для поиска в них определенной цепочки символов - вхождений. In block 5 of the algorithm, the PS words of the PS unit of the BPS block are fed to the input of the random-access memory of the BPS block of the control signals SU2 PS: = SU2 from the control unit. By this command, words can be read from the random-access memory to search for a specific string of characters — occurrences.

В блоке 6 алгоритма происходит разрешение записи и запись информации в ассоциативно-запоминающие устройство системы. По сигналу W/R:=0 осуществляется запись в АЗУ информации, т.е. слов для дальнейшей обработки. По командам: АЗУ: = ВХД происходит подача из регистра вхождений РгВх блока регистра сдвига и определения адреса очередного вхождения на вход ассоциативно-запоминающего устройства АЗУ. По команде АЗУ:=ОСЛ, осуществляется подача слов из памяти слов в АЗУ для проведения операций сравнения (фиг.2, 4). На управляющий вход шинного формирователя ШФi (фиг.5) КНi подается значение константы единицы КНi: = 1, для осуществления передачи информации через шинный формирователь. In block 6 of the algorithm, recording is allowed and information is recorded in the associative storage device of the system. By the signal W / R: = 0, information is recorded in the RAM, i.e. words for further processing. By commands: AZU: = VHD, the shift register block is entered from the register of entries РГВх and the address of the next entry to the input of the associative-memory device of the AZU is determined. At the command of the AZU: = OSL, the words are sent from the word memory to the AZU for comparison operations (Fig.2, 4). At the control input of the bus driver SHFi (Fig. 5) KHi, the value of the constant of the unit KHi: = 1 is supplied to transmit information through the bus driver.

В блоке 7 алгоритма происходит подача на вход оперативно-запоминающего устройства памяти вхождений ПВ блока БПВ сигналов управления СУ1 ПВ:=СУ1 из блока управления. По этой команде из оперативно-запоминающего устройства можно считывать вхождения для поиска их в словах. In block 7 of the algorithm, the input of the random-access memory of the memory of occurrences of the PV of the BP block of the BPV block of the control signals SU1 PV: = SU1 from the control unit occurs. By this command, entries can be read from the random access memory to search for them in words.

В блоке 8 алгоритма по команде РгВх:=СУП происходит подача сигналов управления на вход регистра РгВх для разрешения записи в этот регистр блока БРСА информации (фиг. 3). По команде РгВх:=ВХВ происходит прием очередного вхождения в регистр вхождений РгВх. По команде СчРг:=КСМ происходит подача прямоугольных импульсов на суммирующий вход двоичного счетчика СчРг канала передачи информации КНП1 (фиг.2,5). По этой команде осуществляется подсчет количество символов в вхождении. При каждом считывании буквы из памяти вхождений ПВ после очередного синхроимпульса, поступающего на вход памяти вхождений из блока управления, происходит подсчет количества прямоугольных импульсов. В счетчике СчРг формируется двоичный код соответствующий количеству букв в вхождении. По команде СчКi:=КЛБ на входы двоичного счетчика-регистра СчК поступает информация, соответствующая количеству символов (фиг. 5). In block 8 of the algorithm, on the basis of the Prgx: = control command, the control signals are fed to the input of the Prgx register to enable recording of information in this register of the BRSA block (Fig. 3). At the command RgBx: = VHV, the next entry into the register of occurrences of RvBx is received. At the command Schrg: = KSM, rectangular pulses are fed to the summing input of the binary counter Schrg of the information transmission channel KNP1 (Fig. 2.5). This command counts the number of characters in the entry. Each time a letter is read from the memory of the occurrences of the PV after the next sync pulse received at the input of the memory of entries from the control unit, the number of rectangular pulses is counted. A binary code corresponding to the number of letters in the entry is generated in the SChRg counter. By the command SchKi: = KLB, the information corresponding to the number of characters is received at the inputs of the binary counter-register SchKi (Fig. 5).

В блоках 9, 10, 11, 12, 13, 14 алгоритма сформирован цикл записи информации в ОЗУ системы в случае обнаружения совпадения вхождения с фрагментами слов в АЗУ и дальнейшие действия системы в случае отсутствия совпадения. In blocks 9, 10, 11, 12, 13, 14 of the algorithm, a cycle of writing information to the RAM of the system is formed in the event of a match of occurrence with fragments of words in the memory and further actions of the system in the absence of a match.

В блоке 9 алгоритма происходит анализ сигнала сравнения СОВ, поступившего с выхода ассоциативно-запоминающего устройства (фиг.4, 5). Если СОВ=1, то произошло совпадение вхождения, находящегося в регистре РгВх, с фрагментом одной или нескольких строк АЗУ. Это означает, что вхождение найдено в каком-то слове или словах текста и после этого необходимо записать адрес или адреса вхождения (вхождений) по соответствующему (соответствующим) адресу (адресам) записи в оперативно-запоминающие устройства системы. Если совпадения не произошло, то процесс поиска вхождений продолжается. По алгоритму в этом случае осуществляется переход на блок 14. In block 9 of the algorithm, an analysis of the signal for comparing the SOC received from the output of the associative storage device is performed (Figs. 4, 5). If COB = 1, then there was a match of the occurrence located in the register Prg, with a fragment of one or more lines of the RAM. This means that the entry is found in some word or words of the text, and after that it is necessary to write down the address or addresses of the entry (entries) at the corresponding (corresponding) address (addresses) of the entry in the system’s memory devices. If there is no match, then the search for entries continues. According to the algorithm in this case, the transition to block 14.

В блоке 10 алгоритма происходит процесс формирования сигналов из блока управления для записи информации в ОЗУ системы. По команде ШФi:=АРРi на вход i-го шинного формирователя поступает адрес вхождения. По команде СЗЩi:=1 происходит подача из блока управления разрешающего сигнала, равного единице, на вход триггера Tpi для разрешения в него записи (фиг.5). Триггер Tpi устанавливается в единичное состояние соответствующего канала передачи информации по команде Tpi:=1 (фиг. 5). Сигнал разрешения для записи информации поступает из блока управления Сч/Зп1:=0, ВКi:=0. На управляющие входы поступают нулевые значения, что соответствует режиму записи в блок ОЗУ системы входной информации т.е. адреса вхождения (фиг.6). In block 10 of the algorithm, the process of generating signals from the control unit for recording information in the RAM of the system. At the command ШФi: = АРРi, the entry address is received at the input of the i-th bus driver. At the command of Szsci: = 1, a resolution signal equal to one is supplied from the control unit to the input of the Tpi trigger to allow recording into it (Fig. 5). The Tpi trigger is set to a single state of the corresponding information transmission channel by the Tpi: = 1 command (Fig. 5). The permission signal for recording information comes from the control unit MF / ZP1: = 0, VKi: = 0. The control inputs receive zero values, which corresponds to the recording mode in the RAM block of the input information system i.e. address entry (Fig.6).

В блоке 11 алгоритма по командам: БОЗУi:=Ад Стi, БОЗУi:=Ад CTPi, происходит подача на входы i-го блока оперативно-запоминающего устройства адресов строк и адресов столбцов с выходов двоичных счетчиков СчСтi и СчСтрi (фиг. 6). In block 11 of the algorithm for the commands: BOSUi: = Hell Sti, BOSUi: = Hell CTPi, the addresses of the strings and column addresses from the outputs of the binary counters СЧСтi and СчСтри are input to the inputs of the i-th block of the random-access memory (Fig. 6).

В блоке 12 алгоритма по команде БОЗУi:=АДРi происходит запись в блок ОЗУ системы соответствующего адреса вхождения. In block 12 of the algorithm, according to the command BOSUi: = ADRi, the corresponding entry address is recorded in the RAM block of the system.

В блоке 13 алгоритма по команде РгВх:=СДП на вход регистравхождений РгВх поступают сигналы сдвига СДП. Вся информация в регистре при этом сдвигается на один разряд вправо. По команде Сч:=ГИ происходит подача на вход логического элемента И DD.14 из блока управления прямоугольных тактовых импульсов (фиг.3). In block 13 of the algorithm, on the basis of the PrgVh: = SDP command, the SDP shift signals are input to the input of the register of occurrences of PrgVx. All information in the register is shifted by one bit to the right. At the command MF: = GI, the logical element AND DD.14 is fed to the input of the rectangular clock pulses from the control unit (Fig. 3).

В блоке 14 алгоритма по команде СЗЩi:=1 происходит подача из блока управления разрешающего сигнала, равного единице, на вход триггера Tpi для разрешения в него записи. Триггер Трi устанавливается в нулевое состояние соответствующего канала передачи информации по команде Трi:=0 (фиг.5). С выхода блока 14 осуществляется переход на блок 13 алгоритма. In block 14 of the algorithm, by the command Szsci: = 1, an enabling signal equal to one is supplied from the control unit to the input of the Tpi trigger to allow recording into it. Trigger Ti is set to zero state of the corresponding information transmission channel by command Ti: = 0 (Fig. 5). From the output of block 14, a transition to block 13 of the algorithm is performed.

В блоке 15 алгоритма происходит анализ признака завершения подачи сигналов сдвига вправо на один разряд на вход регистра вхождений РгВх. Если признак завершения подачи сигналов - ПКС равен единице, то это означает, что вхождение в регистре вхождений находится в самом правом крайнем положении. При этом процесс сравнения данного вхождения со словами текста АЗУ завершен. В этом случае осуществляется переход по алгоритму на блок 23. Если признак завершения подачи сигналов сдвига равен нулю, то работа системы продолжается по определению в словах данного вхождения. In block 15 of the algorithm, an analysis is made of the sign of completion of the supply of shift signals to the right by one bit at the input of the register of occurrences PrVx. If the sign of the completion of the signaling - PKS is equal to one, then this means that the entry in the register of entries is in the rightmost extreme position. In this case, the process of comparing this occurrence with the words of the text AZU is completed. In this case, the algorithm proceeds to block 23. If the sign of the completion of the shift signal supply is zero, then the system continues to work by definition in the words of this occurrence.

В блоке 16 алгоритма осуществляется анализ режима работы системы - сигнала PP. Если режим работы РР равен единицы, то информационно-поисковая система функционирует во втором режиме, т.е. определение вхождений не имеющих общих частей. В этом случае осуществляется переход на блок 18 алгоритма. Если режим работы РР равен нулю, то система работает в первом режиме, т.е. определение вхождений имеющих общие части. В этом случае осуществляется переход на блок 17 алгоритма. In block 16 of the algorithm, an analysis is made of the system operating mode — the PP signal. If the PP operating mode is equal to one, then the information retrieval system operates in the second mode, i.e. definition of occurrences that do not have common parts. In this case, the transition to the block 18 of the algorithm. If the PP operating mode is zero, then the system operates in the first mode, i.e. definition of occurrences having common parts. In this case, the transition to the block 17 of the algorithm.

В блоке 17 алгоритма по команде РгВх:=СДП на вход регистра вхождений РгВх подаются сигналы сдвига вправо на один разряд. В этом случае информация регистра перемещается на один разряд вправо. In block 17 of the algorithm, by the command Prg:: = SDP, the shift signals to the right by one bit are applied to the input of the register of occurrences of PrgVx: In this case, the register information moves one bit to the right.

В блоке 18 алгоритма по команде СчКi:=КЛБ на счетчик-регистр СчКi на входы предварительной установки поступает информация, соответствующая количеству символов в вхождении. Информация поступает с выхода двоичного счетчика СчРг (фиг.5). По команде СчКi:=ТАИi на вычитающий вход i-го счетчика-регистра поступают тактовые импульсы из блока управления. Операция вычитания будет продолжаться до тех пор, пока на выходе этого счетчика-регистра СчКi не будет получено значение нуля (фиг.5). По команде РАСi:=0 выходной сигнал с логического элемента ИЛИ DD.30 устанавливается в нулевое значение. In block 18 of the algorithm, by the command SchKi: = KLB, the information corresponding to the number of characters in the entry is received at the counter-register SchKi at the preset inputs. Information comes from the output of the binary counter Schrg (figure 5). By the command SchKi: = TAIi, the clock input from the control unit receives the subtracting input of the i-th counter-register. The subtraction operation will continue until a zero value is obtained at the output of this counter-register SchKi (Fig. 5). By the command PACi: = 0, the output signal from the logic element OR DD.30 is set to zero.

В блоке 19 алгоритма осуществляется анализ сигнала РАС-выхода с логического элемента ИЛИ DD.30. Если сигнал РАС равен нулю, то происходит переход на блок 20 алгоритма. В этом случае в счетчике СчКi имеется информация и процесс вычитания из счетчика продолжается. Если сигнал РАС равен единице, то осуществляется переход на блок 21 алгоритма. В этом случае значение двоичного счетчика СчКi принимает значение нуля. In block 19 of the algorithm, the analysis of the signal PAC output from the logical element OR DD.30. If the PAC signal is zero, then the transition to block 20 of the algorithm. In this case, the SChCi counter has information and the process of subtracting from the counter continues. If the PAC signal is equal to one, then the transition to the block 21 of the algorithm. In this case, the value of the binary counter СЧКi takes a value of zero.

В блоке 20 алгоритма по команде РгВх:=СДП на вход регистра вхождений РгВх подаются сигналы сдвига вправо на один разряд. В этом случае информация регистра перемещается на один разряд вправо. По команде СчКi:=ТАИi на вычитающий вход i-го счетчика-регистра поступают тактовые импульсы из блока управления. Операция вычитания будет продолжаться до тех пор, пока на выходе этого счетчика-регистра СчКi не будет получено значение нуля (фиг.5). По команде АДРi: =

Figure 00000002
на выходе i-го шинного формирователя ШФ DD.24 будет установлено третье высокоимпедансное состояние. При этом на выходе устанавливается большое сопротивление, данный шинный формирователь отключен от цепи передачи информации на вход ОЗУ. Включение шинного формирователя и восстановление цепи произойдет при сигнале РАС, равном единичному значению. С выхода этого блока формируется переход на блок 19 алгоритма. Блоки 19 и 20 образуют цикл.In block 20 of the algorithm, on the basis of the PrgVh: = SDP command, the shift signals to the right by one bit are applied to the input of the register of occurrences of PrgVx: In this case, the register information moves one bit to the right. By the command SchKi: = TAIi, the clock input from the control unit receives the subtracting input of the i-th counter-register. The subtraction operation will continue until a zero value is received at the output of this counter-register SchKi (Fig. 5). On command ADRi: =
Figure 00000002
at the output of the i-th bus driver ShF DD.24 a third high-impedance state will be set. At the same time, a large resistance is established at the output, this bus former is disconnected from the information transfer circuit to the RAM input. The inclusion of the bus driver and the restoration of the circuit will occur when the signal PAC equal to a single value. From the output of this block, a transition to block 19 of the algorithm is formed. Blocks 19 and 20 form a cycle.

В блоке 21 алгоритма по команде ШФi:=АРРi происходит подача информационного сигнала с выхода i-го электронного ключа Кл DD.23 на вход i-го шинного формирователя ШФ DD. 24 (фиг. 5). В этом случае цепь передачи информации восстановлена. Процесс поиска вхождений продолжается. In block 21 of the algorithm, by the command ШФi: = АРРi, an information signal is supplied from the output of the i-th electronic key Кл DD.23 to the input of the i-th bus driver ShF DD. 24 (Fig. 5). In this case, the information transmission circuit is restored. The process of finding entries continues.

В блоке 22 алгоритма по команде СчКi:=КЛБ на счетчик-регистр СчК на входы предварительной установки поступает информация, соответствующая количеству символов в вхождении. Информация поступает с выхода двоичного счетчика СчРг (фиг.5). По команде PACi:=0 выходной сигнал с логического элемента ИЛИ DD.30 устанавливается в нулевое значение. При этом осуществляется переход на блок 9 алгоритма. In block 22 of the algorithm, by the command SchKi: = KLB, the information corresponding to the number of characters in the entry is received at the counter-register SCK at the preset inputs. Information comes from the output of the binary counter Schrg (figure 5). At the command PACi: = 0, the output signal from the logic element OR DD.30 is set to zero. In this case, a transition to block 9 of the algorithm is performed.

В блоке 23 алгоритма происходит анализ признака конца слов ПРКС (признаком является двоичный код равный всем единицам 11...1). Если ПРКС= НЕТ, то процесс поиска будет продолжен и при этом осуществляется переход на блок 7 алгоритма. Если обнаружен признак конца слов ПРКС=ДА, то осуществляется переход на блок 24 алгоритма. В этом случае все слова, находящиеся в памяти слов, просмотрены. In block 23 of the algorithm, the sign of the end of words of the PRKS is analyzed (the sign is a binary code equal to all units 11 ... 1). If PRKS = NO, then the search process will continue and the transition to block 7 of the algorithm is carried out. If the sign of the end of words PRKS = YES is detected, then the transition to block 24 of the algorithm is performed. In this case, all the words in the word memory are viewed.

В блоке 24 алгоритма происходит анализ признака конца вхождения ПРКВ (фиг.2). Если ПРКВ=ДА, то в памяти вхождений обнаружен двоичный код 11..1. В этом случае все вхождения, находящиеся в памяти вхождений просмотрены. Процесс поиска заканчивается. Если ПРКВ=НЕТ, то это означает что процесс поиска продолжается, не все вхождения еще просмотрены, при этом осуществляется переход на 5 блок алгоритма. In block 24 of the algorithm, the analysis of the sign of the end of the occurrence of PRKV (figure 2). If PRKV = YES, then binary code 11..1 is found in the occurrence memory. In this case, all occurrences in the occurrence memory are scanned. The search process ends. If PRKV = NO, then this means that the search process continues, not all occurrences are still viewed, while the transition to the 5th block of the algorithm is carried out.

Если все слова из памяти слов просмотрены и все вхождения также считаны из памяти вхождений (фиг.2), то информационно-поисковая система поиска заканчивает работу и происходит переход на блок 25 алгоритма - конечный блок алгоритма. If all the words from the word memory were scanned and all the entries were also read from the entry memory (Fig. 2), then the information retrieval system finishes its work and goes to the block 25 of the algorithm — the final block of the algorithm.

Работа информационно-поисковой системы заключается в следующем. The work of the information retrieval system is as follows.

Внешние управляющие сигналы "Пуск" и "Сброс" поступают в блок 7 управления. External control signals "Start" and "Reset" are received in the control unit 7.

В оперативно-запоминающем устройстве блока БПС записаны слова-образцы (слова), в которых необходимо обнаружить вхождения. Под вхождениями подразумевается символ или цепочка символов (включая слова), которые нужно найти в словах блока БПС. Вхождения находятся в оперативно-запоминающем устройстве блока БПВ. Конкретное вхождение, которое необходимо найти в словах-образцах, находится в регистре вхождений РгВх. Поисковые функции по обнаружению вхождения в словах-образцах выполняет ассоциативно-запоминающее устройство АЗУ. Режим работы АЗУ будет установлен как сравнение на равенство. Все входные величины, поступившие на вход АЗУ будут сравниваться на равенство в параллельном режиме. В АЗУ происходит параллельное сравнение. Сравниваются все символы вхождения со всеми словами текста посимвольно. Количество обрабатываемых слов зависит от емкости АЗУ. Если вхождение обнаружено, то адрес этого вхождения записывается в оперативно-запоминающее устройство по сформированному адресу. Если вхождение не обнаружено, результат сравнения отрицательный, то происходит сдвиг информации в регистре вхождений на один разряд вправо. В этом случае процесс поиска продолжается. Поиск заканчивается в случае, когда вхождение находится в крайнем правом положении в регистре. В данной ситуации происходит считывание нового вхождения из памяти вхождений или считывание новой группы слов-образцов из памяти слов. In the operative storage device of the BPS unit, word patterns (words) are recorded in which entries must be detected. By occurrences is meant a character or a string of characters (including words) to be found in the words of the BTS block. The entries are in the RAM of the BPV unit. The specific occurrence that needs to be found in the sample words is in the register of occurrences of PrVx. Search functions for detecting occurrences in sample words are performed by an associative memory device of the memory. The operating mode of the AZU will be set as a comparison for equality. All input quantities received at the input of the RAM will be compared for equality in parallel mode. In AZU there is a parallel comparison. All occurrences are compared with all words in the text character by character. The number of words processed depends on the capacity of the RAM. If an entry is detected, then the address of this entry is recorded in the random access memory at the generated address. If the occurrence is not found, the comparison result is negative, then the information in the register of occurrences is shifted by one bit to the right. In this case, the search process continues. The search ends when the entry is in the extreme right position in the register. In this situation, a new occurrence is read from the occurrence memory, or a new group of sample words is read from the word memory.

Блок 1 памяти вхождений содержит оперативно-запоминающее устройство (ОЗУ) - память вхождений DD.8, логический элемент ИЛИ DD.9, логический элемент И DD.10 (фиг.2). На вход этого блока поступают сигналы управления СУ1 из блока управления для осуществления операций записи, считывания, синхронизации. Выходным сигналом является управляющая команда, соответствующая признаку конца вхождения ПРКВ. Этот сигнал поступает на вход блока управления. Память вхождений ПВ служит для хранения цепочки символов - вхождений. Вхождения записываются заранее перед осуществлением операции поиска. При считывании вхождений с выхода памяти вхождений формируется информационный сигнал ВХВ, соответствующий двоичному коду каждой буквы вхождения. Логический элемент ИЛИ DD.9 определяет считывание очередного символа из ОЗУ для подсчета количества всех символов в вхождении. На выходе этого элемента формируется единица, если на входе будет двоичный код буквы. Нулевое состояние на выходе этого элемента означает завершение считывания символов очередного вхождения. Выход этого элемента поступает на управляющий вход логического элемента И DD.10, который работает в режиме электронного ключа. На второй вход элемента И поступают прямоугольные импульсы ГТИ из блока управления. Количество импульсов, поступивших на вход логического элемента И DD.10, соответствует количеству букв в вхождении. Считывание каждого символа из памяти слов происходит после подачи синхроимпульса из блока управления. Block 1 memory entries contains random access memory (RAM) - memory entries DD.8, logical element OR DD.9, logical element AND DD.10 (figure 2). The input of this unit receives control signals SU1 from the control unit for recording, reading, synchronization. The output signal is a control command corresponding to the sign of the end of occurrence of PRKV. This signal is input to the control unit. The memory of occurrences of PV is used to store a chain of characters - occurrences. The entries are recorded in advance before performing the search operation. When reading occurrences from the output of the occurrence memory, an information I / O signal is generated corresponding to the binary code of each occurrence letter. The OR logic element DD.9 determines the reading of the next character from RAM to count the number of all characters in the occurrence. A unit is formed at the output of this element if there is a binary code of the letter at the input. The zero state at the output of this element means the completion of reading the characters of the next occurrence. The output of this element goes to the control input of the logical element AND DD.10, which works in the electronic key mode. At the second input of the element And the rectangular pulses of the GTI from the control unit are received. The number of pulses received at the input of the logical element AND DD.10 corresponds to the number of letters in the entry. The reading of each character from the word memory occurs after applying a clock pulse from the control unit.

Блок 2 регистра слов и определения адреса БРСА состоит из реверсивного регистра сдвига вхождений РгВх DD.12, двоичного счетчика СчАд DD.15, логического элемента ИЛИ DD.13, логического элемента И DD.14 (фиг.3). Работа этого блока заключается в следующем: осуществлении операций сдвига вправо информации в регистре сдвига РгВх, определении сигнала признака конца сдвига ПКС, формировании адреса вхождения АДР. На вход регистра вхождения РгВх DD.12 поступает информационный сигнал управления СУП из блока управления. По приходу этого сигнала осуществляются операции: обнуления регистра, разрешения записи информации в регистр, подачи синхроимпульсов. Перед началом работы системы, в регистр вхождений РгВх записывается вхождение ВХВ - цепочка символов. Двоичный счетчик адреса СчА DD.15 обнулен сигналом установки в 0 - УС0. Управляющий сигнал ПКС принимает значение нуля. Выходом регистра вхождений является информационный сигнал ВХД, который поступает на вход ассоциативно-запоминающего устройства АЗУ. После загрузки информации в регистр, совершается операция сравнения на равенство в АЗУ системы. Если сравнения дало положительный результат, то происходит запись адреса в соответствующий i-й блок ОЗУ. Затем на вход регистра вхождений поступает сигнал сдвига вправо на один разряд - СДП. Информация регистра РгВх перемещается на один разряд вправо. После этого в АЗУ также осуществляется операция сравнения на равенство. Сигнал сдвига вправо СДП поступает на управляющий вход логического элемента И DD.14. На информационный вход указанного элемента поступают прямоугольные импульсы ГИ из блока управления. Выход элемента И DD. 14 соединен с суммирующим входом двоичного счетчика СчАд DD.15, который подсчитывает количество прямоугольных импульсов. При поступлении очередного сигнала сдвига СДП через схему И на суммирующий вход счетчика поступают прямоугольные импульсы. По приходу синхроимпульса СИН происходит суммирование прямоугольных импульсов в двоичном счетчике. Счетчик подсчитывает количество импульсов ГИ. На выходе этого счетчика формируется двоичный код, соответствующий количеству сдвига вправо информации в регистре вхождений (фиг.3). В случае равенства входных величин в АЗУ. в счетчике будет сформирован адрес вхождения - АРД. Полученный адрес записывается в ОЗУ системы. После операций сдвига информация в регистре перемещается вправо, при достижении крайне правого положения вхождения в регистре происходит установка логического элемента ИЛИ DD.13 в единичное состояние. Это означает, что первый цикл поиска вхождений завершен. Block 2 of the word register and address determination of the BRSA consists of a reverse register of shift of occurrences of PrVX DD.12, binary counter SCAD DD.15, logical element OR DD.13, logical element AND DD.14 (figure 3). The work of this unit is as follows: performing operations of shifting to the right of the information in the shift register PrVx, determining the signal of the sign of the end of the shift of the PKS, forming the address of the ADR entry. At the input of the entry register of the entry РгВх DD.12 an informational control signal of the control system is supplied from the control unit. Upon the arrival of this signal, operations are carried out: resetting the register, allowing writing information to the register, applying clock pulses. Before the start of the system, the entry of VHV - a string of characters is recorded in the register of occurrences of PrVX. The binary counter of the address СЧА DD.15 is reset to zero by the setting signal at 0 - US0. The control signal PKS takes a value of zero. The output of the register of occurrences is the information signal of the VHD, which is fed to the input of the associative storage device of the RAM. After loading the information into the register, the comparison operation for equality in the system AZU is performed. If the comparison gives a positive result, then the address is written to the corresponding i-th block of RAM. Then, a shift signal to the right by one bit — SDP — is received at the input of the entry register. PrgVx register information moves one bit to the right. After that, the comparison operation for equality is also carried out in the AZU. The right shift signal SDP is supplied to the control input of the logical element AND DD.14. At the information input of the indicated element, rectangular pulses of GI from the control unit are received. The output of the element AND DD. 14 is connected to the summing input of the binary counter SCAD DD.15, which counts the number of rectangular pulses. When the next SDP shift signal arrives through the AND circuit, rectangular pulses are received at the counter summing input. Upon arrival of the sync pulse of the LIN, the summation of rectangular pulses in the binary counter occurs. The counter counts the number of GI pulses. At the output of this counter, a binary code is generated corresponding to the amount of right shift of information in the register of occurrences (Fig. 3). In case of equality of input values in the AZU. in the counter the address of entry - ARD will be generated. The received address is recorded in the system RAM. After the shift operations, the information in the register moves to the right, when the extreme right position of entry in the register is reached, the logical element OR DD.13 is set to a single state. This means that the first occurrence search cycle is complete.

Блок 3 памяти слов содержит оперативно-запоминающее устройство (ОЗУ)- память слов ПС DD.11, (фиг.2). На вход этого блока поступают сигналы управления СУ2 из блока управления для осуществления операций записи, считывания, синхронизации. Выходным сигналом является управляющая команда, соответствующая признаку конца слова ПРКС. Этот сигнал поступает на вход блока управления. Память слов ПС служит для хранения группы слов, в которых необходимо найти вхождение. Слова записываются заранее перед осуществлением операции поиска. При считывании слов с выхода памяти слов формируется информационный сигнал ОСЛ, соответствующий двоичному коду каждой буквы слова. Block 3 of the memory of words contains a random access memory (RAM) - the memory of words PS DD.11, (figure 2). The input of this unit receives control signals SU2 from the control unit for recording, reading, synchronization. The output signal is a control command corresponding to the end of the PRKS word. This signal is input to the control unit. The word memory PS serves to store a group of words in which it is necessary to find an entry. Words are written in advance before performing a search operation. When reading words from the output of the word memory, an OSL information signal is generated corresponding to the binary code of each letter of the word.

Блок 4 ассоциативно-запоминающее устройство АЗУ представляет собой элемент памяти, в котором реализуются несколько функций: поиск максимального значения, поиск минимального значения. сравнение на равенство и так далее. В представленной системе применяется только один режим работы АЗУ - сравнение на равенство входных величин. Этот режим обеспечивается входными сигналами W/R, М0, M1, M2, М3 [6,7,8]. На вход АЗУ поступает информация из регистра вхождений РгВх - вхождение (цепочка символов). В памяти перед поиском происходит загрузка слов, с которыми необходимо произвести операцию на сравнение с вхождением. Количество слов зависит от емкости АЗУ. Предположим, что их будет - n. Количество разрядов в каждой строке исчисляется - m. Операция сравнение в АЗУ происходит по столбцам, сразу во всех строках. Все символы вхождения сравниваются с буквами слов-образцов по столбцам. Если обнаружено равенство хотя бы в одной строке, при этом выходной сигнал СОВi будет равен единице, то в блок ОЗУi блока 6 хранения вхождений записывается адрес вхождения, т.е. место положение самого вхождения в регистре вхождений. Затем формируется сдвиг информации в регистре вхождений на один разряд вправо. После этого в АЗУ также реализуется операция сравнение на равенство. Если обнаружено совпадение с входной величиной, то адрес вхождения записывается в соответствующий блок ОЗУi. Процесс поиска вхождения в обрабатываемых словах продолжается до тех пор, пока информация в регистре не переместится в самое крайнее положение в регистре вхождений. Выходные сигналы СОВi с выхода АЗУ поступают на вход блока 5 блокировки (фиг.1, 4). Block 4 associative storage device AZU is a memory element in which several functions are implemented: the search for the maximum value, the search for the minimum value. comparison on equality and so on. In the presented system, only one operating mode of the AZU is used - a comparison for the equality of input values. This mode is provided by the input signals W / R, M0, M1, M2, M3 [6,7,8]. Information from the register of entries РгВх - entry (character string) is received at the input of the AZU. In memory, before searching, words are loaded with which it is necessary to perform an operation to compare with the entry. The number of words depends on the capacity of the memory. Suppose there will be - n. The number of digits in each row is calculated - m. The comparison operation in the RAM occurs in columns, immediately in all rows. All entry characters are compared with the letters of the sample words in columns. If equality is found in at least one line, while the output signal COBi is equal to one, then the address of the entry is written into the RAM block i of the entry storage unit 6, i.e. place the position of the entry itself in the entry register. Then, a shift of information in the register of occurrences by one bit to the right is formed. After that, the operation also compares the comparison operation for equality. If a match is found with the input value, then the address of entry is recorded in the corresponding RAM block i. The process of finding an entry in processed words continues until the information in the register moves to the most extreme position in the register of occurrences. The output signals SOVi from the output of the RAM are fed to the input of block 5 (Figs. 1, 4).

Блок 5 блокировки состоит из n каналов передачи информации КНПi. На входы всех каналов поступает управляющий сигнал, определяющий режим работы PP. На входы каналов поступают сигналы управления СУРi. Структура сигнала СУР1 и сигнала СУРi представлена на фиг.5. По своей структуре информационные сигналы СУР1 и СУРi отличаются. На фиг.2 показана структура обоих информационных сигналов СУР1 и СУРi. В состав информационного сигнала СУР1 входят управляющие сигналы СЗЩ1, СИМ, СБР, ТАИ1, СОБ1, КН1, КСМ. В состав информационного сигнала СУРi входят управляющие сигналы СЗЩi, ТАИi, СОБi, KHi Каналы передачи информации обеспечивают 2 режима работы системы и передают информацию от АЗУ к блокам ОЗУ (фиг.4). На фиг.5 представлен вариант технической реализации канала передачи информации КНП1. В состав первого канала входят: электронный ключ Кл DD.23, шинный формирователь ШФ DD.24, Д-триггер Тр DD.25, логический элемент с инверсным входом И DD.26, логический элемент И DD.27, двоичный счетчик СчРг DD.28, счетчик-регистр СчК DD.29, логический элемент ИЛИ-НЕ DD. 30. В начале работы системы двоичный счетчик СчРг DD.28 обнулен управляющим сигналом СБР, поступающим из блока управления. Счетчик-регистр СчК DD.29 также обнулен управляющим сигналом СОБ1, поступающим из блока управления. Д-триггер TpDD.28 находится первоначально в нулевом состоянии. Управляющий сигнал КН1 всегда находится в единичном состоянии, что обеспечивает рабочий режим шинного формирователя ШФ DD.24 во время все работы системы. Поисковая система работает в двух режимах. При первом режиме, когда вхождения имеют общие части, управляющий сигнал РР равен нулю. Логический элемент И DD.27 принимает значения нуля. Шинный формирователь всегда открыт для передачи информации. Ели в АЗУ системы произошло сравнение на равенство, т. е. обнаружено вхождение в первой строке, то в этом случае электронный ключ Кл DD.23 управляющим сигналом СОВ1, равным единице, будет открыт. Block 5 block consists of n channels for transmitting information KNPi. The inputs of all channels receive a control signal that determines the operating mode of the PP. The inputs of the channels receive control signals CURi. The structure of the signal SUR1 and signal SURi presented in figure 5. In its structure, the information signals СУР1 and СУРi are different. Figure 2 shows the structure of both information signals SUR1 and SURi. The information signal СУР1 includes control signals СЗЩ1, SIM, SBR, TAI1, СОБ1, КН1, КСМ. The information signal СУРi includes control signals СЗЩi, ТАИi, СОБi, KHi Information transmission channels provide 2 operating modes of the system and transmit information from the RAM to the RAM blocks (Fig. 4). Figure 5 presents a variant of the technical implementation of the channel for transmitting information KNP1. The composition of the first channel includes: the electronic key Кл DD.23, bus driver ШФ DD.24, D-trigger Tr DD.25, a logic element with an inverse input AND DD.26, a logic element AND DD.27, a binary counter СЧРг DD. 28, counter-register SCH DD.29, logical element OR NOT DD. 30. At the beginning of the system's operation, the binary counter СрРГ DD.28 is reset to zero by the control signal of the RRF coming from the control unit. The counter-register СЧК DD.29 is also reset to zero by the control signal SOB1 coming from the control unit. The D-flip-flop TpDD.28 is initially in a zero state. The control signal KN1 is always in a single state, which ensures the operating mode of the bus driver ShF DD.24 during all operation of the system. The search engine operates in two modes. In the first mode, when the entries have common parts, the control signal PP is equal to zero. The logical element AND DD.27 takes values of zero. The bus driver is always open to transmit information. If there was an equality comparison in the system’s AZU, that is, an occurrence was found in the first line, then in this case the electronic key Кл DD.23 with the control signal СОВ1 equal to one will be opened.

Входная информация АДР через открытый ключ Кл. DD.23 поступит на вход шинного формирователя ШФ DD.24. Входная информация АРР1, поступающая на вход шинного формирователя, через открытый элемент, поступает на вход блока ОЗУ1 (фиг. 4). В блоке ОЗУ1 по сформированным адресам входная информация АДР1 записывается в оперативно-запоминающее устройство ОЗУ1. По описанному выше алгоритму работают все каналы передачи информации КНПi поисковой системы при установлении первого режима работы. В случае положительного результата сравнения на равенство в АЗУ, записывается адрес вхождения в ОЗУi. Второй режим работы устанавливается управляющим сигналом РР, равным единице. Input information ADR through the public key Cl. DD.23 will go to the input of the bus driver ShF DD.24. Input information APP1, received at the input of the bus driver, through the open element, is fed to the input of the RAM unit 1 (Fig. 4). In the block RAM1 at the generated addresses, the input information ADR1 is recorded in the random access memory RAM1. According to the algorithm described above, all channels of information transmission KNIi of the search system work when establishing the first mode of operation. In case of a positive comparison result for equality in the RAM, the address of entry into the RAM i is recorded. The second mode of operation is set by the control signal PP equal to one.

Работа поисковой системы в этом режиме заключается в следующем: в двоичном счетчике СчРг DD.28 (фиг.5) формируется двоичный код, соответствующий количеству символов в вхождении. На суммирующий вход счетчика поступают прямоугольные импульсы КСМ. Один прямоугольный импульс поступает на вход счетчика при считывании одного символа вхождения из памяти вхождений. В результате считывания всех символов очередного вхождения на выходе счетчика будет сформирован двоичный код КЛБ, эквивалентный количеству букв в вхождении. Этот код поступает на входы всех счетчиков-регистров блоков КНПi. В нашем случае на вход СчК DD.29 (фиг.5) поступает код КЛБ и записывается в счетчик-регистр. The operation of the search system in this mode is as follows: in the binary counter СЧРг DD.28 (Fig. 5) a binary code is generated corresponding to the number of characters in the entry. The summing input of the counter receives rectangular pulses of the KSM. One rectangular pulse arrives at the counter input when reading one character of the entry from the memory of the entries. As a result of reading all the characters of the next occurrence at the counter output, a binary code KLB will be generated, equivalent to the number of letters in the entry. This code goes to the inputs of all the counter-registers of the KNPi blocks. In our case, at the input of the SCK DD.29 (Fig. 5), the KLB code is received and recorded in the counter-register.

На выходе счетчика-регистра СчК будет сформирован двоичный код, соответствующий количеству символов в вхождении. На входе логического элемента ИЛИ DD.30 имеется хотя бы одна единица, на выходе элемента управляющий сигнал РАС1 равен нулю. Этот сигнал поступает на инверсный вход логического элемента И DD. 26. Если выходной сигнал из АЗУ СОВ1 равен единице, то по приходу сигнала "защелки" СЗЩ1 на вход триггера Тр DD.25 из блока управления, триггер устанавливается в состояние единицы. Электронный ключ Кл DD.23 при отпирающем сигнале СОВ1 "открыт". Информация через ключ проходит на вход шинного формирователя ШФ DD. 24. Шинный формирователь на этот момент "открыт", выходной сигнал АДР1 при этом поступает на блока ОЗУ1. В результате этой операции адрес вхождения АРД через "открытые" электронный ключ и шинный формирователь будет записан в блок ОЗУ1. A binary code corresponding to the number of characters in the entry will be generated at the output of the counter register. At the input of the logic element OR DD.30 there is at least one unit, at the output of the element the control signal PAC1 is equal to zero. This signal is fed to the inverse input of the logic element AND DD. 26. If the output signal from the ACB SOV1 is equal to one, then upon the arrival of the signal of the "latch" SZSC1 to the input of the trigger Tr DD.25 from the control unit, the trigger is set to the state of one. The electronic key Кл DD.23 with the unlocking signal СОВ1 is "open". Information through the key passes to the input of the bus driver ShF DD. 24. The bus driver is “open” at this moment, the output signal ADR1 at the same time enters the block RAM1. As a result of this operation, the address of the entry of the ARD through the "open" electronic key and the bus driver will be recorded in the RAM unit1.

После записи на выходе логического элемента И DD.26 будет единичное состояние. На выходе логического элемента И DD.27 также будет единица. Эта единица установит шинный формирователь ШФ DD.24 в третье импедансное состояние (практически разомкнуто) [8,9]. В дальнейшем это состояние шинного формирователя будем называть цепь "разомкнута". Второй режим работы системы характеризуется тем, что найденные вхождения не имеют общих частей в словах-образцах. Допустим в примере вхождение имеет пять символов. Это вхождение было обнаружено в первой строке АЗУ. По алгоритму работы системы при обнаружении вхождения, адрес будет записан в блок ОЗУ1. After writing, the output of the logical element AND DD.26 will be a single state. The output of the logical element AND DD.27 will also be one. This unit will install the bus driver SHF DD.24 in the third impedance state (almost open) [8,9]. In the future, this condition of the bus driver will be called the circuit "open". The second mode of operation of the system is characterized by the fact that the found occurrences do not have common parts in the sample words. Suppose in an example the occurrence has five characters. This entry was found in the first line of the RAM. According to the algorithm of the system when an occurrence is detected, the address will be recorded in the RAM unit1.

После записи адреса необходимо "отключить" цепь передачи информации от электронного ключа к блоку ОЗУ1. Это состояние формируется подачей на второй вход шинного формирователя единичного состояния. Цепь передачи информации восстанавливается, после того как будет сделано k сдвигов вправо вхождения, где k - количество символов в вхождении. В нашем примере надо сделать пять сдвигов вправо, чтобы первая буква вхождения совместилась с шестой буквой слова-образца. В этом случае цепь передачи информации восстанавливается, процесс поиска на равенство в АЗУ продолжается. Цепь восстанавливается при подачи на второй управляющий сигнал шинного формирователя нуля. В регистре-счетчике СчК DD.29 записано количество символов в вхождении. На вычитающий вход этого элемента поступает прямоугольный сигнал ТАИ1 из блока управления. After recording the address, it is necessary to "disconnect" the chain of information transfer from the electronic key to the RAM unit1. This condition is formed by applying a single state to the second input of the bus driver. The information transfer chain is restored after k shifts to the right of the entry are made, where k is the number of characters in the entry. In our example, we need to make five shifts to the right so that the first letter of the entry is combined with the sixth letter of the sample word. In this case, the information transmission chain is restored, the search process for equality in the RAM continues. The circuit is restored when the bus driver zero is applied to the second control signal. In the register-counter SCK DD.29 recorded the number of characters in the entry. The subtractive input of this element receives the rectangular signal TAI1 from the control unit.

Каждый раз как только происходит сдвиг информации вправо на один разряд в регистре вхождений, происходит подача сигнала ТАИ1 на вычитающий вход счетчика-регистра СчК DD.29. Как только на выходе счетчика-регистра СчК DD. 29 будет получен нуль, то на выходе логического элемента ИЛИ DD.30 будет единичное состояние. Сигнал РАС1 принимает значение единицы. В результате этого на выходе логического элемента И DD.26 будет нуль. На выходе логического элемента И DD.27 также будет нуль. На вход шинного формирователя ШФ подается значение нуля, что формирует рабочее состояние этого элемента. В результате этого шинный формирователь ШФ DD.224 будет "открыт" (фиг.5). Цепь передачи информации восстановится. После этого в счетчик-регистр СчК DD.29 вновь будет записана информация о количестве символов в вхождении из счетчика СчРг DD.28. Процесс сравнения на равенство входных величин будет продолжен, но уже с определенной позиции, на которой находится вхождение в регистре вхождений в результате сдвигов. На фиг.5 представлен один вариант технической реализации канала передачи информации КНП1. Остальные каналы КНПi имеют аналогичную структуру. Работают они по такому же описанному выше алгоритму. Each time, as soon as the information is shifted to the right by one bit in the register of occurrences, the TAI1 signal is fed to the subtracting input of the counter-register SChK DD.29. As soon as at the output of the counter-register SChK DD. 29 will be received zero, then the output of the logic element OR DD.30 will be a single state. The PAC1 signal takes a value of one. As a result of this, the output of the logical element AND DD.26 will be zero. The output of the logical element AND DD.27 will also be zero. At the input of the bus driver ShF fed zero value, which forms the operating state of this element. As a result, the bus driver ShF DD.224 will be "open" (figure 5). The information transfer chain is restored. After that, information on the number of characters in the entry from the counter SchRg DD.28 will again be recorded in the counter-register of SCC DD.29. The process of comparing the equality of input values will continue, but from a certain position, which is the entry in the register of entries as a result of shifts. Figure 5 presents one embodiment of a technical implementation of the channel for transmitting information KNP1. The remaining channels of KNPi have a similar structure. They work according to the same algorithm described above.

Блок 6 хранения адреса вхождений БХАВ содержит блоки оперативно-запоминающих устройств БОЗУn. Количество блоков БОЗУ зависит от количества строк в АЗУ. Каждый канал передачи информации КНПi имеет свой блок оперативно-запоминающих устройств БОЗУ. Каждый блок БОЗУi работает совместно с двумя двоичными счетчиками. Эти счетчики формируют адреса столбцов и адреса строк. По этим адресам информация записывается в оперативно-запоминающее устройство. Block 6 storing the address of occurrences BHAV contains blocks of random access memory BOZUn. The number of BOSU blocks depends on the number of rows in the RAM. Each channel of information transmission KNPi has its own block of random-access memory devices BOSU. Each BOSUi block works in conjunction with two binary counters. These counters generate column addresses and row addresses. At these addresses, information is recorded in the random access memory.

На фиг.6 представлен вариант технической реализации первого блока БОЗУ1 и показаны связи с двоичными счетчиками СсСт и СчСтр. Все остальные блоки БОЗУ имеют аналогичную структуру. На фиг.6 представлено оперативно-запоминающее устройство ОЗУ1 DD33, двоичный счетчик, формирующий адреса столбцов ОЗУ - СчСт DD31, двоичный счетчик формирующий адреса строк ОЗУ - СчСтр DD32. Двоичные счетчики в начале работы устройства обнулены управляющими сигналами СБР1, СБ01, поступающие из блока управления. На входы счетчиков поступают прямоугольные импульсы ГИ1, ТИ1 из блока управления. Счетчики формируют адреса строк и столбцов, по которым будут записаны адреса вхождений, поступающие на вход оперативно-запоминающего устройства ОЗУ DD33. Входным сигналом AДР1 является информация об адресе, обнаруженного вхождения системой. Входной сигнал поступает на входную шину ШВх1 ОЗУ1. Сигналы управления оперативно-запоминающего устройства ОЗУ DD33 считывания/запись и выбора кристалла соответственно при записи принимают значения Сч/Зп1=0, ВК1=0. Выходом ОЗУ1 является информационный сигнал ДАВ1 (фиг.6). Figure 6 presents a variant of the technical implementation of the first block BOZU1 and shows the connection with binary counters SST and SSTSt. All other BOSU blocks have a similar structure. Figure 6 presents the random access memory OZU1 DD33, a binary counter that generates addresses of columns of RAM - SChSt DD31, a binary counter that generates addresses of lines of RAM - SChSt DD32. Binary counters at the beginning of the operation of the device are reset by the control signals SBR1, SB01, coming from the control unit. At the inputs of the counters are rectangular pulses GI1, TI1 from the control unit. Counters form the addresses of rows and columns, which will be used to record the addresses of entries received at the input of the RAM DD33. Input ADR1 is information about the address detected by the entry of the system. The input signal is fed to the input bus ШВх1 ОЗУ1. The control signals of the random access memory device DD33 read / write and select the chip, respectively, when writing take the values MF / Zn1 = 0, VK1 = 0. The output of RAM1 is the information signal DAV1 (Fig.6).

Признак конца работы системы может быть сформирован тогда, когда все вхождения в памяти вхождений просмотрены и все слова в памяти слов также просмотрены. В этом случае сигнал признак конца вхождения ПРКВ принимает единичное значение и признак конца слова ПРКС также принимает единичное значение. По логической операции конъюнкции результат равен единице. Этот признак является завершением работы одного цикла информационно-поисковой системы. The sign of the end of the system operation can be formed when all entries in the entry memory are viewed and all words in the word memory are also viewed. In this case, the signal sign of the end of occurrence of PRKV takes a single value and the sign of the end of the word PRKS also takes a single value. By a logical conjunction operation, the result is one. This feature is the completion of one cycle of the information retrieval system.

Блок 7 управления синтезируется на основе ГСА алгоритма управления (фиг. 7) известным способом [5]. Размеченная ГСА работы блока 7 управления приведена на фиг.8, где обозначено:
Логические условия:
Х1: "УОО"
Х2: "ПУСК"
Х3: "СОВ"
Х4: "ПКС"
Х5: "РР"
Х6: "РАС"
Х7: "ПРКС"
Х8: "ПРКВ"
Операторы:
У1: "СБРОС:=1"
У2: "ПС:=СУ2"
У3: "W/R:=0"
У4: "АЗУ:=ОСЛ"
У5: "АЗУ:=ВХД"
У6: "Кнi:=1"
У7: "ПВ:=СУ1"
У8: "РгВХ:=СУП"
У9: "РгВХ:=ВХВ"
У10: "СчРг:=КСМ"
У11: "СчКi:КЛБ"
У12: "ШФi:=АРРi"
У13: "СЗЩi:=1"
У14: "Трi:=1"
У15: "ВКi:=0"
У16: "Cч/Зпi:=0"
У17: "БОЗУi:=АдСТi"
У18: "БОЗУi:=АдСТРi"
У19: "БОЗУi:=АДРi"
У20: "РгВх:=СДП"
У21: "Сч:=ГИ"
У22: "ТРi:=0"
У23: "СчКi:=ТАИi"
У24: "РАСi:=0"
У25: "АДРi:=

Figure 00000003
"
Источники информции
1. Кудрявцев В.Б., Подколзин А.С., Ушчумлич Ш. Введение в теорию абстрактных автоматов. М.: Из-во МГУ, 1985. - 174 с.The control unit 7 is synthesized based on the GAW control algorithm (Fig. 7) in a known manner [5]. Marked GAW operation of the control unit 7 is shown in Fig.8, where it is indicated:
Logical conditions:
X1: "UOO"
X2: "START"
X3: "OWL"
X4: PKS
X5: "PP"
X6: "RAS"
X7: "PRKS"
X8: "PRKV"
Operators:
U1: "RESET: = 1"
U2: "PS: = SU2"
Y3: "W / R: = 0"
U4: "AZU: = OSL"
U5: "AZU: = VHD"
Y6: "Kni: = 1"
U7: "PV: = SU1"
U8: "RgVH: = SOUP"
Y9: "RgVH: = VHV"
U10: "SCRG: = KSM"
U11: "SchKi: KLB"
U12: "BFi: = APPi"
Y13: "Szsci: = 1"
Y14: "Ti: = 1"
U15: "VKi: = 0"
Y16: "Cf / Ci: = 0"
Y17: "BOSUi: = AdSTi"
Y18: "BOSUi: = ADSTRi"
Y19: "BOSUi: = ADRi"
U20: "PrgVh: = SDP"
U21: "Mf: = GI"
Y22: "TPi: = 0"
U23: "SchKi: = TAIi"
Y24: "RAS: = 0"
U25: "ADRi: =
Figure 00000003
"
Sources of information
1. Kudryavtsev VB, Podkolzin AS, Ushchumlich S. Introduction to the theory of abstract automata. M.: From Moscow State University, 1985 .-- 174 p.

2. Марков А. А., Нагорный Н.М. Теория алгорифмов. - М.: Наука. Главная редакция физико-математической литературы, 1984. - 318 с. 2. Markov A. A., Nagorny N.M. Theory of Algorithms - M .: Science. The main edition of the physical and mathematical literature, 1984. - 318 p.

3. Успенский В.А., Семенов А.Л. теория алгорифмов: основные открытия и приложения. - М.: Наука. Главная редакция физико-математической литературы, 1987. - 210 с. 3. Assumption V. A., Semenov A. L. theory of algorithms: basic discoveries and applications. - M .: Science. The main edition of the physical and mathematical literature, 1987. - 210 p.

4. Алексенко А. Г. , Шагурин И.И. Микросхемотехника: Учеб. пособие для вузов. - 2-е изд., перераб. и доп. - М.: Радио и связь, 1990. - 496 с.: ил. 4. Aleksenko A. G., Shagurin I.I. Microcircuitry: Textbook. manual for universities. - 2nd ed., Revised. and add. - M .: Radio and communications, 1990 .-- 496 p.: Ill.

5. Баранов С. И. Синтез микропрограммных автоматов. - М.-Л.: Энергия. Ленинградское отделение, 1974. - 184 с. 5. Baranov S. I. Synthesis of microprogram automata. - M.-L.: Energy. Leningrad branch, 1974.- 184 p.

6. Цифровые и налоговые интегральные микросхемы: Справочник под ред С.В. Якубовского. - М.: Радио и связь, 1990. - 496 с.:ил. 6. Digital and tax integrated circuits: a Handbook edited by S.V. Yakubovsky. - M .: Radio and communications, 1990. - 496 p.: Ill.

7. Большие интегральные схемы запоминающих устройств: Справочник / А.Ю. Гордонов. Н. В. Бекин, В.В. Цыркин и др.; Под ред. А. Ю. Гордонова и Ю.Н. Дбкова. - М.: Радио и связь, 1990. - 288 с.: ил. 7. Large integrated circuits of storage devices: Reference / A.Yu. Gordon. N.V. Bekin, V.V. Tsyrkin et al .; Ed. A. Yu. Gordonova and Yu.N. Dbkova. - M.: Radio and Communications, 1990. - 288 p.: Ill.

8. Применение интегральных микросхем в электронной вычислительной технике: Справочник / Р.В. Данилов, С.А. Ельцова, Ю.П. Иванов и др.; Под. ред. Б.Н. Файзулаева, Б.В. Тарабрина. - М.: Радио и связь, 1987. - 384 с.: ил. 8. The use of integrated circuits in electronic computing: a Handbook / R.V. Danilov, S.A. Eltsova, Yu.P. Ivanov et al .; Under. ed. B.N. Fayzulaeva B.V. Gibberish - M .: Radio and communications, 1987. - 384 p.: Ill.

9. Популярные цифровые микросхемы: Справочник. 2-е изд., испр. - Челябинск: Металлургия. Челябинское отд., 1989. - 352 с.: ил. 9. Popular Digital Chips: A Guide. 2nd ed., Rev. - Chelyabinsk: Metallurgy. Chelyabinsk Department, 1989 .-- 352 pp., Ill.

10. Патент N 2150740 (прототип). 10. Patent N 2150740 (prototype).

11. А.с. СССР N 1837327 (аналог). 11. A.S. USSR N 1837327 (analog).

12. А.с. СССР N 1667097 (аналог). 12. A.S. USSR N 1667097 (analogue).

13. А.с. СССР N 1277091 (аналог). 13. A.S. USSR N 1277091 (analogue).

Claims (1)

Информационно-поисковая система, содержащая блок памяти слов, блок памяти вхождений, блок хранения адреса вхождений, блок управления, отличающаяся тем, что дополнительно введены блок регистра сдвига и определения адреса, ассоциативно-запоминающее устройство, блок блокировки, причем первый управляющий вход блока управления соединен с первым управляющим выходом блока памяти вхождений, информационный вход которого соединен с первым информационным выходом блока управления, второй информационный выход которого соединен со вторым информационным входом блока регистра сдвига и определения адреса, первый информационный вход которого соединен с информационным выходом блока памяти вхождений, второй управляющий выход которого соединен с первым управляющим входом блока блокировки, первый информационный вход которого соединен с первым информационным выходом блока регистра сдвига и определения адреса, второй информационный выход которого соединен со вторым информационным входом ассоциативно-запоминающего устройства, первый информационный вход которого соединен с информационным выходом блока памяти слов, управляющий выход которого соединен со вторым управляющим входом блока управления, третий информационный выход которого соединен с информационным входом блока памяти слов, третий управляющий вход блока управления соединен с управляющим выходом блока регистра сдвига и определения адреса, с первого по четвертый управляющие входы которого соединены соответственно с первым, вторым, восьмым и девятым управляющими выходами блока управления, с третьего по седьмой управляющие выходы которого соединены соответственно с первого по пятый управляющими входами ассоциативно-запоминающего устройства, с первого по третий управляющие выходы которого соединены соответственно со второго по четвертый управляющими входами блока блокировки, с первого по третий управляющие выходы которого соединены соответственно с четвертого по шестой управляющими входами блока управления, с четвертого по шестой информационные выходы которого соединены соответственно со второго по четвертый информационными входами блока блокировки, пятый управляющий вход которого соединен с десятым управляющим выходом блока управления, с седьмого по девятый информационные выходы которого соединены соответственно с четвертого по шестой информационными входами блока хранения адреса вхождений, с первого по третий информационные входы которого соединены соответственно с первого по третий информационными выходами блока блокировки, седьмой и восьмой управляющие входы блока управления "Пуск" и "Сброс" являются внешними входами системы. An information retrieval system comprising a word memory block, an entry memory block, an entry address storage unit, a control unit, characterized in that a shift register and address determination unit, an associative storage device, a blocking unit are additionally introduced, the first control input of the control unit being connected with the first control output of the occurrence memory block, the information input of which is connected to the first information output of the control unit, the second information output of which is connected to the second information the input of the shift register block and address determination, the first information input of which is connected to the information output of the entry memory block, the second control output of which is connected to the first control input of the lock block, the first information input of which is connected to the first information output of the shift register block and address determination, second the information output of which is connected to the second information input of the associative storage device, the first information input of which is connected to the information the output output of the word memory unit, the control output of which is connected to the second control input of the control unit, the third information output of which is connected to the information input of the word memory unit, the third control input of the control unit is connected to the control output of the shift register and address determination unit, from the first to the fourth the inputs of which are connected respectively to the first, second, eighth and ninth control outputs of the control unit, the third to seventh control outputs of which are connected to Accordingly, from the first to fifth control inputs of the associative storage device, from the first to third control outputs of which are connected respectively from the second to fourth control inputs of the blocking unit, from the first to third control outputs of which are connected respectively from the fourth to sixth control inputs of the control unit, from the fourth the sixth information outputs of which are connected respectively with the second to fourth information inputs of the blocking block, the fifth control input of which the second is connected to the tenth control output of the control unit, from the seventh to ninth information outputs of which are connected respectively from the fourth to sixth information inputs of the entry address storage unit, from the first to third information inputs of which are connected respectively from the first to third information outputs of the block, the seventh and eighth the control inputs of the control unit "Start" and "Reset" are external inputs of the system.
RU2001114724A 2001-05-28 2001-05-28 Information retrieval system RU2199778C1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
RU2001114724A RU2199778C1 (en) 2001-05-28 2001-05-28 Information retrieval system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
RU2001114724A RU2199778C1 (en) 2001-05-28 2001-05-28 Information retrieval system

Publications (1)

Publication Number Publication Date
RU2199778C1 true RU2199778C1 (en) 2003-02-27

Family

ID=20250189

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2001114724A RU2199778C1 (en) 2001-05-28 2001-05-28 Information retrieval system

Country Status (1)

Country Link
RU (1) RU2199778C1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2793554C1 (en) * 2022-09-20 2023-04-04 Федеральное государственное бюджетное образовательное учреждение высшего образования "Юго-Западный государственный университет" (ЮЗГУ) Device for parallel-sequential search and replacement of occurrences in processed words

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2793554C1 (en) * 2022-09-20 2023-04-04 Федеральное государственное бюджетное образовательное учреждение высшего образования "Юго-Западный государственный университет" (ЮЗГУ) Device for parallel-sequential search and replacement of occurrences in processed words

Similar Documents

Publication Publication Date Title
US4341929A (en) Memory accessing system
US20110078152A1 (en) Method and system for processing text
US8572062B2 (en) Indexing documents using internal index sets
US3483528A (en) Content addressable memory with means for masking stored information
US4183464A (en) Hash-coding data storage apparatus with error suppression
US11586956B2 (en) Searching apparatus utilizing sub-word finite state machines
US3389377A (en) Content addressable memories
RU2199778C1 (en) Information retrieval system
US3034102A (en) Data handling system
RU2195015C1 (en) Information retrieval parallel system
US8626688B2 (en) Pattern matching device and method using non-deterministic finite automaton
RU84615U1 (en) ASSOCIATIVE MEMORIAL MATRIX
RU2220448C2 (en) Concurrent arbitrary-occurrence search system
Brođanac et al. Parallelized rabin-karp method for exact string matching
RU2469425C2 (en) Associative memory matrix for masked inclusion search
US3271745A (en) Register search and detection system
RU72771U1 (en) DEVICE FOR PARALLEL SEARCH AND DATA PROCESSING
US7756655B2 (en) Observation apparatus, observation method and program
US10430326B2 (en) Precision data access using differential data
RU2549525C2 (en) Method and apparatus for searching for composite sample in sequence
RU2150740C1 (en) Searching device
RU2762781C1 (en) Matrix device for parallel search of occurrences and data processing
RU2789997C1 (en) Method and matrix device for parallel-pipeline pattern match search
RU2245579C2 (en) Parallel search and replace system
SU342185A1 (en) DEVICE FOR SEARCHING INFORMATION